CN106130542B - 电荷泵 - Google Patents

电荷泵 Download PDF

Info

Publication number
CN106130542B
CN106130542B CN201610512052.6A CN201610512052A CN106130542B CN 106130542 B CN106130542 B CN 106130542B CN 201610512052 A CN201610512052 A CN 201610512052A CN 106130542 B CN106130542 B CN 106130542B
Authority
CN
China
Prior art keywords
transistor
coupled
electric current
signal
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610512052.6A
Other languages
English (en)
Other versions
CN106130542A (zh
Inventor
李永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Publication of CN106130542A publication Critical patent/CN106130542A/zh
Application granted granted Critical
Publication of CN106130542B publication Critical patent/CN106130542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

一种电荷泵，包括：一切换电路、一固定电流源、一固定电流沉、一适应电流源以及一适应电流沉。切换电路根据一上控制信号和一下控制信号，于一输出节点处产生一输出电位。固定电流源供应一第一电流至切换电路。固定电流沉由切换电路处汲取一第二电流。适应电流源供应一第三电流至切换电路。适应电流沉由切换电路处汲取一第四电流。前述第三电流和第四电流可根据上控制信号和下控制信号而进行调整。本发明不仅可大幅改良电荷泵及其对应锁相回路的锁定时间、信号抖动以及相位误差，还可降低对于制程、电压以及温度的变化的敏感度。

Description

电荷泵
技术领域
本发明关于一种电荷泵(Charge Pump)，特别是关于一种于锁相回路(Phase-Locked Loop，PLL)中加速锁定过程(Locking Process)及降低相位误差(Phase Error)的电荷泵。
背景技术
锁相回路(Phase-Locked Loop，PLL)为一控制系统，其产生输出信号的相位与其输入信号的相位互相关联。虽然锁相回路有多种不同态样，但它很容易想象成由一变频振荡器(Variable Frequency Oscillator)和一相位侦测器(Phase Detector)所组成的一电子电路。振荡器用于产生一周期信号(Periodic Signal)。相位侦测器则比较此周期信号的相位与一输入周期信号的相位，再据以调整振荡器，使得这些相位能彼此匹配。将输出信号导回与输入信号互相比较的设计称为一反馈回路(Feedback Loop)，这是因为其输出端“反馈”至输入端以形成一回路。
图1是显示传统的锁相回路100的示意图，其中锁相回路100具有一输入节点IN和一输出节点OUT。举例而言，锁相回路100可包括一相位频率侦测器(Phase FrequencyDetector)110、一电荷泵(Charge Pump)120、一回路滤波器(Loop Filter)130、一压控振荡器(Voltage-Controlled Oscillator)140以及一除频器(Frequency Divider)150(选用元件)。当锁相回路100锁定(Locked)时，于输入节点IN的一参考信号SREF(例如：输入时脉信号)的频率与来自输出节点OUT的一反馈信号SFB的频率相同。传统的锁相回路100通常面临的问题是，因为电荷泵120的设计不良，导致其锁定时间较长，抑或发生严重抖动(Jitter)及相位误差(Phase Error)。有鉴于此，实有必要设计一种全新的电荷泵，以克服现有技术所面临的问题。
发明内容
在较佳实施例中，本发明提供一种电荷泵，包括：一切换电路，根据一上控制信号和一下控制信号于一输出节点处产生一输出电位，其中当该上控制信号为高电位电平时，该输出电位将上升，而当该下控制信号为高电位电平时，该输出电位将下降；一固定电流源，供应一第一电流至该切换电路的一电流供应节点；一固定电流沉，由该切换电路的一电流吸收节点处汲取一第二电流；一适应电流源，供应一第三电流至该切换电路的该电流供应节点；以及一适应电流沉，由该切换电路的该电流吸收节点处汲取一第四电流；其中该第三电流和该第四电流根据该上控制信号和该下控制信号而进行调整。
在一些实施例中，该适应电流源包括一快速锁定电路，其中于一锁相回路的锁定过程期间，该快速锁定电路供应一电流至该切换电路，而一旦该锁相回路已锁定，该快速锁定电路即不供应该电流至该切换电路。
在一些实施例中，该快速锁定电路包括：一第一低通滤波器，具有一第一端和一第二端，其中该第一低通滤波器的该第一端用于接收该上控制信号，而该第一低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该上控制信号；一第二低通滤波器，具有一第一端和一第二端，其中该第二低通滤波器的该第一端用于接收一反相下控制信号，而该第二低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该反相下控制信号，其中该反相下控制信号与该下控制信号具有互补的逻辑电平；一第一与非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与非门的该第一输入端耦接至该第一低通滤波器的该第二端，而该第一与非门的该第二输入端耦接至该第二低通滤波器的该第二端；以及一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该控制端耦接至该第一与非门的该输出端，该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至该电流供应节点。
在一些实施例中，该第一低通滤波器包括：一第一电阻器，具有一第一端和一第二端，其中该第一电阻器的该第一端用于接收该上控制信号，而该第一电阻器的该第二端耦接至该第一低通滤波器的该第二端；以及一第一电容器，具有一第一端和一第二端，其中该第一电容器的该第一端耦接至该第一低通滤波器的该第二端，而该第一电容器的该第二端耦接至一接地电位；其中该第二低通滤波器包括：一第二电阻器，具有一第一端和一第二端，其中该第二电阻器的该第一端用于接收该反相下控制信号，而该第二电阻器的该第二端耦接至该第二低通滤波器的该第二端；以及一第二电容器，具有一第一端和一第二端，其中该第二电容器的该第一端耦接至该第二低通滤波器的该第二端，而该第二电容器的该第二端耦接至该接地电位。
在一些实施例中，该适应电流源包括一相位误差消除电路，而该相位误差消除电路用于减少该上控制信号和该下控制信号之间由于该第一电流和该第二电流不匹配所造成的一相位误差。
在一些实施例中，该相位误差消除电路包括：一第二与非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与非门的该第一输入端用于接收该上控制信号，而该第二与非门的该第二输入端用于接收一反相下控制信号，其中该反相下控制信号与该下控制信号具有互补的逻辑电平；以及一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该控制端耦接至该第二与非门的该输出端，该第二晶体管的该第一端耦接至一供应电位，而该第二晶体管的该第二端耦接至该电流供应节点。
在一些实施例中，该适应电流沉包括一快速锁定电路，其中于一锁相回路的锁定过程期间，该快速锁定电路由该切换电路处汲取一电流，而一旦该锁相回路已锁定，该快速锁定电路即不再由该切换电路处汲取该电流。
在一些实施例中，该快速锁定电路包括：一第三低通滤波器，具有一第一端和一第二端，其中该第三低通滤波器的该第一端用于接收该下控制信号，而该第三低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该下控制信号；一第四低通滤波器，具有一第一端和一第二端，其中该第四低通滤波器的该第一端用于接收一反相上控制信号，而该第四低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该反相上控制信号，其中该反相上控制信号与该上控制信号具有互补的逻辑电平；一第一与门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与门的该第一输入端耦接至该第三低通滤波器的该第二端，而该第一与门的该第二输入端耦接至该第四低通滤波器的该第二端；以及一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该控制端耦接至该第一与门的该输出端，该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该电流吸收节点。
在一些实施例中，该第三低通滤波器包括：一第三电阻器，具有一第一端和一第二端，其中该第三电阻器的该第一端用于接收该下控制信号，而该第三电阻器的该第二端耦接至该第三低通滤波器的该第二端；以及一第三电容器，具有一第一端和一第二端，其中该第三电容器的该第一端耦接至该第三低通滤波器的该第二端，而该第三电容器的该第二端耦接至该接地电位；其中该第四低通滤波器包括：一第四电阻器，具有一第一端和一第二端，其中该第四电阻器的该第一端用于接收该反相上控制信号，而该第四电阻器的该第二端耦接至该第四低通滤波器的该第二端；以及一第四电容器，具有一第一端和一第二端，其中该第四电容器的该第一端耦接至该第四低通滤波器的该第二端，而该第四电容器的该第二端耦接至该接地电位。
在一些实施例中，该适应电流沉包括一相位误差消除电路，而该相位误差消除电路用于减少该上控制信号和该下控制信号之间由于该第一电流和该第二电流不匹配所造成的一相位误差。
在一些实施例中，该相位误差消除电路包括：一第二与门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与门的该第一输入端用于接收该下控制信号，而该第二与门的该第二输入端用于接收一反相上控制信号，其中该反相上控制信号与该上控制信号具有互补的逻辑电平；以及一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该控制端耦接至该第二与门的该输出端，该第四晶体管的该第一端耦接至一接地电位，而该第四晶体管的该第二端耦接至该电流吸收节点。
在一些实施例中，该切换电路包括：一第五晶体管，具有一控制端、一第一端以及一第二端，其中该第五晶体管的该控制端用于接收该上控制信号，而该第五晶体管的该第一端耦接至该电流供应节点；一第六晶体管，具有一控制端、一第一端以及一第二端，其中该第六晶体管的该控制端用于接收一反相上控制信号，该第六晶体管的该第一端耦接至该电流供应节点，而该第六晶体管的该第二端耦接至该输出节点；一第七晶体管，具有一控制端、一第一端以及一第二端，其中该第七晶体管的该控制端用于接收一反相下控制信号，该第七晶体管的该第一端耦接至该电流吸收节点，而该第七晶体管的该第二端耦接至该第五晶体管的该第二端；一第八晶体管，具有一控制端、一第一端以及一第二端，其中该第八晶体管的该控制端用于接收该下控制信号，该第八晶体管的该第一端耦接至该电流吸收节点，而该第八晶体管的该第二端耦接至该输出节点；以及一单位增益电压追随器，具有一输入端和一输出端，其中该单位增益电压追随器的该输入端耦接至该输出节点，而该单位增益电压追随器的该输出端耦接至该第五晶体管的该第二端。
在一些实施例中，该固定电流源包括：一第九晶体管，具有一控制端、一第一端以及一第二端，其中该第九晶体管的该第一端耦接至一供应电位，而该第九晶体管的该第二端耦接至该电流供应节点；一第十晶体管，具有一控制端、一第一端以及一第二端，其中该第十晶体管的该控制端耦接至该第九晶体管的该控制端，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至该第十晶体管的该控制端；以及一参考电流沉，由该第十晶体管的该第二端处汲取一第五电流。
在一些实施例中，该固定电流沉包括：一第十一晶体管，具有一控制端、一第一端以及一第二端，其中该第十一晶体管的该第一端耦接至一接地电位，而该第十一晶体管的该第二端耦接至该电流吸收节点；一第十二晶体管，具有一控制端、一第一端以及一第二端，其中该第十二晶体管的该控制端耦接至该第十一晶体管的该控制端，该第十二晶体管的该第一端耦接至该接地电位，而该第十二晶体管的该第二端耦接至该第十二晶体管的该控制端；以及一参考电流源，供应一第六电流至该第十二晶体管的该第二端。
在一些实施例中，该切换电路包括：一第十三晶体管，具有一控制端、一第一端以及一第二端，其中该第十三晶体管的该控制端用于接收一反相上控制信号，该第十三晶体管的该第一端耦接至该电流供应节点，而该第十三晶体管的该第二端耦接至该输出节点；以及一第十四晶体管，具有一控制端、一第一端以及一第二端，其中该第十四晶体管的该控制端用于接收该下控制信号，该第十四晶体管的该第一端耦接至该电流吸收节点，而该第十四晶体管的该第二端耦接至该输出节点。
本发明不仅可大幅改良电荷泵及其对应锁相回路的锁定时间、信号抖动以及相位误差，还可降低对于制程、电压以及温度的变化的敏感度。
附图说明
图1是显示传统的锁相回路的示意图；
图2是显示根据本发明一实施例所述的电荷泵的示意图；
图3是显示根据本发明一实施例所述的适应电流源的示意图；
图4是显示根据本发明一实施例所述的适应电流沉的示意图；
图5是显示根据本发明一实施例所述的电荷泵的示意图；
图6是显示不具有任何适应电流源和适应电流沉的传统电荷泵的信号波形图；
图7是显示根据本发明一实施例所述的具有适应电流源和适应电流沉的电荷泵的信号波形图；以及
图8是显示根据本发明另一实施例所述的切换电路的示意图。
其中，附图中符号的简单说明如下：
100～锁相回路；110～相位频率侦测器；120、200、500～电荷泵；130～回路滤波器；140～压控振荡器；150～除频器；210、810～切换电路；211～单位增益电压追随器；220～固定电流源；221～参考电流沉；230～固定电流沉；231～参考电流源；240～适应电流源；241～第一与非门；242～第二与非门；243、253～快速锁定电路；244、254～相位误差消除电路；245～第一低通滤波器；246～第二低通滤波器；250～适应电流沉；251～第一与门；252～第二与门；255～第三低通滤波器；256～第四低通滤波器；IN～输入节点；I1～第一电流；I2～第二电流；I3～第三电流；I4～第四电流；I5～第五电流；I6～第六电流；C1～第一电容器；C2～第二电容器；C3～第三电容器；C4～第四电容器；M1～第一晶体管；M2～第二晶体管；M3～第三晶体管；M4～第四晶体管；M5～第五晶体管；M6～第六晶体管；M7～第七晶体管；M8～第八晶体管；M9～第九晶体管；M10～第十晶体管；M11～第十一晶体管；M12～第十二晶体管；N1～第一节点；N2～第二节点；N3～第三节点；N4～第四节点；N5～第五节点；N6～第六节点；N7～第七节点；N8～第八节点；N9～第九节点；N10～第十节点；N11～第十一节点；NCS～电流供应节点；NCK～电流吸收节点；OUT、NOUT～输出节点；R1～第一电阻器；R2～第二电阻器；R3～第三电阻器；R4～第四电阻器；SU～上控制信号；SUB～反相上控制信号；SD～下控制信号；SDB～反相下控制信号；SFB～反馈信号；SREF～参考信号；V3、V4、V7、V8～电位；VOUT～输出电位；VDD～供应电位；VSS～接地电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。
图2是显示根据本发明一实施例所述的电荷泵(Charge Pump)200的示意图。电荷泵200可应用于一锁相回路(Phase-Locked Loop，PLL)当中。如图2所示，电荷泵200包括一切换电路210、一固定电流源(Constant Current Source)220、一固定电流沉(ConstantCurrent Sink)230、一适应电流源(Adaptive Current Source)240以及一适应电流沉(Adaptive Current Sink)250。切换电路210根据一上控制信号SU和一下控制信号SD于一输出节点NOUT处产生一输出电位VOUT，其中输出电位VOUT通过切换电路210供应一电流至其后的一回路滤波器(Loop Filter)(未显示)而产生(或是通过切换电路210由其后的回路滤波器处汲取一电流而产生)。此回路滤波器可包括如电阻器、电容器等等元件，为本技术领域人员所已知。当上控制信号SU为高电位电平时(例如：逻辑“1”)，输出电位VOUT即上升，而当下控制信号SD为高电位电平时，输出电位VOUT即下降。切换电路210的种类和结构于本发明中并不特别作限制。上控制信号SU和下控制信号SD可由锁相回路中的前一级的一相位侦测器(Phase Detector)或是一相位频率侦测器(Phase Frequency Detector)(未显示)所产生，其中上控制信号SU和下控制信号SD可用于拉高或压低电荷泵200的输出电位VOUT。前述拉高或压低电荷泵200的输出电位VOUT的过程可控制其后的一压控振荡器(Voltage-Controlled Oscillator)(未显示)，以修正一反馈信号SFB(未显示)的频率或(且)相位，使之与于相位频率侦测器处的一参考信号SREF(未显示)的频率或(且)相位能互相吻合。切换电路210具有一电流供应节点NCS和一电流吸收节点NCK。固定电流源220供应一第一电流I1至切换电路210的电流供应节点NCS。固定电流沉230由切换电路210的电流吸收节点NCK处汲取一第二电流I2。理想情况下，第一电流I1等于第二电流I2，且大致不会变动；然而，本技术领域人员可理解，实际上固定电流源所供应的电流或是固定电流沉所汲取的电流可能会根据电流供应节点NCS的电位或电流吸收节点NCK的电位而发生不理想的变动。适应电流源240供应一第三电流I3至切换电路210的电流供应节点NCS。适应电流沉250由切换电路210的电流吸收节点NCK处汲取一第四电流I4。适应电流源240的第三电流I3和适应电流沉250的第四电流I4皆可根据上控制信号SU和下控制信号SD而进行调整，其可用于改良电荷泵200的效能。未具有适应电流源240和适应电流沉250的电荷泵可能具有一些缺点：第一，第一电流I1和第二电流I2必须够大，才能达成锁相回路的快速锁定，只是较大的第一电流I1和第二电流I2亦增大了锁相回路的频宽，使之无法由输入时脉信号中滤除信号抖动(Jitter)；第二，上控制信号SU和下控制信号SD之间可能会有相位误差(Phase Error)，其是由电流供应节点NCS和电流吸收节点NCK处的电位改变时第一电流I1和第二电流I2所发生不匹配的情况导致。此相位误差可能进一步造成反馈信号SFB和参考信号SREF之间的相位误差。电荷泵200的细部结构和操作方式将于以下实施例和图式中作详述。必须理解的是，这些实施例仅为举例说明，非用于限制本发明的范围。本技术领域人员所能已知的典型架构，如相位频率侦测器、回路滤波器、压控振荡器等等的细节部份将不在此处赘述。
图3是显示根据本发明一实施例所述的适应电流源240的示意图。在图3的实施例中，适应电流源240包括一快速锁定电路(Fast-Locking Circuit)243和一相位误差消除电路(Phase Error Reduction Circuit)244，以产生第三电流I3。快速锁定电路243可包括一第一低通滤波器(Low-Pass Filter)245、一第二低通滤波器246、一第一与非门(NANDGate)241以及一第一晶体管(Transistor)M1。相位误差消除电路244可包括一第二与非门242和一第二晶体管M2。第一晶体管M1和第二晶体管M2可以是P型金属氧化物半导体场效晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor)。在一实施例中，第一低通滤波器245可包括一第一电阻器R1和一第一电容器C1，而第二低通滤波器246可包括一第二电阻器R2和一第二电容器C2。在其他实施例中，本技术领域人员亦可使用其他种类已知的低通滤波器电路。第一电阻器R1具有一第一端和一第二端，其中第一电阻器R1的第一端用于接收上控制信号SU，而第一电阻器R1的第二端耦接至一第一节点N1。第一电容器C1具有一第一端和一第二端，其中第一电容器C1的第一端耦接至第一节点N1，而第一电容器C1的第二端耦接至一接地电位VSS。第二电阻器R2具有一第一端和一第二端，其中第二电阻器R2的第一端用于接收一反相下控制信号SDB，而第二电阻器R2的第二端耦接至一第二节点N2。第二电容器C2具有一第一端和一第二端，其中第二电容器C2的第一端耦接至第二节点N2，而第二电容器C2的第二端耦接至接地电位VSS。反相下控制信号SDB具有与下控制信号SD互补(Complementary)的逻辑电平，其可通过一反相器所产生(未显示)。第一与非门241具有一第一输入端、一第二输入端以及一输出端，其中第一与非门241的第一输入端耦接至第一节点N1，第一与非门241的第二输入端耦接至第二节点N2，而第一与非门241的输出端耦接至一第三节点N3。第一晶体管M1具有一控制端、一第一端以及一第二端，其中第一晶体管M1的控制端耦接至第三节点N3，第一晶体管M1的第一端耦接至一供应电位VDD，而第一晶体管M1的第二端耦接至电源供应节点NCS。第二与非门242具有一第一输入端、一第二输入端以及一输出端，其中第二与非门242的第一输入端用于接收上控制信号SU，第二与非门242的第二输入端用于接收反相下控制信号SDB，而第二与非门242的输出端耦接至一第四节点N4。第二晶体管M2具有一控制端、一第一端以及一第二端，其中第二晶体管M2的控制端耦接至第四节点N4，第二晶体管M2的第一端耦接至供应电位VDD，而第二晶体管M2的第二端耦接至电流供应节点NCS。在一些实施例中，第一晶体管M1的尺寸(亦即，宽长比W/L)约为第二晶体管M2的尺寸的10倍。在一些实施例中，第一电阻器R1和第二电阻器R2的电阻值(Resistance)皆约为1kΩ，而第一电容器C1和第二电容器C2的电容值(Capacitance)皆约为0.01pF。快速锁定电路243可于锁定过程期间内提供额外的电流至电流供应节点NCS，以达成快速锁定锁相回路的目标。一旦锁相回路已锁定，快速锁定电路243即停止提供额外的电流，使得来自输入时脉信号的抖动得以被适当滤除。在锁定过程期间，上控制信号SU可为高电位电平(亦即，逻辑“1”)，且下控制信号SD可为低电位电平(亦即，逻辑“0”)，以供应电流至输出节点NOUT。此时，第一低通滤波器245和第二低通滤波器246分别可缩短对应的上控制信号SU和反相下控制信号SD的脉冲宽度(Pulse Width)，以确保快速锁定电路243仅于锁定过程期间提供电流。第一与非门241的输出端因此为低电位电平，使第一晶体管M1导通以提供额外的电流。当锁相回路锁定时，上控制信号SU和下控制信号SD皆为低逻辑电平(除了一些次要的狭窄峰值(Minor Narrow Peak)，其是由第一电流I1和第二电流I2之间可能的不匹配导致，可由第一低通滤波器245和第二低通滤波器246所压制)，致使第一晶体管M1不导通，以停止提供电流。相位误差消除电路244用于补偿次要的狭窄峰值，其是由上控制信号SU和下控制信号SD之间由于第一电流I1和第二电流I2不匹配所造成的相位误差导致。相位误差消除电路244类似于不具有第一低通滤波器245和第二低通滤波器246的快速锁定电路243，因此上控制信号SU和下控制信号SD中的次要狭窄峰值不会被压制。由于第二晶体管M2的尺寸仅为第一晶体管M1的尺寸的1/10倍，从第二晶体管M2处提供用于补偿相位误差的额外电流相对较小，故锁相回路的频宽将不受影响。如以上所见，快速锁定电路243和相位误差消除电路244可以彼此独立地进行操作；在其他实施例中，适应电流源240可仅包括快速锁定电路243或是仅包括相位误差消除电路244。
图4是显示根据本发明一实施例所述的适应电流沉250的示意图。在图4的实施例中，适应电流沉250包括一快速锁定电路253和一相位误差消除电路254，以产生第四电流I4。快速锁定电路253可包括一第三低通滤波器255、一第四低通滤波器256、一第一与门(AND Gate)251以及一第三晶体管M3。相位误差消除电路254可包括一第二与门252和一第四晶体管M4。第三晶体管M3和第四晶体管M4可以是N型金属氧化物半导体场效晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor)。在一实施例中，第三低通滤波器255可包括一第三电阻器R3和一第三电容器C3，而第四低通滤波器256可包括一第四电阻器R4和一第四电容器C4。在其他实施例中，本技术领域人员亦可使用其他种类已知的低通滤波器电路。第三电阻器R3具有一第一端和一第二端，其中第三电阻器R3的第一端用于接收下控制信号SD，而第三电阻器R3的第二端耦接至一第五节点N5。第三电容器C3具有一第一端和一第二端，其中第三电容器C3的第一端耦接至第五节点N5，而第三电容器C3的第二端耦接至接地电位VSS。第四电阻器R4具有一第一端和一第二端，其中第四电阻器R4的第一端用于接收一反相上控制信号SUB，而第四电阻器R4的第二端耦接至一第六节点N6。第四电容器C4具有一第一端和一第二端，其中第四电容器C4的第一端耦接至第六节点N6，而第四电容器C4的第二端耦接至接地电位VSS。反相上控制信号SUB具有与上控制信号SU互补的逻辑电平，其可通过一反相器所产生(未显示)。第一与门251具有一第一输入端、一第二输入端以及一输出端，其中第一与门251的第一输入端耦接至第五节点N5，第一与门251的第二输入端耦接至第六节点N6，而第一与门251的输出端耦接至一第七节点N7。第三晶体管M3具有一控制端、一第一端以及一第二端，其中第三晶体管M3的控制端耦接至第七节点N7，第三晶体管M3的第一端耦接至接地电位VSS，而第三晶体管M3的第二端耦接至电源吸收节点NCK。第二与门252具有一第一输入端、一第二输入端以及一输出端，其中第二与门252的第一输入端用于接收下控制信号SD，第二与门252的第二输入端用于接收反相上控制信号SUB，而第二与门252的输出端耦接至一第八节点N8。第四晶体管M4具有一控制端、一第一端以及一第二端，其中第四晶体管M4的控制端耦接至第八节点N8，第四晶体管M4的第一端耦接至接地电位VSS，而第四晶体管M4的第二端耦接至电流吸收节点NCK。在一些实施例中，第三晶体管M3的尺寸(亦即，宽长比W/L)约为第四晶体管M4的尺寸的10倍。在一些实施例中，第三电阻器R3和第四电阻器R4的电阻值皆约为1kΩ，而第三电容器C3和第四电容器C4的电容值皆约为0.01pF。快速锁定电路253和相位误差消除电路254的操作原理皆与前述的快速锁定电路243和相位误差消除电路244相近似，惟一些信号和元件的极性(Polarity)有作改变，以符合适应电流沉250可汲取电流的特性。相似地，快速锁定电路253和相位误差消除电路254可以彼此独立地进行操作；在其他实施例中，适应电流沉250可仅包括快速锁定电路253或是仅包括相位误差消除电路254。
图5是显示根据本发明一实施例所述的电荷泵500的示意图。在图5的实施例中，电荷泵500的切换电路210包括一第五晶体管M5、一第六晶体管M6、一第七晶体管M7、一第八晶体管M8以及一单位增益电压追随器(Unit Gain Voltage Follower)211。第五晶体管M5和第六晶体管M6可以是P型金属氧化物半导体场效晶体管。第七晶体管M7和第八晶体管M8可以是N型金属氧化物半导体场效晶体管。第五晶体管M5具有一控制端、一第一端以及一第二端，其中第五晶体管M5的控制端用于接收上控制信号SU，第五晶体管M5的第一端耦接至电流供应节点NCS，而第五晶体管M5的第二端耦接至一第九节点N9。第六晶体管M6具有一控制端、一第一端以及一第二端，其中第六晶体管M6的控制端用于接收反相上控制信号SUB，第六晶体管M6的第一端耦接至电流供应节点NCS，而第六晶体管M6的第二端耦接至电荷泵500的一输出节点NOUT。第七晶体管M7具有一控制端、一第一端以及一第二端，其中第七晶体管M7的控制端用于接收反相下控制信号SDB，第七晶体管M7的第一端耦接至电流吸收节点NCK，而第七晶体管M7的第二端耦接至第九节点N9。第八晶体管M8具有一控制端、一第一端以及一第二端，其中第八晶体管M8的控制端用于接收下控制信号SD，第八晶体管M8的第一端耦接至电流吸收节点NCK，而第八晶体管M8的第二端耦接至输出节点NOUT。单位增益电压追随器211具有一输入端和一输出端，其中单位增益电压追随器211的输入端耦接至输出节点NOUT，而单位增益电压追随器211的输出端耦接至第九节点N9。当上控制信号SU为高电位电平时(亦即，当反相上控制信号SUB为低电位电平时)，第六晶体管M6可以供应原流入电流供应节点NCS的电流(此电流包括于锁定过程期间的第一电流I1和第三电流I3)至输出节点NOUT；而当下控制信号SD为高电位电平时，第八晶体管M8可以由输出节点NOUT处汲取原由电流吸收节点NCK流出的电流(此电流包括于锁定过程期间的第二电流I2和第四电流I4)。当上控制信号SU为低电位电平时，第五晶体管M5将原流入电流供应节点NCS的电流注入第九节点N9，而单位增益电压追随器211将电流供应节点NCS的电位维持于与输出电位VOUT相同；而当下控制信号SD为低电位电平时，第七晶体管M7将由第九节点N9处汲取原由电流吸收节点NCK流出的电流，而单位增益电压追随器211将电流吸收节点NCK的电位维持于与输出电位VOUT相同。
电荷泵500的固定电流源220包括一第九晶体管M9、一第十晶体管M10以及一参考电流沉221。第九晶体管M9和第十晶体管M10可以是P型金属氧化物半导体场效晶体管。第九晶体管M9具有一控制端、一第一端以及一第二端，其中第九晶体管M9的控制端耦接至一第十节点N10，第九晶体管M9的第一端耦接至供应电位VDD，而第九晶体管M9的第二端耦接至电流供应节点NCS。第十晶体管M10具有一控制端、一第一端以及一第二端，其中第十晶体管M10的控制端耦接至第十节点N10，第十晶体管M10的第一端耦接至供应电位VDD，而第十晶体管M10的第二端耦接至第十节点N10。参考电流沉221由第十节点N10处汲取一第五电流I5。在一些实施例中，第九晶体管M9的尺寸(亦即，宽长比W/L)约为适应电流源240的第二晶体管M2的尺寸的3.3倍。电荷泵500的固定电流沉230包括一第十一晶体管M11、一第十二晶体管M12以及一参考电流源231。第十一晶体管M11和第十二晶体管M12可以是N型金属氧化物半导体场效晶体管。第十一晶体管M11具有一控制端、一第一端以及一第二端，其中第十一晶体管M11的控制端耦接至一第十一节点N11，第十一晶体管M11的第一端耦接至接地电位VSS，而第十一晶体管M11的第二端耦接至电流吸收节点NCK。第十二晶体管M12具有一控制端、一第一端以及一第二端，其中第十二晶体管M12的控制端耦接至第十一节点N11，第十二晶体管M12的第一端耦接至接地电位VSS，而第十二晶体管M12的第二端耦接至第十一节点N11。参考电流源231供应一第六电流I6至第十一节点N11。在一些实施例中，第十一晶体管M11的尺寸(亦即，宽长比W/L)约为适应电流沉250的第四晶体管M4的尺寸的3.3倍。本技术领域人员亦可改用其他电路架构来实施固定电流源220和固定电流沉230。
请参考图1至5以理解本发明的操作原理。所提的电荷泵100(500)可套用至对应的一锁相回路。适应电流源240和适应电流沉250可于锁定过程期间中提供额外的充电电流和放电电流给电荷泵100(500)，故其可加速锁相回路的锁定过程，但不致于影响锁相回路的频宽。再者，适应电流源240和适应电流沉250可持续地微调电荷泵100(500)的输出电位VOUT，直至上控制信号SU和下控制信号SD两者皆正确地彼此对齐为止，因此其可降低锁相回路的相位误差。详细而言，在适应电流源240中，较大尺寸的第一晶体管M1用于加速锁定过程，而较小尺寸的第二晶体管M2用于持续地消除相位误差；另外，在适应电流沉250中，较大尺寸的第三晶体管M3用于加速锁定过程，而较小尺寸的第四晶体管M4用于持续地消除相位误差。
图6是显示不具有任何适应电流源和适应电流沉的传统电荷泵的信号波形图，其中横轴代表时间(单位：ns)，而纵轴代表电位电平(单位：V)。在本示例中，假设传统电荷泵应用于一锁相回路，而初始时，锁相回路的反馈信号SFB的频率低于锁相回路的参考信号SREF的频率(未锁定时)。根据图6的模拟结果，具有传统电荷泵的锁相回路，其锁定时间约为2000ns，而其相位误差(将反馈信号SFB的上升边缘(Rising Edge)和参考信号SREF的上升边缘两者间的差距量以时间单位来表示)约为200ps。
图7是显示根据本发明一实施例所述的具有适应电流源240和适应电流沉250的电荷泵100(500)的信号波形图，其中横轴代表时间(单位：ns)，而纵轴代表电位电平(单位：V)。在本示例中，假设电荷泵100(500)应用于一锁相回路，而初始时，锁相回路的反馈信号SFB的频率低于锁相回路的参考信号SREF的频率(未锁定时)。请一并参考图3、4、7。电位V3、电位V4、电位V7以及电位V8分别用于控制第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4，以提供额外的充电电流或放电电流给电荷泵100(500)，从而加速锁相回路的锁定过程。在锁相回路的锁定过程完成之后，电位V3和电位V7将逐渐变成一稳定逻辑电平，使得较大尺寸的第一晶体管M1和第三晶体管M3皆被禁能(Disabled)(亦即，不导通)。然后，较小尺寸的第二晶体管M2和第四晶体管M4仍可持续地微调锁相回路的反馈信号SFB和参考信号SREF之间的相位误差。举例而言，即使固定电流源220和固定电流沉230两者不匹配导致第一电流I1不等于第二电流I2时，适应电流源240和适应电流沉250仍可持续地消除锁相回路所产生的相位误差。根据图7的模拟结果，具有本发明的电荷泵100(500)的锁相回路，其锁定时间约为800ns，而其相位误差约为10ps。因此，本发明的设计可大幅改良电荷泵100(500)及其对应锁相回路的锁定时间、信号抖动以及相位误差。本发明的设计可降低对于制程、电压以及温度(Process、Voltage、Temperature，简称PVT)的变化的敏感度，因此其很适合应用于各种锁相回路的电路当中。
图8是显示根据本发明另一实施例所述的切换电路810的示意图。切换电路810可套用至电荷泵100(500)。在图8的实施例中，切换电路810包括一第十三晶体管M13和一第十四晶体管M14。第十三晶体管M13可以是一P型金属氧化物半导体场效晶体管，而第十四晶体管M14可以是一N型金属氧化物半导体场效晶体管。第十三晶体管M13具有一控制端、一第一端以及一第二端，其中第十三晶体管M13的控制端用于接收反相上控制信号SUB，第十三晶体管M13的第一端耦接至电源供应节点NCS，而第十三晶体管M13的第二端耦接至输出节点NOUT。第十四晶体管M14具有一控制端、一第一端以及一第二端，其中第十四晶体管M14的控制端用于接收下控制信号SD，第十四晶体管M14的第一端耦接至电源吸收节点NCK，而第十四晶体管M14的第二端耦接至输出节点NOUT。切换电路810的功能近似于图5的实施例所述的切换电路210的第六晶体管M6和第八晶体管M8的功能。在其他实施例中，本技术领域人员亦可采用其他种类的切换电路。
值得注意的是，以上所述的信号电位、信号电流、电阻值、以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。另外，本发明的电荷泵并不仅限于图1-8所图示的状态。本发明可以仅包括图1-8的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的电荷泵当中。虽然本发明主要以锁相回路的应用作说明，但本发明的电荷泵实际上亦可应用于其他需要电荷泵的电路，如电压倍增器(Voltage Doubler Circuit)。
在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (14)

1.一种电荷泵，其特征在于，包括：
切换电路，根据上控制信号和下控制信号于输出节点处产生输出电位，其中当该上控制信号为高电位电平时，该输出电位将上升，而当该下控制信号为高电位电平时，该输出电位将下降；
固定电流源，供应第一电流至该切换电路的电流供应节点；
固定电流沉，由该切换电路的电流吸收节点处汲取第二电流；
适应电流源，供应第三电流至该切换电路的该电流供应节点；以及
适应电流沉，由该切换电路的该电流吸收节点处汲取第四电流；
其中，该第三电流和该第四电流根据该上控制信号和该下控制信号而进行调整；以及
该适应电流源包括相位误差消除电路，而该相位误差消除电路用于减少该上控制信号和该下控制信号之间由于该第一电流和该第二电流不匹配所造成的相位误差，该相位误差消除电路的输入端分别接收该上控制信号和反相下控制信号，其中该反相下控制信号与该下控制信号具有互补的逻辑电平。
2.根据权利要求1所述的电荷泵，其特征在于，该适应电流源包括快速锁定电路，其中于锁相回路的锁定过程期间，该快速锁定电路供应电流至该切换电路，而一旦该锁相回路已锁定，该快速锁定电路即不供应该电流至该切换电路。
3.根据权利要求2所述的电荷泵，其特征在于，该快速锁定电路包括：
第一低通滤波器，具有第一端和第二端，其中该第一低通滤波器的该第一端用于接收该上控制信号，而该第一低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该上控制信号；
第二低通滤波器，具有第一端和第二端，其中该第二低通滤波器的该第一端用于接收该反相下控制信号，而该第二低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该反相下控制信号；
第一与非门，具有第一输入端、第二输入端以及输出端，其中该第一与非门的该第一输入端耦接至该第一低通滤波器的该第二端，而该第一与非门的该第二输入端耦接至该第二低通滤波器的该第二端；以及
第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该控制端耦接至该第一与非门的该输出端，该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至该电流供应节点。
4.根据权利要求3所述的电荷泵，其特征在于，该第一低通滤波器包括：
第一电阻器，具有第一端和第二端，其中该第一电阻器的该第一端用于接收该上控制信号，而该第一电阻器的该第二端耦接至该第一低通滤波器的该第二端；以及
第一电容器，具有第一端和第二端，其中该第一电容器的该第一端耦接至该第一低通滤波器的该第二端，而该第一电容器的该第二端耦接至接地电位；
其中该第二低通滤波器包括：
第二电阻器，具有第一端和第二端，其中该第二电阻器的该第一端用于接收该反相下控制信号，而该第二电阻器的该第二端耦接至该第二低通滤波器的该第二端；以及
第二电容器，具有第一端和第二端，其中该第二电容器的该第一端耦接至该第二低通滤波器的该第二端，而该第二电容器的该第二端耦接至该接地电位。
5.根据权利要求1所述的电荷泵，其特征在于，该相位误差消除电路包括：
第二与非门，具有第一输入端、第二输入端以及输出端，其中该第二与非门的该第一输入端用于接收该上控制信号，而该第二与非门的该第二输入端用于接收该反相下控制信号；以及
第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该控制端耦接至该第二与非门的该输出端，该第二晶体管的该第一端耦接至供应电位，而该第二晶体管的该第二端耦接至该电流供应节点。
6.根据权利要求1所述的电荷泵，其特征在于，该适应电流沉包括快速锁定电路，其中于锁相回路的锁定过程期间，该快速锁定电路由该切换电路处汲取电流，而一旦该锁相回路已锁定，该快速锁定电路即不再由该切换电路处汲取该电流。
7.根据权利要求6所述的电荷泵，其特征在于，该快速锁定电路包括：
第三低通滤波器，具有第一端和第二端，其中该第三低通滤波器的该第一端用于接收该下控制信号，而该第三低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该下控制信号；
第四低通滤波器，具有第一端和第二端，其中该第四低通滤波器的该第一端用于接收反相上控制信号，而该第四低通滤波器的该第二端用于输出具有已缩短脉冲宽度的该反相上控制信号，其中该反相上控制信号与该上控制信号具有互补的逻辑电平；
第一与门，具有第一输入端、第二输入端以及输出端，其中该第一与门的该第一输入端耦接至该第三低通滤波器的该第二端，而该第一与门的该第二输入端耦接至该第四低通滤波器的该第二端；以及
第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该控制端耦接至该第一与门的该输出端，该第三晶体管的该第一端耦接至接地电位，而该第三晶体管的该第二端耦接至该电流吸收节点。
8.根据权利要求7所述的电荷泵，其特征在于，该第三低通滤波器包括：
第三电阻器，具有第一端和第二端，其中该第三电阻器的该第一端用于接收该下控制信号，而该第三电阻器的该第二端耦接至该第三低通滤波器的该第二端；以及
第三电容器，具有第一端和第二端，其中该第三电容器的该第一端耦接至该第三低通滤波器的该第二端，而该第三电容器的该第二端耦接至该接地电位；
其中该第四低通滤波器包括：
第四电阻器，具有第一端和第二端，其中该第四电阻器的该第一端用于接收该反相上控制信号，而该第四电阻器的该第二端耦接至该第四低通滤波器的该第二端；以及
第四电容器，具有第一端和第二端，其中该第四电容器的该第一端耦接至该第四低通滤波器的该第二端，而该第四电容器的该第二端耦接至该接地电位。
9.根据权利要求1所述的电荷泵，其特征在于，该适应电流沉包括相位误差消除电路，而该适应电流沉的相位误差消除电路用于减少该上控制信号和该下控制信号之间由于该第一电流和该第二电流不匹配所造成的相位误差，该适应电流沉的相位误差消除电路的输入端分别接收该下控制信号和反相上控制信号，其中该反相上控制信号与该上控制信号具有互补的逻辑电平。
10.根据权利要求9所述的电荷泵，其特征在于，该适应电流沉的相位误差消除电路包括：
第二与门，具有第一输入端、第二输入端以及输出端，其中该第二与门的该第一输入端用于接收该下控制信号，而该第二与门的该第二输入端用于接收该反相上控制信号；以及
第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该控制端耦接至该第二与门的该输出端，该第四晶体管的该第一端耦接至接地电位，而该第四晶体管的该第二端耦接至该电流吸收节点。
11.根据权利要求1所述的电荷泵，其特征在于，该切换电路包括：
第五晶体管，具有控制端、第一端以及第二端，其中该第五晶体管的该控制端用于接收该上控制信号，而该第五晶体管的该第一端耦接至该电流供应节点；
第六晶体管，具有控制端、第一端以及第二端，其中该第六晶体管的该控制端用于接收反相上控制信号，该第六晶体管的该第一端耦接至该电流供应节点，而该第六晶体管的该第二端耦接至该输出节点，其中该反相上控制信号与该上控制信号具有互补的逻辑电平；
第七晶体管，具有控制端、第一端以及第二端，其中该第七晶体管的该控制端用于接收该反相下控制信号，该第七晶体管的该第一端耦接至该电流吸收节点，而该第七晶体管的该第二端耦接至该第五晶体管的该第二端；
第八晶体管，具有控制端、第一端以及第二端，其中该第八晶体管的该控制端用于接收该下控制信号，该第八晶体管的该第一端耦接至该电流吸收节点，而该第八晶体管的该第二端耦接至该输出节点；以及
单位增益电压追随器，具有输入端和输出端，其中该单位增益电压追随器的该输入端耦接至该输出节点，而该单位增益电压追随器的该输出端耦接至该第五晶体管的该第二端。
12.根据权利要求1所述的电荷泵，其特征在于，该固定电流源包括：
第九晶体管，具有控制端、第一端以及第二端，其中该第九晶体管的该第一端耦接至供应电位，而该第九晶体管的该第二端耦接至该电流供应节点；
第十晶体管，具有控制端、第一端以及第二端，其中该第十晶体管的该控制端耦接至该第九晶体管的该控制端，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至该第十晶体管的该控制端；以及
参考电流沉，由该第十晶体管的该第二端处汲取第五电流。
13.根据权利要求1所述的电荷泵，其特征在于，该固定电流沉包括：
第十一晶体管，具有控制端、第一端以及第二端，其中该第十一晶体管的该第一端耦接至接地电位，而该第十一晶体管的该第二端耦接至该电流吸收节点；
第十二晶体管，具有控制端、第一端以及第二端，其中该第十二晶体管的该控制端耦接至该第十一晶体管的该控制端，该第十二晶体管的该第一端耦接至该接地电位，而该第十二晶体管的该第二端耦接至该第十二晶体管的该控制端；以及
参考电流源，供应第六电流至该第十二晶体管的该第二端。
14.根据权利要求1所述的电荷泵，其特征在于，该切换电路包括：
第十三晶体管，具有控制端、第一端以及第二端，其中该第十三晶体管的该控制端用于接收反相上控制信号，该第十三晶体管的该第一端耦接至该电流供应节点，而该第十三晶体管的该第二端耦接至该输出节点，其中该反相上控制信号与该上控制信号具有互补的逻辑电平；以及
第十四晶体管，具有控制端、第一端以及第二端，其中该第十四晶体管的该控制端用于接收该下控制信号，该第十四晶体管的该第一端耦接至该电流吸收节点，而该第十四晶体管的该第二端耦接至该输出节点。
CN201610512052.6A 2016-04-22 2016-07-01 电荷泵 Active CN106130542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/135,942 2016-04-22
US15/135,942 US9419632B1 (en) 2016-04-22 2016-04-22 Charge pump for use in phase-locked loop

Publications (2)

Publication Number Publication Date
CN106130542A CN106130542A (zh) 2016-11-16
CN106130542B true CN106130542B (zh) 2019-07-16

Family

ID=56611127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512052.6A Active CN106130542B (zh) 2016-04-22 2016-07-01 电荷泵

Country Status (2)

Country Link
US (1) US9419632B1 (zh)
CN (1) CN106130542B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3352042B1 (en) * 2017-01-18 2021-04-07 ams AG Output circuit and method for providing an output current
CN107734556B (zh) 2017-10-30 2019-10-18 Oppo广东移动通信有限公司 数据传输控制方法及相关产品
TWI657664B (zh) 2018-10-05 2019-04-21 國立交通大學 電路開關的二階段開關方法
CN109510620A (zh) * 2018-11-08 2019-03-22 成都振芯科技股份有限公司 降低频率合成器相位噪声的高增益电荷泵及频率合成器
CN109921790B (zh) * 2019-01-30 2023-04-28 芯原微电子(上海)股份有限公司 快速启动电路、自适应锁相环及快速启动方法
JP7363441B2 (ja) * 2019-12-11 2023-10-18 セイコーエプソン株式会社 チャージポンプ回路、ｐｌｌ回路および発振器

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
US5699020A (en) * 1996-04-11 1997-12-16 Altera Corporation Phase latched differential charge pump circuit and method
EP0798862B1 (en) * 1996-03-28 1999-05-26 Nec Corporation Charge pump circuit for use in a phase locked loop
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
US6281758B1 (en) * 1999-09-30 2001-08-28 Conexant Systems, Inc. Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops
US6611161B1 (en) * 2001-11-06 2003-08-26 National Semiconductor Corporation Charge pump circuit for a high speed phase locked loop
US6664829B1 (en) * 2002-09-04 2003-12-16 National Semiconductor Corporation Charge pump using dynamic charge balance compensation circuit and method of operation
CN1144369C (zh) * 1998-01-06 2004-03-31 恩益禧电子股份有限公司 锁相环电路
EP1434351A1 (en) * 2002-12-26 2004-06-30 Sony Corporation Charge pump circuit and PLL circuit using same
US6781425B2 (en) * 2001-09-04 2004-08-24 Atheros Communications, Inc. Current-steering charge pump circuit and method of switching
US6937075B2 (en) * 2003-05-29 2005-08-30 Intel Corporation Method and apparatus for reducing lock time in dual charge-pump phase-locked loops
CN1713528A (zh) * 2004-06-21 2005-12-28 Atmel德国有限公司 锁相环路的充电泵和用于控制这种充电泵的方法
US7020793B1 (en) * 2003-01-31 2006-03-28 Lsi Logic Corporation Circuit for aligning signal with reference signal
CN1829094A (zh) * 2005-02-28 2006-09-06 鼎芯半导体（上海）有限公司 用于无线通信系统的锁相环环路带宽切换电路及方法
CN101159433A (zh) * 2006-10-08 2008-04-09 北京大学深圳研究生院 一种快速锁定的锁相环电路
KR20090006358A (ko) * 2007-07-11 2009-01-15 주식회사 하이닉스반도체 Ｐｌｌ 회로
CN101436859A (zh) * 2007-11-16 2009-05-20 安凡微电子(上海)有限公司 一种快速锁定的频率发生器
US7570105B1 (en) * 2007-10-04 2009-08-04 Altera Corporation Variable current charge pump with modular switch circuit
CN101944909A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 用于锁相环路的鉴频鉴相器及电荷泵电路
CN103413568A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 参考电压提供电路
WO2014045551A1 (ja) * 2012-09-18 2014-03-27 株式会社デンソー 受信回路
CN104796136A (zh) * 2014-01-17 2015-07-22 苏州芯动科技有限公司 锁相环时钟数据恢复器用电荷泵装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184510B2 (en) * 2003-09-26 2007-02-27 Quicklogic Corporation Differential charge pump
US7277518B2 (en) * 2003-11-20 2007-10-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-jitter charge-pump phase-locked loop
US7312645B1 (en) * 2003-12-16 2007-12-25 Xilinx, Inc. Adaptive transition density data triggered PLL (phase locked loop)
JP4249042B2 (ja) * 2004-01-22 2009-04-02 三菱電機株式会社 差動チャージポンプ用オフセットキャンセル装置
DE102004019652A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung
US7764092B2 (en) * 2006-01-10 2010-07-27 Samsung Electronics Co., Ltd. Phase locked loop and phase locking method
JP2007266935A (ja) * 2006-03-28 2007-10-11 Nec Corp Ｐｌｌ回路
US20080218278A1 (en) * 2007-03-05 2008-09-11 Exar Corporation Means to control pll phase slew rate
US20080218276A1 (en) * 2007-03-05 2008-09-11 Exar Corporation Means to control pll phase slew rate
KR20100094859A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프
JP5515379B2 (ja) * 2009-04-07 2014-06-11 アイコム株式会社 位相同期回路
US8664985B2 (en) * 2012-02-02 2014-03-04 Mediatek Inc. Phase frequency detector and charge pump for phase lock loop fast-locking
US9024684B2 (en) * 2013-03-15 2015-05-05 Qualcomm Incorporated Area-efficient PLL with a low-noise low-power loop filter
JP6303513B2 (ja) * 2014-01-14 2018-04-04 富士通株式会社 マルチレーンリタイマ回路およびマルチレーン伝送システム
JP2015139206A (ja) * 2014-01-24 2015-07-30 ソニー株式会社 デューティ比補正回路および位相同期回路

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
EP0798862B1 (en) * 1996-03-28 1999-05-26 Nec Corporation Charge pump circuit for use in a phase locked loop
US5699020A (en) * 1996-04-11 1997-12-16 Altera Corporation Phase latched differential charge pump circuit and method
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
CN1144369C (zh) * 1998-01-06 2004-03-31 恩益禧电子股份有限公司 锁相环电路
US6281758B1 (en) * 1999-09-30 2001-08-28 Conexant Systems, Inc. Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops
US6781425B2 (en) * 2001-09-04 2004-08-24 Atheros Communications, Inc. Current-steering charge pump circuit and method of switching
US6611161B1 (en) * 2001-11-06 2003-08-26 National Semiconductor Corporation Charge pump circuit for a high speed phase locked loop
US6664829B1 (en) * 2002-09-04 2003-12-16 National Semiconductor Corporation Charge pump using dynamic charge balance compensation circuit and method of operation
EP1434351A1 (en) * 2002-12-26 2004-06-30 Sony Corporation Charge pump circuit and PLL circuit using same
US7020793B1 (en) * 2003-01-31 2006-03-28 Lsi Logic Corporation Circuit for aligning signal with reference signal
US6937075B2 (en) * 2003-05-29 2005-08-30 Intel Corporation Method and apparatus for reducing lock time in dual charge-pump phase-locked loops
CN1713528A (zh) * 2004-06-21 2005-12-28 Atmel德国有限公司 锁相环路的充电泵和用于控制这种充电泵的方法
CN1829094A (zh) * 2005-02-28 2006-09-06 鼎芯半导体（上海）有限公司 用于无线通信系统的锁相环环路带宽切换电路及方法
CN101159433A (zh) * 2006-10-08 2008-04-09 北京大学深圳研究生院 一种快速锁定的锁相环电路
KR20090006358A (ko) * 2007-07-11 2009-01-15 주식회사 하이닉스반도체 Ｐｌｌ 회로
US7570105B1 (en) * 2007-10-04 2009-08-04 Altera Corporation Variable current charge pump with modular switch circuit
CN101436859A (zh) * 2007-11-16 2009-05-20 安凡微电子(上海)有限公司 一种快速锁定的频率发生器
CN101944909A (zh) * 2009-07-10 2011-01-12 智迈微电子科技(上海)有限公司 用于锁相环路的鉴频鉴相器及电荷泵电路
WO2014045551A1 (ja) * 2012-09-18 2014-03-27 株式会社デンソー 受信回路
CN103413568A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 参考电压提供电路
CN104796136A (zh) * 2014-01-17 2015-07-22 苏州芯动科技有限公司 锁相环时钟数据恢复器用电荷泵装置

Also Published As

Publication number Publication date
US9419632B1 (en) 2016-08-16
CN106130542A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN106130542B (zh) 电荷泵
CN111133681B (zh) 具有电荷泵斩波功能的差分pll
US6121805A (en) Universal duty cycle adjustment circuit
US6583657B1 (en) Single-edge clock adjustment circuits for PLL-compatible, dynamic duty-cycle correction circuits
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US9680482B2 (en) Phase-locked loop device
US6844762B2 (en) Capacitive charge pump
EP1047196B1 (en) Method and circuit for minimizing glitches in phase locked loops
US8890626B2 (en) Divider-less phase locked loop (PLL)
TWI411208B (zh) 電荷幫浦裝置及其方法
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
US12095436B2 (en) Ripple cancellation for switched-capacitor circuit
US20160233764A1 (en) Self-biased charge pump
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
US20140292387A1 (en) Lock detector based on charge pump
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
US11742863B2 (en) Phase-locked loop circuit
US9257899B1 (en) Charge pump circuit and phase lock loop circuit having the same
TWI690141B (zh) 電荷泵和鎖相環
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质
CN111446958A (zh) 通过负反馈调节实现数字控制振荡器输出幅值恒定的系统
Zhang et al. A process compensated 3-GHz ring oscillator
TWI812079B (zh) 高輸出穩定度之電源供應器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP03 Change of name, title or address