JP6303513B2 - マルチレーンリタイマ回路およびマルチレーン伝送システム - Google Patents

マルチレーンリタイマ回路およびマルチレーン伝送システム Download PDF

Info

Publication number
JP6303513B2
JP6303513B2 JP2014004203A JP2014004203A JP6303513B2 JP 6303513 B2 JP6303513 B2 JP 6303513B2 JP 2014004203 A JP2014004203 A JP 2014004203A JP 2014004203 A JP2014004203 A JP 2014004203A JP 6303513 B2 JP6303513 B2 JP 6303513B2
Authority
JP
Japan
Prior art keywords
difference information
circuit
phase
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014004203A
Other languages
English (en)
Other versions
JP2015133620A (ja
Inventor
崇之 柴▲崎▼
崇之 柴▲崎▼
有紀人 ▲角▼田
有紀人 ▲角▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014004203A priority Critical patent/JP6303513B2/ja
Priority to US14/525,957 priority patent/US9287883B2/en
Publication of JP2015133620A publication Critical patent/JP2015133620A/ja
Application granted granted Critical
Publication of JP6303513B2 publication Critical patent/JP6303513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Description

本発明は、マルチレーンリタイマ回路およびマルチレーン伝送システムに関する。
通信基幹向け装置やサーバ等の情報処理機器の性能向上に伴い、装置内外での信号送受信のデータレートを高くすることが要望されている。例えば、集積回路チップ内、チップ間（装置内、装置間）で信号を送受信する高速Ｉ／Ｏの分野で、ビットレートの一層の高速化が望まれている。
受信回路では、伝送されてきたデータを適切なタイミングで判定し、データとクロックを再生（ＣＤＲ: Clock and Data Recovery）することが求められる。入力データと受信（サンプリング）クロックとの位相差および周波数差を検出し、その情報を基にサンプリングクロックの位相調整を行うことによってＣＤＲが実現される。受信回路の中でもリファレンスクロックを用いず、入力データから再生したクロックによってリタイムし、ジッタを削減したデータを出力するリタイマ回路が知られている。
リタイマ回路では、位相周波数検出回路(PFD: Phase frequency detector)が、入力データとサンプリングクロック間の位相差及び周波数差を検出し位相差情報及び周波数差情報を出力する。さらに、チャージポンプ(CP: Charge pump)が、位相差情報及び周波数差情報に従いループフィルタ(LPF: Loop filter)に対する電流の足し引きを行い、その結果、制御電圧を生成する。ＶＣＯ(Voltage controlled oscillator)は、制御電圧に応じて発振周波数を変化させ、サンプリングクロックとして出力する。リタイマ回路で生成されたサンプリングクロックは、判定回路(Decision)に供給され、判定回路は、入力データに対してタイミングが調整されたサンプリングクロックに応じて入力データを取り込む。
近年、複数レーンでデータを伝送するマルチレーン伝送システムで、上記のリタイマ回路を利用して高速でデータを伝送することが行われる。このようなマルチレーン伝送システムでは、送信側の複数の送信回路は共通の送信クロックにしたがってデータを複数の伝送レーンに出力する。上記のリタイマ回路をマルチレーンシステムに適用する場合に、複数の受信回路にそれぞれリタイマ回路を設けることが考えられるが、回路規模が大きくなるという問題がある。特に、高周波数のＶＣＯはインダクタを有するものが一般的であり、複数のＶＣＯを設ける場合、インダクタの相互作用を防止するために離して配置する必要があり、回路サイズが大きくなるので、ＶＣＯを共通化することが望ましい。
そこで、ＶＣＯと、その制御に必要なチャージポンプおよびループフィルタと、を含むクロック発生回路を、複数の受信回路に共通に１つ設ける。そして、複数の受信回路にそれぞれ設けた位相周波数検出回路の１つが発生する周波数差情報をクロック発生回路に供給し、クロック発生回路は、入力データの周波数に応じたベースクロックを発生し、複数の受信回路に供給する。上記のように、送信クロックは共通であり、複数レーンからの入力データは、共通のクロックにしたがって変化し、レーンごとに位相が異なる。
各受信回路では、位相周波数検出回路が、入力データと受信クロックを比較し、位相差情報および周波数差情報を発生する。チャージポンプおよびループフィルタは、位相差情報および周波数差情報に応じた検出信号を発生する。制御回路は、検出信号に応じて、ベースクロックの位相を変化させる位相補間回路（位相インターポレータ）を制御する制御信号を発生する。位相補間回路は、制御信号に応じて、各受信回路が受信する入力データに適した受信クロックを発生する。
J. Han, et al., "0.6-2.7-Gb/s Referenceless Parallel CDR With a Stochastic Dispersion-Tolerant Frequency Acquisition Technique", IEEE Trans. on VLSI Systems (Early access article), 2013
上記のマルチレーンリタイマ回路では、故障時の動作に課題がある。伝送系のシステムにおいては、どこか一部の故障により特定レーンのデータ入力に異常が発生する可能性がある。ＶＣＯに周波数情報を送っているレーンが故障した場合、周波数同期ができなくなり、すべてのレーンが動作しなくなってしまうという問題がある。
発明の第１の観点によれば、マルチレーンリタイマ回路は、ベースクロックを発生するクロック発生回路と、ベースクロックから受信クロックを生成し、受信クロックに応じて複数のレーンからの入力データ信号を受信する複数の受信回路と、を有する。複数の受信回路は、それぞれ、位相周波数検出回路と、クロックデータ再生制御回路と、位相回転回路と、判定回路と、を有する。位相周波数検出回路は、入力データ信号と受信クロック間の位相差および周波数差を検出し、位相差情報および周波数差情報を生成する。クロックデータ再生制御回路は、位相差情報に基づいて制御信号を生成する。位相回転回路は、制御信号にしたがって、ベースクロックから受信クロックを生成する。判定回路は、受信クロックに応じて入力データ信号を受信する。クロック発生回路は、入力選択回路と、チャージポンプと、ループフィルタと、電圧制御発振器と、を有する。入力選択回路は、複数の受信回路の位相周波数検出回路が出力する複数の周波数差情報から使用する信号を選択する。チャージポンプは、複数の周波数差情報のうちの入力選択回路で選択した情報にしたがってチャージ信号を生成する。ループフィルタは、チャージ信号から高周波成分を除去して電圧制御信号を出力する。電圧制御発振器は、電圧制御信号に応じてベースクロックを発生する。入力選択回路は、複数の周波数差情報と共に、複数の受信回路の位相周波数検出回路が出力する複数の位相差情報から使用する信号を選択する。入力選択回路は、複数の周波数差情報および複数の位相差情報のすべてを選択する状態と、複数の周波数差情報および複数の位相差情報の一部を選択する状態と、を有する。チャージポンプは、入力選択回路で選択した複数の周波数差情報および複数の位相差情報にしたがってチャージ信号を生成する。チャージポンプは、入力選択回路での選択数に応じて、チャージ信号を生成する際の選択された周波数差情報および位相差情報の利得を調整する。
発明の第２の観点によれば、マルチレーンリタイマ回路は、受信クロックを発生するクロック発生回路と、受信クロックに応じて複数のレーンからの入力データ信号を受信する複数の受信回路と、を有する。複数の受信回路は、それぞれ、位相周波数検出回路と、クロックデータ再生制御回路と、可変遅延回路と、判定回路と、を有する。位相周波数検出回路は、入力データ信号と受信クロック間の位相差および周波数差を検出し、位相差情報および周波数差情報を生成する。クロックデータ再生制御回路は、位相差情報に基づいて制御信号を生成する。可変遅延回路は、制御信号にしたがって、入力データ信号を遅延する。判定回路は、可変遅延回路で遅延された入力データ信号を、受信クロックに応じて受信する。クロック発生回路は、入力選択回路と、チャージポンプと、ループフィルタと、電圧制御発振器と、を有する。入力選択回路は、複数の受信回路の位相周波数検出回路が出力する複数の周波数差情報から使用する信号を選択する。チャージポンプは、複数の周波数差情報のうちの入力選択回路で選択した情報にしたがってチャージ信号を生成する。ループフィルタは、チャージ信号から高周波成分を除去して電圧制御信号を出力する。電圧制御発振器は、電圧制御信号に応じて受信クロックを発生する。入力選択回路は、複数の周波数差情報と共に、複数の受信回路の位相周波数検出回路が出力する複数の位相差情報から使用する信号を選択する。入力選択回路は、複数の周波数差情報および複数の位相差情報のすべてを選択する状態と、複数の周波数差情報および複数の位相差情報の一部を選択する状態と、を有する。チャージポンプは、入力選択回路で選択した複数の周波数差情報および複数の位相差情報にしたがってチャージ信号を生成する。チャージポンプは、入力選択回路での選択数に応じて、チャージ信号を生成する際の選択された周波数差情報および位相差情報の利得を調整する。
実施形態によれば、リファレンスクロックを使用しないマルチレーン伝送システムで、一部のレーンで故障が生じても他のレーンが正常であれば受信動作が行えるマルチレーンリタイマ回路が実現される。
図１は、１レーン構成のリタイマ回路の構成例を示す図である。 図２は、マルチレーン伝送システムの複数の受信回路におけるリタイマ回路の構成例を示す図である。 図３は、マルチレーン伝送システムの複数の受信回路におけるリタイマ回路の別の構成例を示す図である。 図４は、第１実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。 図５は、チャージポンプ入力選択回路の回路例を示す図である。 図６は、クロック発生回路のチャージポンプの構成例を示す図である。 図７は、図６のチャージポンプで、受信回路のＰＦＤが出力する位相差情報と周波数差情報を選択せず（停止し）、対応する差動対の可変電流源を停止し、他の差動対の可変電流源の電流量を２倍にした状態を示す図である。 図８は、第２実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。 図９は、第３実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。 図１０は、第４実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。 図１１は、第５実施形態のマルチレーン伝送システムの構成を示す図である。
実施形態を説明する前に、一般的なリタイマ回路およびマルチレーンリタイマ回路について説明する。
図１は、１レーン構成のリタイマ回路の構成例を示す図である。
リタイマ回路は、判定回路(Decision)１１と、位相周波数検出回路(PFD: Phase frequency detector)１２と、チャージポンプ(CP: Charge pump)１３と、ループフィルタ(LPF: Loop filter)１４と、ＶＣＯ(Voltage controlled oscillator)１５と、を有する。
判定回路１１は、再生されたサンプリングクロックCKsaのタイミングで入力データDinが０か１かを判定し、その結果を出力データDoutとして出力する。位相周波数検出回路１２は、入力データDinとサンプリングクロックCKsa間の位相差及び周波数差を検出し位相差情報PHud及び周波数差情報FRudを出力する。チャージポンプ１３は、位相差情報PHud及び周波数差情報FRudに従い、ループフィルタ１４における電流の足し引きを制御する。ループフィルタ１４は、電流の足し引きの結果である制御電圧VLPFを出力する。ＶＣＯ１５は、制御電圧VLPFに応じて発振周波数を変化させたサンプリングクロックCKsaを出力する。ここで、図１では、サンプリングクロックの位相の数は図中では４相としているが２相でもよく、位相周波数検出回路１２の構成などにより異なる。この構成により入力データとサンプリングクロックが同期し、正しいタイミングでデータ判定が可能となる。
図１のリタイマ回路の構成は広く知られているので、これ以上の説明は省略する。
図２は、マルチレーン伝送システムの複数の受信回路におけるリタイマ回路の構成例を示す図である。図２では、２レーンの構成例を示しているが、３レーン以上の構成も同様である。
受信側は、複数（図２では２つ）の受信回路１０Ａおよび１０Ｂと、クロック発生回路２０と、を有する。クロック発生回路２０は、複数の受信回路に共通に１つ設けられる。
受信回路１０Ａは、判定回路１１Ａと、位相周波数検出回路(PFD)１２Ａと、チャージポンプ(CP)１３Ａと、ループフィルタ(LPF)１４Ａと、制御回路(Controller)１６Ａと、位相補間回路(PI: Phase interpolator)１７Ａと、を有する。受信回路１０Ｂも同様の構成を有し、以下の説明では、受信回路１０Ａについて説明する。判定回路１１Ａ、位相周波数検出回路１２Ａは、図１に示した対応要素と同じである。チャージポンプ１３Ａは、位相周波数検出回路１２Ａから位相差情報PHudを受けて、位相差情報PHudに従い、ループフィルタ１４における電流の足し引きを制御する。言い換えれば、チャージポンプ１３Ａは、位相周波数検出回路１２Ａの出力する周波数差情報FRudを受けない。
制御回路１６Ａは、ループフィルタ１４Ａの出力VLPFから位相補間回路１７Ａを制御するための電圧もしくは電流信号PIctrlを出力する。位相補間回路１７Ａは、PIctrlに応じて補間する電流比を変えることによって、クロック発生回路２０から供給されるサンプリングクロックCKsaの位相シフトを行う。また、制御回路１６Ａは、位相をサイクリックに変化させるために、補間位相の象限(0度、90度、180度、270度)の切り替えを検出し、チャージポンプに対して極性反転信号CPinvを出力する。
クロック発生回路２０は、チャージポンプ(CP)２１と、ループフィルタ(LPF)２２と、ＶＣＯ２３と、を有する。
クロック発生回路２０のチャージポンプ２１は、複数の受信回路の１つ（ここでは１０Ａ）の位相周波数検出回路(PFD)１２Ａから周波数差情報FRudを受け、ループフィルタ２２における電流の足し引きを制御する。ループフィルタ２２は、電流の足し引きの結果である制御電圧VCOFを出力する。ＶＣＯ２３は、制御電圧VCOFに応じて発振周波数を変化させた出力（ベース）クロックCKVCOを出力し、ベースクロックCKvcoは、各受信回路１０Ａおよび１０Ｂに分配される。
マルチレーン伝送システムでは、送信側の複数の送信回路は、１つ発振回路が出力する共通の送信クロックにしたがって送信データを出力する。したがって、複数の受信回路が１０Ａおよび１０Ｂが受信する入力データは、同一の周波数を有する。しかし、位相は各レーン（受信回路）で異なる。上記の構成により、ＶＣＯ２３は、入力データと同じ(もしくは定数倍の)周波数で発振し、各レーンでは位相補間回路によって入力データに位相を同期させることによって、正しいタイミングでデータ判定を行うことが可能となる。このように、複数の受信回路１０Ａおよび１０Ｂが受信する入力データの周波数は同じであり、クロック発生回路２０におけるＶＣＯ２３の発振周波数の制御は、複数の受信回路の１つからの周波数差情報FRudで行えばよい。また、各受信回路では位相の調整のみを行えばよいので、各受信回路のチャージポンプ１３Ａは、位相周波数検出回路１２Ａの出力する位相差情報PHudのみに従い、ループフィルタ１４における電流の足し引きを制御すればよい。
図３は、マルチレーン伝送システムの複数の受信回路におけるリタイマ回路の別の構成例を示す図である。
図３のリタイマ回路は、チャージポンプ１３Ａおよびループフィルタ１４Ａの部分が、デジタルフィルタ(Digital filter)１８Ａに、制御回路１６ＡがＤＡＣ(Digital to analog converter)１９Ａに変わったことが、図２のリタイマ回路と異なる。すなわち、位相補間回路１７Ａを制御するループ部分が、図２ではアナログ回路を用いた構成であったのに対し、図３ではデジタル回路を用いた構成となっている。以下、相違箇所に関して説明する。デジタルフィルタ１８Ａは、ＰＦＤ１２Ａからの位相差情報PHudに応じて、位相補間回路１７Ａの位相コードPIcodeを生成する。ＤＡＣ１９Ａは、PIcodeから位相補間回路１７Ａを制御するためのアナログ信号であるPIctrlを生成する。
非特許文献１は、図３のリタイマ回路に類似した構成を有するマルチレーン伝送システムの受信側の構成を記載している。
図２および図３のマルチレーン伝送システムのリタイマ回路には、以下のような２つの課題がある。
第１の課題は、故障時の動作である。伝送系のシステムにおいては、どこか一部の故障により特定レーンのデータ入力がおかしくなってしまう可能性がある。クロック発生回路２０に周波数差情報FRudを送っている受信回路またはそのレーンが故障した場合、周波数同期ができなくなり、すべてのレーンが動作しなくなってしまう。
第２の課題は、特性上の課題である。ＶＣＯ２３では入力データに対して周波数同期しているが、わずかな偏差である周波数オフセットは存在してしまうため、各レーンの位相補間回路１７Ａは周波数オフセットを補償するために位相シフトを行い続けることになる。ここで、位相補間回路１７Ａは、４相のベースクロックの隣接するクロックを設定して位相補間を行うが、アップとダウンのゲインに差があるため、設定した位相に対して実際に出力されるクロック位相の関係が設定に応じて変わってしまう。すなわち線形性がよくないという問題がある。位相補間により位相差をゼロにするように位相シフトを行い続けているため、位相が徐々に回転し、組み合わせる位相が変化する。そのため、位相補間回路１７Ａの線形性の特性が出力に現れてしまい、ジッタを増加させ位相補間の特性を劣化させてしまう。
以下に説明する実施形態のマルチレーン伝送システムのリタイマ回路は、上記の課題を解決する。
図４は、第１実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。図４では、２レーンの構成例を示しているが、３レーン以上の構成も同様である。
受信側は、複数（図２では２つ）の受信回路１０Ａおよび１０Ｂと、クロック発生回路２０と、を有する。クロック発生回路２０は、複数の受信回路に共通に１つ設けられる。
受信回路１０Ａは、判定回路１１Ａと、位相周波数検出回路(PFD)１２Ａと、クロックデータリカバリィループ(CDR loop)３０Ａと、位相回転回路(PR: Phase rotator)３１Ａと、を有する。受信回路１０Ｂも同様の構成を有する。判定回路１１Ａおよび位相周波数検出回路１２Ａは、図２または図３に示した対応要素と同じである。
ＣＤＲ ｌｏｏｐ３０Ａは、ＰＦＤ１２Ａからの位相差情報をフィルタリングした上で位相回転回路３１Ａの出力クロックの位相を制御するPRctrlを出力するブロックであり、その構成は限定されない。例えば、ＣＤＲ ｌｏｏｐ３０Ａは、図２に示したチャージポンプ１３Ａと、ループフィルタ１４Ａと、制御回路１６Ａと、を含むアナログ制御の構成でも、図３に示したデジタルフィルタ１８Ａと、ＤＡＣ１９Ａを含むデジタル制御の構成でも実現できる。
位相回転回路３１Ａは、ＶＣＯ２３の出力するベースクロックの位相をシフトできればよく、その構成は限定されない。例えば、位相回転回路３１Ａは、図２および図３に示した位相補間回路１７Ａのように補間によって位相をシフトさせるものや、遅延によって位相をシフトさせるものでも実現できる。
図４に示すように、複数の受信回路１０Ａおよび１０ＢのそれぞれのＰＦＤは、周波数差情報FRudのみならず位相差情報PHudもクロック発生回路２０に送っている。言い換えれば、クロック発生回路２０は、受信回路１０ＡのＰＦＤ１２Ａから周波数差情報FRudおよび位相差情報PHudの第１の組と、受信回路１０ＢのＰＦＤから周波数差情報FRudおよび位相差情報PHudの第２の組と、を受ける。さらに言えば、クロック発生回路２０は、複数の受信回路の複数のＰＦＤが出力する周波数差情報および位相差情報を受ける。
クロック発生回路２０は、チャージポンプ入力選択回路(CP input selector)２５と、チャージポンプ(CP)２１と、ループフィルタ(LPF)２２と、ＶＣＯ２３と、を有する。ループフィルタ２２およびＶＣＯ２３は、図１のループフィルタ１４およびＶＣＯ１５、または図２および図３のループフィルタ２２およびＶＣＯ２３と同様に、広く知られた構成で実現できるので説明は省略する。
チャージポンプ入力選択回路２５は、外部からのチャージポンプ入力選択信号CPselに応じて、上記の複数組（ここでは２組）の周波数差情報FRudおよび位相差情報PHudからチャージポンプ２１に出力する情報を選択する。チャージポンプ入力選択信号CPselは、すべての情報をオフするCPoffと、複数組の周波数差情報FRudおよび位相差情報PHudをＣＰ２１に入力するか否かを選択する個別選択信号と、選択に応じてＣＰ２１の対応部分の利得調整信号を含む。図４の例では、２レーンなので、個別選択信号は、第１の組の周波数差情報FRudおよび位相差情報PHudを選択するCPsel1と、第２の組の周波数差情報FRudおよび位相差情報PHudを選択するCPsel2と、である。
図５は、チャージポンプ入力選択回路２５の回路例を示す図である。
チャージポンプ入力選択回路２５は、各レーンの個別選択信号により一方は通過状態に、他方は遮断状態に制御される２個のトランスファーゲートによるスイッチを、レーン数×情報数（ここでは２）×極性数（ここでは２）個有する。例えば、図５では、レーン数＝２で、情報数＝２（位相差情報と周波数差情報）、極性数＝２であり、８組のトランスファーゲート、すなわち１６個のトランスファーゲートを有する。各組の２個のトランスファーゲートの一方には周波数差情報FRudまたは位相差情報PHudが入力され、他方には停止時の信号レベルであるCPoffが入力され、２個のトランスファーゲートの出力は接続され、対応する情報として出力される。したがって、個別選択信号がオンの時には入力する周波数差情報FRudまたは位相差情報PHudが対応する情報として出力され、個別選択信号がオフの時にはCPoffが対応する情報として出力されるように切り替わる。
例えば、図５において、通常動作時には、すべての個別選択信号CPsel1およびCPsel2がオンで、入力するすべての周波数差情報FRudおよび位相差情報PHudが対応する情報として選択され、ＣＰ２１に入力する。
例えば、第１レーンに何らかの故障が発生した時には、個別選択信号CPsel1をオフすることにより、第１の周波数差情報FRudおよび位相差情報PHudとしてCPoffがＣＰ２１に入力する。この時、個別選択信号CPsel2をオンに維持することにより、第２受信回路１０ＢのＰＦＤの出力する第２の周波数差情報FRudおよび位相差情報PHudがＣＰ２１に入力する。第２レーンに何らかの故障が発生した時には、個別選択信号CPsel2をオフすることで、第２の周波数差情報FRudおよび位相差情報PHudとしてCPoffがＣＰ２１に入力する。この時、個別選択信号CPsel1をオンに維持すれば第１受信回路１０ＡのＰＦＤ１２Ａの出力する第１の周波数差情報FRudおよび位相差情報PHudがＣＰ２１に入力する。さらに、個別選択信号CPsel1およびCPsel2の両方をオフすれば、ＣＰ２１に入力するのはすべてCPoffとなる。
利得調整信号は、各情報の利得を指示し、例えば、２レーンの場合には、２つの個別選択がオンであればすべて０．５で、一方の個別選択がオンで他方がオフであれば、１と０であり、両方の個別選択がオフであればすべて０である。いずれにしろ、チャージポンプ２１に入力する情報の数に応じてループ利得が変化しないように、選択されているレーン数に応じて利得が変わらないようにすることが望ましい。上記のように、特定レーンが故障したことが分かったら、故障したレーンの情報をチャージポンプに入力しないように動作させる。ここでの故障検知はシステム側から情報が送られてくるものを想定しているが、リタイマ回路内部に故障検知回路を有するようにしてもよい。
図６は、クロック発生回路２０のチャージポンプ２１の構成例を示す図である。
チャージポンプ２１は、４つの差動対を有する。各差動対の一方の２つの端子は、可変電流源を介してグランドに接続され、他方の２つの端子は、それぞれ負荷を介して高電位源に接続されている。４つの差動対には、２つの受信回路の２つのＰＦＤの出力する位相差情報PHudと周波数差情報FRudの差動信号が印加される。４つの可変電流源は、それぞれの差動対に印加される情報に対応した利得調整信号GP1,GP2,GF1,GF2により電流量が設定される。各差動対の他方の２つの端子と２つの負荷との接続ノードから差動出力outおよびoutxがチャージ信号として出力される。
図６のチャージポンプ２１は、差動型のチャージポンプで、図中では電源から2Icpが供給され、４つの差動対で0.5Icpずつ電流を引き抜く構成となっている。言い換えれば、利得調整信号GP1,GP2,GF1,GF2は、すべて同じ値である。ここで、２つの位相差情報と２つの周波数差情報に応じて差動対に流す電流は同じにする必要はなく、例えば、２つのFRudの差動対の電流をIcpずつにすることも可能である。しかし、その場合には、供給する電流量を3Icpにして供給される電流量と引き抜かれる電流量のバランスをとる必要がある。いずれにしろ、複数の情報の加重平均により、チャージ信号が生成される。さらに、周波数差情報FRudの差動対の電流量は初期動作時の引き込み特性に影響する。例えば、周波数差情報の重みを大きくすると、立上り時の引き込みが速くなる。短時間に一定の周波数になった後は周波数差はほとんどゼロの状態が維持されるので、チャージ信号は複数の位相差情報を平均した値に応じた信号となり、変化は小さくなる。
また、チャージポンプ入力選択回路２５によって、特定レーンの位相差情報および周波数差情報が選択されなかった場合、すなわち情報が停止された場合、差動対には停止時の信号レベル（図５におけるCPoff）が入力される。この構成においては、各差動対の入力のコモンモードレベルであり、差動出力out、outxから等しく0.25Icpを引き抜くことになり実質動作しないこととなる。ただし、この場合（２レーンから１レーンになったため）利得が半分になってしまうので、Icpを２倍にするか、停止した差動対の電流を停止し、他の差動対の電流を２倍にすることが望ましい。
図７は、図６のチャージポンプ２１で、受信回路１０ＡのＰＦＤ１２Ａが出力する位相差情報PHudと周波数差情報FRudを選択せず（停止し）、対応する差動対の可変電流源を停止し、他の差動対の可変電流源の電流量を２倍にした状態を示す。
第１実施形態のマルチレーン伝送システムの受信側のリタイマ回路では、すべてのレーンの受信回路から周波数差情報と位相差情報をクロック発生回路に送り、さらにこれらの情報を切り替えられる。これにより、特定レーンが故障した場合には、そのレーンからの情報を使わないように制御することによってすべてのレーンが動作しなくなることを回避可能である。したがって、特定レーン故障時においても、他の正常レーンを継続動作させることが可能となり、第１の課題を解決する。
また、クロック発生回路のＶＣＯの発振周波数の制御に、位相差情報も使用することによって、ＶＣＯの発生するベースクロックCKvcoは入力データに対して周波数オフセットをもたないようにすることが可能となる。そのため、各レーンの位相回転回路は主にレーン間スキューをなくすように動作し、常時位相シフトをし続けることがなくなり、位相補間回路による特性劣化を抑えることができる。このように、位相補間回路の定常的な位相シフトを抑え、それに起因したジッタを削減し特性を改善し、第２の課題を解決する。
図８は、第２実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。
前述のように、第１実施形態においてレーン数は２以上であれば限定されない。図８の第２実施形態は、４レーン構成の場合の構成例を示す。図示のように、すべてのレーンの受信回路１０Ａ−１０Ｄから位相差情報と周波数差情報が、クロック発生回路２０のチャージポンプ入力選択(CP input selector)セレクタ回路２５に入力される。第２実施形態におけるチャージポンプ入力選択回路２５は、図５の回路構成において、スイッチ数を２倍にすればよい。第２実施形態におけるチャージポンプ回路２１は、図６の構成において、差動対の数を２倍にすればよい。
図９は、第３実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。
前述のように、第１実施形態においては、複数の受信回路から複数組の周波数差情報と位相差情報をクロック発生回路に送っていた。これにより、前述の第１および第２の課題を解決することができる。ここで、第１の課題を解決するだけであれば、位相差情報をクロック発生回路に送る必要はない。
図９に示すように、第３実施形態では、複数の受信回路から複数の周波数差情報のみをクロック発生回路に送り、位相差情報はクロック発生回路に送らない。他の部分は第１実施形態と同じである。第３実施形態におけるチャージポンプ入力選択回路２５は、図５の回路構成において、位相差情報の差動信号が入力されるスイッチを除き、スイッチ数を１／２倍にすればよい。第３実施形態におけるチャージポンプ回路２１は、図６の構成において、位相差情報の差動信号が印加される差動対を除き、差動対の数を１／２倍にすればよい。
図１０は、第４実施形態のマルチレーン伝送システムのリタイマ回路の構成を示す図である。
第４実施形態のリタイマ回路は、位相回転回路３１Ａを除き、可変遅延回路３５Ａを設けたことが第１実施形態のリタイマ回路と異なる。また、位相回転回路３１Ａを除いたため、位相周波数検出回路（ＰＦＤ）１２Ａは、入力データ信号DinとＶＣＯ２３の出力するベースクロックCKVCOの位相差および周波数差を検出する。他の部分は、第１実施形態と同じである。
第１実施形態のリタイマ回路では、クロック位相をシフトすることによって入力データに同期させていた。これに対して、第４実施形態のリタイマ回路では、入力データを遅延させることによって、入力データとＶＣＯの出力するベースクロックを同期させ、判定回路１１Ａで入力データを同期したベースクロックで取り込む。言い換えれば、ベースクロックは、受信クロックとして使用される。可変遅延回路３５Ａの遅延量は、ＣＤＲループ３０Ａの出力する制御信号VDctrlにより制御される。第１実施形態で述べたのと同様に、第４実施形態では、クロック発生回路２０のＶＣＯ２３の発振周波数の制御に、位相差情報も使用することによって、ＶＣＯの発生するベースクロックCKvcoは入力データに対して周波数オフセットをもたないようにすることが可能となる。そのため、各レーンの位相回転回路は主にレーン間スキューをなくすように動作し、常時位相シフトをし続けることがなくなる。そのため、第４実施形態では、可変遅延回路３５Ａによる遅延量も安定し、入力データの正確な取り込みが可能になる。
図１１は、第５実施形態のマルチレーン伝送システムの構成を示す図である。
第５実施形態のマルチレーン伝送システムは、Ｎ本の伝送レーン７０Ａ−７０Ｎと、Ｎ個の送信回路５０Ａ−５０Ｎと、送信クロック発生回路６０と、Ｎ個の受信回路１０Ａ−１０Ｎと、受信用のクロック発生回路２０と、を有する。送信回路５０Ａ−５０Ｎは、送信クロック発生回路６０からの送信クロックに同期してデータを伝送レーン７０Ａ−７０Ｎに出力する。受信回路１０Ａ−１０Ｎおよびクロック発生回路２０は、第１から第４実施形態で説明したリタイマ回路をＮ本の伝送レーン用に拡張したものである。
以上、第１から第５実施形態を説明したが、各種の変形例が可能であるのは言うまでもない。例えば、第１から第５実施形態では、４相のクロック信号の例を示したが、８相や１６相などのクロック信号を利用したインターリーブ構成に実施形態の構成を適用することも可能である。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
１１、１１Ａ 判定回路
１２、１２Ａ 位相周波数検出回路
２０ クロック発生回路
２１ チャージポンプ
２２ ループフィルタ
２３ 電圧制御発振器（ＶＣＯ）
２５ チャージポンプ入力選択回路
３０Ａ クロックデータリカバリィループ(CDR loop)
３１Ａ 位相回転回路

Claims (3)

  1. ベースクロックを発生するクロック発生回路と、
    前記ベースクロックから受信クロックを生成し、前記受信クロックに応じて複数のレーンからの入力データ信号を受信する複数の受信回路と、を有し、
    前記複数の受信回路は、それぞれ、
    前記入力データ信号と前記受信クロック間の位相差および周波数差を検出し、位相差情報および周波数差情報を生成する位相周波数検出回路と、
    前記位相差情報に基づいて制御信号を生成するクロックデータ再生制御回路と、
    前記制御信号にしたがって、前記ベースクロックから前記受信クロックを生成する位相回転回路と、
    前記受信クロックに応じて前記入力データ信号を受信する判定回路と、を有し、
    前記クロック発生回路は、
    前記複数の受信回路の前記位相周波数検出回路が出力する複数の前記周波数差情報から使用する信号を選択する入力選択回路と、
    前記複数の周波数差情報のうちの入力選択回路で選択した情報にしたがってチャージ信号を生成するチャージポンプと、
    前記チャージ信号から高周波成分を除去して電圧制御信号を出力するループフィルタと、
    前記電圧制御信号に応じて前記ベースクロックを発生する電圧制御発振器と、を有し、
    前記入力選択回路は、前記複数の周波数差情報と共に、前記複数の受信回路の前記位相周波数検出回路が出力する複数の前記位相差情報から使用する信号を選択し、
    前記入力選択回路は、前記複数の周波数差情報および前記複数の位相差情報のすべてを選択する状態と、前記複数の周波数差情報および前記複数の位相差情報の一部を選択する状態と、を有し、
    前記チャージポンプは、前記入力選択回路で選択した前記複数の周波数差情報および前記複数の位相差情報にしたがってチャージ信号を生成し、
    前記チャージポンプは、前記入力選択回路での選択数に応じて、前記チャージ信号を生成する際の選択された前記周波数差情報および前記位相差情報の利得を調整するマルチレーンリタイマ回路。
  2. 受信クロックを発生するクロック発生回路と、
    前記受信クロックに応じて複数のレーンからの入力データ信号を受信する複数の受信回路と、を有し、
    前記複数の受信回路は、それぞれ、
    前記入力データ信号と前記受信クロック間の位相差および周波数差を検出し、位相差情報および周波数差情報を生成する位相周波数検出回路と、
    前記位相差情報に基づいて制御信号を生成するクロックデータ再生制御回路と、
    前記制御信号にしたがって、前記入力データ信号を遅延する可変遅延回路と、
    前記可変遅延回路で遅延された前記入力データ信号を、前記受信クロックに応じて受信する判定回路と、を有し、
    前記クロック発生回路は、
    前記複数の受信回路の前記位相周波数検出回路が出力する複数の前記周波数差情報から使用する信号を選択する入力選択回路と、
    前記複数の周波数差情報のうちの入力選択回路で選択した情報にしたがってチャージ信号を生成するチャージポンプと、
    前記チャージ信号から高周波成分を除去して電圧制御信号を出力するループフィルタと、
    前記電圧制御信号に応じて前記受信クロックを発生する電圧制御発振器と、を有し、
    前記入力選択回路は、前記複数の周波数差情報と共に、前記複数の受信回路の前記位相周波数検出回路が出力する複数の前記位相差情報から使用する信号を選択し、
    前記入力選択回路は、前記複数の周波数差情報および前記複数の位相差情報のすべてを選択する状態と、前記複数の周波数差情報および前記複数の位相差情報の一部を選択する状態と、を有し、
    前記チャージポンプは、前記入力選択回路で選択した前記複数の周波数差情報および前記複数の位相差情報にしたがってチャージ信号を生成し、
    前記チャージポンプは、前記入力選択回路での選択数に応じて、前記チャージ信号を生成する際の選択された前記周波数差情報および前記位相差情報の利得を調整するマルチレーンリタイマ回路。
  3. 複数の伝送レーンと、
    共通の送信クロックにしたがってデータを前記複数の伝送レーンに出力する複数の送信回路を有する送信側と、
    前記複数の伝送レーンから入力データを受信する受信側と、を有し、
    前記受信側は、請求項１または２に記載のマルチレーンリタイマ回路を含むマルチレーン伝送システム。
JP2014004203A 2014-01-14 2014-01-14 マルチレーンリタイマ回路およびマルチレーン伝送システム Active JP6303513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014004203A JP6303513B2 (ja) 2014-01-14 2014-01-14 マルチレーンリタイマ回路およびマルチレーン伝送システム
US14/525,957 US9287883B2 (en) 2014-01-14 2014-10-28 Multi-lane re-timer circuit and multi-lane reception system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004203A JP6303513B2 (ja) 2014-01-14 2014-01-14 マルチレーンリタイマ回路およびマルチレーン伝送システム

Publications (2)

Publication Number Publication Date
JP2015133620A JP2015133620A (ja) 2015-07-23
JP6303513B2 true JP6303513B2 (ja) 2018-04-04

Family

ID=53522254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004203A Active JP6303513B2 (ja) 2014-01-14 2014-01-14 マルチレーンリタイマ回路およびマルチレーン伝送システム

Country Status (2)

Country Link
US (1) US9287883B2 (ja)
JP (1) JP6303513B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6337479B2 (ja) * 2014-01-24 2018-06-06 富士通株式会社 位相補間クロック発生回路
US9379880B1 (en) * 2015-07-09 2016-06-28 Xilinx, Inc. Clock recovery circuit
JP6512011B2 (ja) * 2015-07-22 2019-05-15 富士通株式会社 受信回路
JP6713786B2 (ja) * 2016-02-26 2020-06-24 ザインエレクトロニクス株式会社 受信装置
US9419632B1 (en) * 2016-04-22 2016-08-16 Via Alliance Semiconductor Co., Ltd. Charge pump for use in phase-locked loop
JP6839354B2 (ja) * 2017-02-03 2021-03-10 富士通株式会社 Ｃｄｒ回路及び受信回路
US11349485B2 (en) * 2019-01-28 2022-05-31 Mediatek Inc. Clock and data recovery and associated signal processing method
US11303283B2 (en) 2020-01-13 2022-04-12 Artilux, Inc. Clock and data recovery circuitry with asymmetrical charge pump
JP7060116B2 (ja) * 2021-01-08 2022-04-26 富士通株式会社 Ｃｄｒ回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121847A (ja) 1982-01-14 1983-07-20 Nec Corp 同期信号再生方式
JPH11177541A (ja) * 1997-12-11 1999-07-02 Nippon Telegr & Teleph Corp <Ntt> ビット同期回路
US6526112B1 (en) * 1999-06-29 2003-02-25 Agilent Technologies, Inc. System for clock and data recovery for multi-channel parallel data streams
JP3425905B2 (ja) 1999-10-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 クロック信号抽出回路及びそれを有するパラレルディジタルインタフェース並びにクロック信号抽出方法及びそれを有するパラレルデータビット信号の同期化方法
JP2002368611A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
TWI289760B (en) * 2003-07-07 2007-11-11 Via Tech Inc An apparatus of multi-lanes serial link and the method thereof
US20060215296A1 (en) * 2005-03-24 2006-09-28 Gennum Corporation Bidirectional referenceless communication circuit
JP2009239438A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 多チャンネルデータ位相制御装置
US8433028B2 (en) * 2010-06-07 2013-04-30 Silicon Laboratories Inc. Latency locked loop circuit for driving a buffer circuit
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US9189012B2 (en) * 2012-03-29 2015-11-17 Terasquare Co. Ltd. Clock recovery, receiver, and communication system for multiple channels

Also Published As

Publication number Publication date
US9287883B2 (en) 2016-03-15
US20150200768A1 (en) 2015-07-16
JP2015133620A (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6303513B2 (ja) マルチレーンリタイマ回路およびマルチレーン伝送システム
KR102599904B1 (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
CN109314518B (zh) 高性能锁相环
US11271571B2 (en) Multi-modal data-driven clock recovery circuit
US9520883B2 (en) Frequency detection circuit and reception circuit
EP2882131B1 (en) Multimode CDR architecture
US7672417B2 (en) Clock and data recovery
US7321248B2 (en) Phase adjustment method and circuit for DLL-based serial data link transceivers
US8374305B2 (en) Clock recovery circuit and data recovery circuit
US8139701B2 (en) Phase interpolation-based clock and data recovery for differential quadrature phase shift keying
US20050238126A1 (en) Multi rate clock data recovery based on multi sampling technique
JP2002190724A (ja) クロックアンドデータリカバリ回路とそのクロック制御方法
JP2012049863A (ja) 半導体装置
JP2012109931A (ja) オーバーサンプリング回路及びそれを用いたシリアル通信装置及びシリアル通信方法
JP2007329914A (ja) スイッチ可能なフェーズロックループ及びスイッチ可能なフェーズロックループの動作方法
US6340910B1 (en) Clock signal control method and circuit and data transmitting apparatus employing the same
KR100862671B1 (ko) 복수 개의 출력신호들의 발생을 위한 위상동기루프
US7583118B2 (en) Delay locked loop circuit
US6774689B1 (en) Triple input phase detector and methodology for setting delay between two sets of phase outputs
US6657466B1 (en) System and method for generating interleaved multi-phase outputs from a nested pair of phase locked loops
JP2006211208A (ja) スペクトラム拡散クロック生成回路
CN112468144A (zh) 时钟产生器及产生方法
Lin et al. Phase interpolation technique based on high-speed SERDES chip CDR
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
JP2005079835A (ja) Ｐｌｌ発振回路及びこれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6303513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150