CN109314518B - 高性能锁相环 - Google Patents

高性能锁相环 Download PDF

Info

Publication number
CN109314518B
CN109314518B CN201780036606.2A CN201780036606A CN109314518B CN 109314518 B CN109314518 B CN 109314518B CN 201780036606 A CN201780036606 A CN 201780036606A CN 109314518 B CN109314518 B CN 109314518B
Authority
CN
China
Prior art keywords
phase
phases
clock signal
phase error
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780036606.2A
Other languages
English (en)
Other versions
CN109314518A (zh
Inventor
阿明·塔亚丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Priority to CN202210853628.0A priority Critical patent/CN115085727A/zh
Priority to CN202210811610.4A priority patent/CN115051705A/zh
Publication of CN109314518A publication Critical patent/CN109314518A/zh
Application granted granted Critical
Publication of CN109314518B publication Critical patent/CN109314518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

描述了用于接收N个本地时钟信号相位和M个参考信号相位的方法和系统，其中，M为大于或等于1的整数，N为大于或等于2的整数；生成多个部分相位误差信号，每一个部分相位误差信号均至少部分通过将(i)所述M个参考信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位相比较而形成；以及通过将所述多个部分相位误差信号相加以生成复合相位误差信号，且利用所述复合相位误差信号以响应方式调整本地振荡器的固定相位。

Description

高性能锁相环
相关申请的交叉引用
本申请要求申请号为62/326,591，申请日为2016年4月22日，发明人为ArminTajalli，名称为“高性能锁相环”的美国临时专利申请的权益，并通过引用将其内容整体并入本文。
参考文献
以下参考文献通过引用整体并入本文，以供所有目的之用：
公开号为2011/0268225，申请号为12/784,414，申请日为2010年5月20日，发明人为Harm Cronie和Amin Shokrollahi，名称为“正交差分向量信令”的美国专利申请，下称《Cronie 1》；
公开号为2011/0302478，申请号为12/982,777，申请日为2010年12月30日，发明人为Harm Cronie和Amin Shokrollahi，名称为“具有抗共模噪声和抗同步开关输出噪声能力的高引脚利用率、高功率利用率芯片间通”的美国专利申请，下称《Cronie 2》；
申请号为13/030,027，申请日为2011年2月17日，发明人为Harm Cronie，AminShokrollahi及Armin Tajalli，名称为“利用稀疏信令码进行抗噪声干扰、高引脚利用率、低功耗通讯的方法和系统”的美国专利申请，下称《Cronie 3》；
申请号为13/176,657，申请日为2011年7月5日，发明人为Harm Cronie和AminShokrollahi，名称为“利用叠加信令码进行低功率高引脚利用率通信的方法和系统”的美国专利申请，下称《Cronie 4》；
申请号为13/542,599，申请日为2012年7月5日，发明人为Armin Tajalli，HarmCronie及Amin Shokrollahi，名称为“平衡码高效处理及检测的方法和电路”的美国专利申请，下称《Tajalli 1》；
申请号为13/842,740，申请日为2013年3月15日，发明人为Brian Holden、AminShokrollahi和Anant Singh，名称为“芯片间通信用向量信令码偏斜耐受方法和系统以及芯片间通信用向量信令码高级检测器”的美国专利申请，下称《Holden 1》；
申请号为61/946,574，申请日为2014年2月28日，发明人为Amin Shokrollahi，Brian Holden和Richard Simpson，名称为“时钟内嵌向量信令码”的美国临时专利申请，下称《Shokrollahi 1》；
申请号为14/612,241，申请日为2015年8月4日，发明人为Amin Shokrollahi，AliHormati及Roger Ulrich，名称为“具有低符号间干扰比的低功率芯片间通信的方法和装置”的美国专利申请，下称《Shokrollahi 2》；
申请号为13/895,206，申请日为2013年5月15日，发明人为Roger Ulrich和PeterHunt，名称为“通过差和高效检测芯片间通信用向量信令码的电路”的美国专利申请，下称《Ulrich 1》；
申请号为14/816,896，申请日为2015年8月3日，发明人为Brian Holden和AminShokrollahi，名称为“带内嵌时钟的正交差分向量信令码”的美国专利申请，下称《Holden2》；
申请号为14/926,958，申请日为2015年10月29日，发明人为Richard Simpson，Andrew Stewart及Ali Hormati，名称为“用于向量信令码通信链路的时钟数据对齐系统”的美国专利申请，下称《Stewart 1》；
申请号为14/925,686，申请日为2015年10月28日，发明人为Armin Tajalli，名称为“改进式相位插值器”的美国专利申请，下称《Tajalli 2》；
申请号为62/286,717，申请日为2016年1月25日，发明人为Armin Tajalli，名称为“高频增益改善型电压采样驱动器”的美国临时专利申请，下称《Tajalli3》。
此外，本申请中还引用以下现有技术参考文献：
专利号为6,509,773，申请日为2001年4月30日，发明人为Buchwald等人，名称为“相位插值器装置和方法”的美国专利，下称《Buchwald》；
“采用两相锁存器的线性相位检测”，A.Tajalli等人，IEE电子学快报(IEEElectronics Letters)，2003年，下称《Tajalli 4》；
“带65纳米CMOS技术自对准DLL的低抖动低相位噪声10GHz亚谐波注入锁定锁相环”，Hong-Yeh Chang、Yen-Liang Yeh、Yu-Cheng Liu、Meng-Han Li及Kevin Chen，IEEE微波理论与技术汇刊，第62卷，第3期，2014年3月，第543～555页，下称《Chang等人》；
“用于FMCW雷达的带基于延迟锁定环的参考倍频器的低相位噪声77GHz小数N分频锁相环”，Herman Jalli Ng、Rainer Stuhlberger、Linus Maurer、Thomas Sailer及Andreas Stelzer，第6届欧洲微波集成电路会议论文集，2011年10月10日～11日，第196～199页，下称《Ng等人》；
“采用带宽自适应性混合PLL/DLL的高噪声稳健性时钟数据恢复设计”，Han-YuanTan，2006年11月哈佛大学博士论文，下称《Tan》。
技术领域
本发明实施方式总体涉及通信系统电路，尤其涉及通过用于芯片间通信的高速多线接口获得相位正确的稳定接收器时钟信号。
背景技术
在现代数字系统中，必须以高效可靠的方式进行数字信息处理。在此背景下，须将数字信息理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示，而且还可由有限集合内的数字表示。
为了提高总带宽，大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路当中的每一条或每一对均称为信道或链路，而且多个信道组成电子部件之间的通信总线。在物理电路层级上，芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外，高频应用中，还可采用微带或带状PCB线路。
常用总线线路信号传输方法包括单端信令法和差分信令法。在要求高速通信的应用中，这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进行进一步优化。最近提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统将发射器端的数字信息转换为向量码字形式的不同的表示空间，并且根据传输信道的特性和通信系统的设计约束选择不同的向量码字，以在功耗、引脚利用率及速度之间做出更优的权衡取舍。这一过程在本申请中称为“编码”。编码后的码字以一组信号的形式从发射器发送至一个或多个接收器。在接收器端，将所接收的与码字对应的信号转换回最初的数字信息表示空间。这一过程在本申请中称为“解码”。
无论何种编码方法，均须对接收装置所接收的信号进行间隔采样(或者以其他方式记录其信号值)，而且无论传输信道的延迟、干扰及噪声条件如何，该采样间隔均须使得采样值能够以最佳方式表示最初的发送值。这一时钟数据恢复(CDR)过程不仅须确定出合适的采样时序，而且可能需要一直不停地进行该确定步骤，以实现不同信号传播条件的动态补偿。
许多已知的CDR系统采用锁相环(PLL)或延迟锁定环(DLL)合成具有适于实现精确接收数据采样的频率和相位的本地接收时钟。
发明内容
为了对经通信系统发送的数据值进行可靠地检测，接收器必须能够在精心选择的时间点上精确测量接收信号值的幅度。目前，已有各种可促进此类接收测量的已知方法，包括接收与发送数据流相关的一个或多个专用时钟信号的方法，从发送数据流中提取内嵌时钟信号的方法，以及根据发送数据流的已知属性合成本地接收时钟的方法。
一般而言，此类定时方法的接收器端实施方式称为时钟数据恢复(CDR)，并且通常利用锁相环(PLL)或延迟锁定环(DLL)合成具有所需频率和相位特征的本地接收时钟。
在各PLL和DLL实施方式中，通过相位比较器对接收参考信号和本地时钟信号的相对相位(在某些变形实施方式中，比较其相对频率)进行比较以生成误差信号，然后利用该误差信号对本地时钟源的相位和/或频率进行校正，从而最大程度地减小误差。由于该反馈环路行为将导致给定的PLL实施方式在所述参考信号与本地时钟之间产生固定的相位关系(例如，0度或90度的相位偏移)，因此还通常通过引入额外的固定或可变相位调整量而将该相位偏移设定至与上述值不同的目标值(如45度的相位偏移)，以促进接收器的数据检测。
在下述方法和系统中：接收N个本地时钟信号相位和M个参考信号相位，其中，M为大于或等于1的整数，N为大于或等于2的整数；生成多个部分相位误差信号，每一个部分相位误差信号均至少部分通过将(i)所述M个参考信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位相比较而形成；通过将所述多个部分相位误差信号相加以生成复合相位误差信号；并且利用所述复合相位误差信号以响应方式调整本地振荡器的固定相位。
在一些实施方式中，M＝1，而且通过将N个部分相位误差信号相加以生成所述复合相位误差信号。或者，所述多个部分相位误差信号包括M＝N个部分相位误差信号，并且利用所述N个本地时钟信号相位当中的给定相位以及所述M个参考信号相位当中的给定相位生成单个部分相位误差信号。在其他替代实施方式中，所述多个部分相位误差信号包括M×N个部分相位误差信号，并且将所述N个本地时钟信号相位当中的每一个相位均与所述M个参考信号相位当中的每一个相位进行比较。
在一些实施方式中，所述多个部分相位误差信号当中的每一个部分相位误差信号上均施加有相应的权重值。在一些实施方式中，根据M×N矩阵，选择所述加权值。
在一些实施方式中，所述M个参考信号相位接收自对输入参考信号进行处理的延迟锁定环。
在一些实施方式中，所述N个本地时钟信号相位当中的至少一个由对本地振荡器信号和相位偏移信号进行处理的相位插值器生成。在一些实施方式中，所述N个本地时钟信号相位当中的至少一个的生成包括：通过使用所述相位插值器内的4个差分对插入4个相位，其中，该4个相位当中的每一个均根据与可独立调节的电流源相连的相应差分对插入。
在一些实施方式中，至少一个部分相位误差信号由一对触发器形成，其中，所述M个参考信号相位当中的给定相位对所述一对触发器中的第一触发器进行钟控，所述N个本地时钟信号相位当中的给定相位对第二触发器进行钟控。
在一些实施方式中，每一部分相位误差信号均为由相应电荷泵生成的模拟信号，该相应电荷泵接收相应电荷泵控制信号，所述相应电荷泵控制信号为根据所述M个参考信号相位当中的相应相位与所述N个本地时钟信号相位当中的相应相位之间的相应比较而生成的。
在本申请中描述的实施方式中，通过将上述相位检测元件与上述相位调整元件相结合，降低了电路节点电容及电路延迟，从而提高了环路稳定性及PLL锁定特性，其中包括通过提高环路锁定带宽而降低时钟抖动和提高电源噪声抑制。
在本申请中描述的其他实施方式中，通过DLL将所述接收参考时钟信号转换为多个参考时钟相位，从而将PLL的相位比较运算转换为参考时钟相位与本地时钟相位之间的多项比较，并在随后将该多项比较结果的和或加权和用作PLL的误差反馈信号。在本申请中描述的另一实施方式中，在单个接收参考时钟相位与多个本地时钟相位之间进行多项比较，并将该多项比较结果的加权和用作PLL的误差反馈项。在至少一种此类其他实施方式中，所述加权和包括二维时域滤波器。
附图说明
图1为一种能够在八线通信信道上编码和发送五个数据比特及一个时钟的实施方式框图。
图2为一种与图1发射器兼容的接收器实施方式框图。
图3为一种图2接收器所使用的时钟恢复电路的实施方式框图。
图4A、图4B和图4C所示为适用于时钟恢复电路的锁相环元件的三种相位比较器实施方式。
图5为一种集成了XOR相位比较器和时钟相位插值器的实施方式示意图。
图6A为钟控数据锁存器示意图；图6B为集成了时钟相位插值器的另一钟控数据锁存器的实施方式示意图。
图7A和图7B为集成了状态机相位比较器和时钟相位插值器的实施方式示意图。
图8为一种适于进一步与相位比较器实施方式集成的电荷泵实施方式示意图。
图9为将多个参考时钟相位与多个本地时钟相位相比较的另一实施方式框图。
图10为在单个参考时钟与多个本地时钟相位之间进行多项比较的另一实施方式的框图。
图11A为根据一些实施方式的加权XOR相位比较器。
图11B为一种M个参考相位与N个本地时钟相位的矩阵相位比较的实施方式框图。
图12A和图12B为图5所示集成了相位比较器和相位插值器的一种替代实施方式框图。
图13A为根据一些实施方式的折叠式相位比较器的时序图。
图13B为根据一些实施方式的反向削波效应时序图。
图14A和图14B分别为根据一些实施方式的阵列XOR相位比较器和单XOR相位比较器的时序图。
图15为根据一些实施方式的方法流程图。
具体实施方式
如《Cronie 1》、《Cronie 2》、《Cronie 3》及《Cronie 4》中所描述的，可通过向量信令码例如在系统内的两个集成电路装置之间形成极高带宽的数据通信链路。如图1实施方式所示，经多个数据通信信道发送向量信令码符号，共同作用以发送该向量信令码的码字。根据所使用的具体向量信令码的不同，组成通信链路的信道数目少至两条，多至八条或八条以上，并且可在不同的通信信道上发送一个或多个时钟信号，或者将该时钟信号作为向量信令码的子信道分量进行发送。在图1实施例中，图示通信链路120由八条线路125构成，这些线路共同在发射器110和接收器130之间传输五个数据值100和一个时钟信号105。
各个符号(例如在任何单条通信信道中传输的各符号)可使用多个信号电平(通常为3个或3个以上电平)。当以10Gbps以上的信道速率运行时，需要深度的流水线式或并行式信号处理，从而使得接收行进一步复杂化，并使得先前接收值即为当前接收值的已知接收方法变得无法使用。
本申请中描述的实施方式还可应用于《Cronie 2》、《Cronie 3》、《Cronie 4》和/或《Tajalli 1》所述向量处理方法未涵盖的现有排列组合排序法。更一般而言，这些实施方式可应用于任何需要通过多个信道或信道元件的相互协调而生成连贯一致的总结果的通信或存储方法中。
接收器数据检测
以下，以《Stewart 1》中的典型高速接收器实施方式为背景描述各实施例，该实施方式仅用于说明目的，不构成限制。
如图2所示，该例示数据接收器包括八个相同的连续时间线性均衡(CTLE)处理级210，用于对之前在图1中示为120的八条线路所接收的信号进行处理。
如在《Tajalli 1》、《Holden 1》和《Ulrich 1》中所描述的，可通过以多输入比较器(MIC)或混频器对各组输入信号进行线性组合的方式，实现向量信令码的高效检测。对于上述例示接收器所使用的5b6w码而言，通过以五个此类混频器对六个接收输入数据信号的加权子集进行处理，可实现五个数据比特的检测，无需进一步的解码。此外，类似地，通过以额外的一个混频器对两个接收时钟信号的组合进行处理，可实现时钟信号检测。在图2中，通过上述一组六个MIC混频器220对接收后的均衡化的信号进行处理，可生成六个所检测出的信号MIC0～MIC5。
由于涉及高数据速率，因此可在所述例示接收器中使用多个并行接收处理级。在一种实施方式中，以四个并行接收数据处理级对所检测出的五个数据信号MIC0～MIC4进行处理，每一级230均包括五个数据采样器及下游的缓冲器。随后，将该四个级的输出重新组合为接收数据流，在图2所示情形中，由多路复用器240实施这一重新组合过程。
时钟恢复电路(在本领域中也称为时钟数据恢复或CDR)通过从数据线本身，或者从专用时钟信号输入中提取时序信息的方式支持上述采样测量，并且利用所提取的信息生成时钟信号，以对数据线采样装置所使用的时间间隔进行控制。实际的时钟提取操作可由锁相环(PLL)或延迟锁定环(DLL)等众所周知的电路完成，这些电路在操作过程中还可生成更高频率的内部时钟、多个时钟相位等，以支持接收器的操作。在图2实施方式中，所检测出的时钟信号由MIC5获得，然后经处理300而为所述四个数据处理级提取出时序正确的采样时钟。
锁相环概述
现有文献已对锁相环(PLL)进行了详尽的描述。典型的PLL由将外部参考信号与内部时钟信号相比较的相位比较器，通过将所得误差值平滑化而生成钟控信号的低通滤波器，以及由平滑后的误差值控制并生成供所述相位比较器处理的上述内部时钟信号的可变频率时钟源(一般为压控振荡器(VCO))组成。在该PLL设计的一种众所周知的变形形式中，还可以在VCO和相位比较器之间设置时钟分频器，用于将更高频率的时钟输出锁相至低频参考信号。
在一种替代实施方式中，所述可变频率时钟源由可变延迟元件代替，从而使得其输出(可选为多个抽头输出)表示原始输入信号的一个或多个相继的时间延迟形式，而非待与参考输入信号进行相位比较的相继振荡器周期。出于本申请的目的，在此类应用，尤其在相位比较器、相位插值器及电荷泵的这些构成元件相关时，将延迟锁定环(DLL)视为与PLL具有同等功能。
本领域已有为人所知的多种形式的相位比较器。作为非限制性的一例，图4A所示的简易XOR(异或)门可用于对两个方波信号进行比较。熟悉本领域的技术人员可以看出的是，此类数字XOR输出为一种可变占空比的波形，当两个输入信号具有90度相位偏移关系时，该波形在低通滤波为模拟误差信号后，可生成以其模拟信号范围的中心为中心的比例误差信号。
图4B所示为结构更为复杂的状态机相位比较器，该比较器由两个边沿触发锁存器构成，这两个锁存器分别由所述参考时钟信号和内部时钟信号进行钟控，其中，第一接收时钟边沿使得“前”“后”两个输出端当中的一者开始产生输出信号，一旦这两个输出端当中的任何一者开始输出信号，各锁存器便随即复位，以等待下一比较时间间隔。在其他的实施方式中，可在所述重置路径中设置时序延迟，以实现额外的复位脉冲时序控制。一般而言，所述“前”“后”两个相位比较输出分别作为电荷泵的“上升”和“下降”两个输入，该电荷泵的输出为上述模拟误差值。也就是说，上升信号可导通对电容器进行充电的第一晶体管电路，从而提高所述模拟电压；而下降信号可导通使电容器放电的第二晶体管电路，从而降低所述电压。因此，当所述两个输入时钟信号之间的相位偏移为0度时，所述模拟误差值将保持不变，并使得锁相环处于稳定的锁定状态。本领域中已有多种为人所知的同等状态机相位比较器实现形式，这些实现形式可同等地应用于在本申请中，但这并不意味着对本发明限制。一些状态机实施方式可能对所述输入信号之间的相位差异和频率差异均较为敏感，从而有助于在启动时更加快速地实现PLL的锁定状态。
如图4C所示，也可将单个边沿钟控D触发器用作相位比较器。在本地时钟的每一上升沿(CkPLL)，D输入端均对参考输入(CkRef)的状态(在本例中为方波)进行采样。如果其状态为“高”(例如其已经历跃迁)，则Q输出端也为“高”，表明该参考信号为“前”；如果其状态为“低”(例如其未经历跃迁)，则Q输出端也为“低”，表明该参考信号为“后”。与上例相比，这种所谓的二进制(Bang-Bang)相位比较器所提供的误差结果中的细微差别更小，从而可进行更高水平的滤波，以实现环路稳定性。
熟悉本领域的技术人员可意识到的是，无论PLL设计中采用的相位比较器为何种类型，均可实现类似的功能性操作，因此就总体估计而言，相位比较器的选择并不构成限制。此外，设计过程中，还必须将包括锁定时间、稳定性、功耗等在内的次要设计因素考虑在内。
接收器的时钟恢复
图3所示的例示接收器采用一种PLL实施方式。该PLL将所接收的时钟信号R5作为其时钟的锁相参考信号。在一些实施方式中，适宜时可将逻辑电平移位器310作为用于检测的MIC所提供的信号电平与优选相位比较器输入电平之间的接口。相位比较器320在将所述参考时钟与VCO提供的本地时钟比较后，生成输出值。该输出值经低通滤波后提供误差值，以供后续对VCO 340的工作频率进行校正。在一些实施方式中，相位比较器320输出数字波形，该数字波形需通过隐式或显式数模转换，或通过电荷泵等接口元件而转换为模拟误差信号。在一些实施方式中，通过数字滤波动作可将所述转换与整个所述低通滤波操作或与其一部分相结合，该结合仅作为一种非限制性的示例，该数字滤波动作图示为由数字控制信号控制的用于生成模拟信号输出的电荷泵切换动作。
在至少一种实施方式中，将由形成闭环的一系列完全相同的门器件构成的环形振荡器340用做为所述PLL的内部压控振荡器(VCO)时序源。其中，可通过对该环形振荡器的门传播延迟、门间升降时间及门切换阈值当中的至少一者进行模拟而调整而改变所述VCO的频率。这一点可通过切换式电容器组实现，其中，作为一种非限制性的实施例，通过施加数字控制信号，将电容性元件选择性地以并联和/或串联方式组合，从而改变RC时间常数。此外，还可通过增大或减小用于驱动所述环形振荡器门的电流源的方式，改变其输出切换升降时间，从而实现有效延迟的调整。通过沿组成所述环形振荡器的一系列门以等间隔进行输出采样(即隔相同个数的环形振荡器门进行采样)，可获得四个数据相位采样时钟，在本申请中分别记为0度时钟、90度时钟、180度时钟和270度时钟。
在一种实施方式中，所述环形振荡器由完全相同的八组逻辑门(即一组反相器电路)构成，从而使得每两组之间的相位差为45度。在该实施方式中，举例而言，所述0度、90度、180度和270度输出可分别获得自第二、第四、第六和第八输出。由于此类设计的多种变形形式在本领域中已为人所知，因此所述环形振荡器内的元件数目以及提供具体输出的具体抽头均不应理解为构成任何限制。举例而言，所述0度抽头可处于任意位置，这是因为熟悉本领域的技术人员可意识到的是，无论起始相位如何，PLL在正常运行中均可实现所述环形振荡器相位与外部参考相位的对准。类似地，在其他同等设计中，所述输出时钟相位可不具有方波占空比，此间一例为采用从不同抽头位置获得输入的AND门(与门)或OR门(或门)。在所述例示接收器中，VCO优选在接收参考时钟频率的倍数下工作，因此在所述相位比较器上游还设有分频器350，用于以相应系数对VCO输出进行分频。在一种实施方式中，通过采用二进制(系数为2)分频器350以获得正确的采样时钟速率。在另一实施方式中，不使用分频器，而是将VCO输出直接提供给相位插值器。
所述四个采样时钟相位当中的每一者均通过适当地定时而为所述四个并行处理级当中的一个处理级进行接收数据采样。具体而言，内部时钟ph000对准至可以以最佳方式触发处理级0中的数据采样器，内部时钟ph090对准至可以以最佳方式触发处理级1中的数据采样器，内部时钟ph180对准至可以以最佳方式触发处理级2中的数据采样器，内部时钟ph270对准至可以以最佳方式触发处理级3中的数据采样器。
为了使被锁定的PLL信号的总体相位与参考时钟输入相位相偏移，从相位插值器360获得提供给相位比较器的本地时钟输出，该相位插值器的输出相位以可控制方式介于其输入时钟相位之间。如此，不但所述PLL可锁定至其固定相位关系，而且环形振荡器340所提供的内部时钟信号与该固定相位偏移相位插值器350在信号相位偏移校正功能的控制下所引入的相位延迟量。本领域已有为人所知的相位插值器，例如《Buchwald 1》及《Tajalli2》中描述的插值器。
在一种实施方式中，相位插值器360从环形振荡器340接收具有90度相位差的多个本地时钟相位。所述相位插值器可控制为选择两个相邻时钟输入相位，然后在其之间进行插值，从而在该两个被选值之间生成具有选定相位偏移的输出。出于描述的目的，可以假设所使用的相位比较器使得所述PLL锁定为使得所述两个相位比较器输入之间的相位差为零。如此，在该例中，当在所述相位插值器中施加0度和90度的时钟相位作为输入时，可使得所述PLL的相位调整为比参考时钟输入超前0度～90度。
容易理解的是，使用其他度数的两个时钟以及/或者其他相位比较器设计，仍可获得具有类似相位偏移的同等结果，但是如上所述，此种情形下的锁定相位差与上例有所不同。由此可见，本申请中所述的具体选定相位时钟及具体的相位比较器设计均不构成限制。
带插值器的相位比较器
随着通信信道数据速率越来越高，固有和寄生电路节点电容所导致的电路延迟和有效环路响应带宽限制使得越来越难以维持可接受的PLL锁定范围和精度。图5所示为一种提供适于此类高速运行的改进式响应特性的实施方式。本领域技术人员可看出的是，该实施方式为一种CMOS设计，该设计针对正负输出偏移提供对称操作，而且同时集成了相位插值器和相位比较器两种设计当中的元件。这种紧密的集成方式降低了节点电容并促进了所需的高速运行，而且其平衡的差分结构简化了对充放电流的控制。
与传统设计一致，所述PLL的VCO(或由该VCO驱动的时钟分频器)向用于共同设置有效本地时钟相位的相位插值器元件510和515提供本地振荡器输入。如图所示，其中共有相互偏移90度的四个本地振荡器相位，即相当于两个相位处于正交关系及其互补信号，因此分别标为+I、+Q及-I、-Q，从而可实现整个360度的相位调整，或称“四象限”相位调整。在其他实施方式中，可将本地振荡器的相位数目减少至两个，或者可使用异于90度相位差的振荡器相位，或者可从一组四个以上的输入中选择时钟相位；作为非限制性的一例，可从一组八个输入时钟相位当中选择至少两个待插入的时钟相位。
在第一实施方式中，相位插值器元件510包括四个混频元件，每一混频元件包括一对差分晶体管及受控电流源，并具有由所述四个并联混频元件驱动的公共差分输出端。因此，电流源IA(i)的配置方式控制着提供给所述公共输出端ckp的本地振荡器相位+I的量。类似地，电流源IA(-i)控制着所述输出中互补输出相位-1的量，IA(q)控制着相位+Q的量，且IA(-q)控制着相位-Q的量。对于熟悉本领域的技术人员而言显而易见的是，所述四个电流源可配置为在ckp端产生一个相对于PLL本地时钟输入具有任何所需相位关系的输出时钟。
类似地，相位插值器元件515的电流源IB(i)、IB(-i)、IB(q)和IB(-q)可配置为在Ckn端获得一个相对于PLL本地时钟输入具有任何所需相位关系的输出时钟。在一些实施方式中，CkPLLp和CkPLLn可配置为具有互补关系，从而为相位比较器520提供平衡互补的正向和负向电流幅度。然而，也可配置非互补的IA和IB值，以获得特定的结果。作为一种非限制性的示例，在一种实施方式中，IA和IB值可分别调整，从而与保持完全互补的IA和IB值的实施方式相比，获得更高分辨率的相位调整。
相位比较器520的第二输入为外部参考时钟CkRef+/CkRef-，用于生成相位误差输出电流VCOctl+NCOctl-。在一种改进的实施方式中，所述两个外部参考时钟具有相反极性，但并不一定具有互补相位，从而使得正极性比较和负极性比较分别表示不同的相位比较。这一改进实施方式可与非互补的IA和IB偏置配置方式相结合，从而在上述不同的相位比较过程中，实现独立的本地时钟相位调整。也就是说，在一种实施方式中，相位比较器520顶端的CkRef输入为选自该电路中可供使用的参考时钟相位的第一相位，而电流IA调整至提供相对于所选第一相位的相应插入相位偏移。与此同时，相位比较器520底端的CkRef输入为选自该电路中可供使用的参考时钟相位的第二相位，而电流IB调整至提供相对于所选第二相位的相应插入相位偏移。其中，此两相对相位偏移为等量偏移。
相位插值器电流源的值可由外部控制逻辑配置，包括但不限于，硬件配置寄存器、控制处理器输出寄存器以及硬件CDR调整逻辑。
其他相位比较器实施方式
图5所示实施方式中的相位比较器520为与图4A相同的XOR器件，用于通过将本地时钟CkPLL与外部参考时钟CkRef混频而生成相位误差输出VCOctl。在图12A所示的其他实施方式中，采用折叠式相位比较器1220，该比较器由电流吸收端Ifix2与相位插值器510组合以及电流源Ifixl与相位插值器515组合所产生的电流驱动。以下，将对图12A所示的该折叠式相位比较器实施方式进行进一步详细的描述。与上述实施方式一致，电流源IA(i)、IA(-i)、IA(q)和IA(-q)被配置为将PLL时钟i、-i、q和-q以所期望的方式插入插值器输出CkPLLp和
Figure BDA0001902736360000141
中，而电流源IB(i)、IB(-i)、IB(q)和IB(-q)被配置为将PLL时钟i、-i、q和-q以所期望的方式插入插值器输出CkPLLn和
Figure BDA0001902736360000142
中。相位比较器1220还由所接收的参考时钟CkRef+和CkRef-驱动，以产生相位比较结果：相位误差(+)和相位误差(-)。在一些实施方式中，可通过对标记为“电路平衡反馈”的电路节点进行监测而确定所插入时钟信号的相对直流分量，然后可通过对510和515中的已配置的电流源的值进行调整而实现该相对直流分量的调整。在一些实施方式中，每一电流源IA和IB均接收七个控制比特。需要注意的是，本发明实施方式并不限制于接收七个控制比特，而且可例如根据相位插值器分辨率的设计约束，采用任何数目的控制比特。在一些实施方式中，电流源IA和IB相等(例如，对于+/-i和+/-q，IA＝IB)。在此类实施方式中，相位插值器510和515的分辨率为7个比特。在其他实施方式中，可通过使IB相对于IA移位，或通过使IA相对于IB移位，实现额外的分辨率。在一种例示实施方式中，IA＝IB+8，其中，8为通过与每个电流源IA的控制比特相加而获得每个电流源IB的控制比特的十进制移位量。在此类实施方式中，P侧相位插值器510和N侧相位插值器515接收两个不同的VCO相位，并且所述相位比较器从VCO的不同相位采集信息。由于相位插值器510和515融合了来自VCO的不同相位的信息，因此所述PLL具有更加详细的PLL相位信息，而且该PLL的带宽比传统PLL的带宽更高。
“IA＝IB+移位量”的实施方式为具有两个部分相位比较器的矩阵相位比较器的一种特殊情形。其中，第一部分相位比较器(N侧XOR比较器)将参考相位与一组VCO反馈相位相比较，而第二部分相位比较器(P侧XOR比较器)将参考时钟相位与另一组VCO反馈相位相比较。以下，将对矩阵相位比较器实施方式进行更加详细的描述。
在一些实施方式中，可使用图12A所示的折叠式结构。图12A与图5所示实施方式类似，但不同之处在于以折叠式相位比较器1220代替相位比较器520。如图所示，折叠式相位比较器1220包括电流源Ifix1和Ifix2，此两电流源可配置为向PMOS相位插值器电流源IA和NMOS相位插值器电流源IB提供更大的电压余量。此外，相位比较器1220包括与CkPLLp和CkPLLn连接的一对晶体管支路。就说明目的而言，假设相位插值器510和515仅具有IA(i)和IB(i)，此两电流源分别导通，以代表VCO相位ph0000。当CkRef相对于ph0000偏移90度时，折叠式相位比较器1220将处于锁定状态。如图13A所示，在一个周期的前180度(1)期间，对于前一个90度(2)，PMOS相位插值器510通过晶体管1206对相位误差信号的(-)端进行电流Ip充电。与此同时，NMOS相位插值器515通过晶体管1208对相位误差信号的(-)端进行电流In放电。类似地，在后一个90度(3)期间，经晶体管1202对相位误差信号的(+)端进行电流Ip充电，并通过晶体管1204对该(+)端进行电流In放电。如图所示，Ifix2从PMOS相位插值器510所提供的电流中吸收固定量的电流，而Ifix1向NMOS相位插值器515提供一定量的电流，以防止该NMOS相位插值器中的电流源从所述相位误差信号中吸收过量电流。这一技术实现了一种反向削波效应(clipping effect)。本领域技术人员可注意到的是，当等量调整各电流Ifix的幅度时，可对相位误差信号的范围产生影响。在一些实施方式中，增大Ifix的幅度将使得所述相位误差信号的幅度范围降低，而减小Ifix的幅度将使得该相位误差信号的幅度范围增大。这一关系如图13B所示。
图13B为上述反向削波特征的时序图。图13B所示为电流Ip在前180度(1)内的A和B两个Ifix2值下的幅度，其中，A>B。如图所示，在Ifix2＝A的情形下，Ip的幅度更小。当Ifix2＝B时，Ip的幅度Ip的幅度范围相对更高。本领域技术人员可注意到的是，在折叠式相位比较器1220进行In放电的情形中，可产生类似效应。
在一些实施方式中，如图12A所示，可利用后180度(4)实现电路平衡反馈。在该电路平衡反馈相位(4)下，可通过PMOS相位插值器510进行电流充电，并通过NMOS相位插值器515进行电流放电。如果充电/放电电流之间存在不平衡，则电路平衡反馈信号将为非零信号，从而对这一不平衡进行指示。该不平衡的原因例如为晶体管之间不匹配。该电路平衡反馈信号可随后用于对Ifix1或Ifix2进行调整，以实现充电/放电电流的平衡。达到平衡后，所述平衡反馈信号即变为零。在一些实施方式中，可对所述电荷泵电路的电压进行监测。如果相等，则表示该电路达到了正确的平衡状态，即Ip＝In。图12B为图12A相位比较器电路的简化示意图。
或者，也可采用《Tajalli 4》所述的相位比较器作为520或1220，以在采用低电源电压的实施方式中，实现同等的高信号余量相位检测。此外，在该实施方式中，520还可被包括图4A、图4B和图4C所示的所有变形的其他相位比较器替代。
作为此类替代实施方式的一例，图4B所示的状态机相位/频率检测器可与图5的相位插值器设计相结合。
图6A为一种传统CML钟控锁存器实施方式示意图，该锁存器由输出Q和
Figure BDA0001902736360000161
两种结果的钟控反馈锁存器构成，此两结果的状态由钟控差分输入D和
Figure BDA0001902736360000162
初始化。图6B所示为同一电路，但其中以相位插值器615对时钟源相位进行调整，该相位插值器的操作原理见上文对图5的描述。
当将图6B的钟控锁存器电路替换成图4B的每一D触发器实例时，即形成图7A和图7B所示替代实施方式。D触发器710由接收时钟CkRef进行钟控，该接收时钟通过相位插值器715。作为出于解释的目的一例，如果不设置相位偏移(或者当所需偏移为0度)时，则电流源IA将以100％比例设为“混频”输入CkRef，而其他三个电流源设为零电流。D触发器720由本地时钟CkPLL进行钟控，该本地时钟通过设置相位插值器725的电流源IB(i)、IB(-i)、IB(q)和IB(-q)的方式获得，而该设置进一步对相互组合的I和Q时钟的相对比例和极性进行控制。在一种实施方式中，如图3所示，I获得自ph000，-I获得自ph180，Q获得自ph090，-Q获得自ph270。此外，触发器710和720的复位功能由简易CML或门730驱动。
需要注意的是，在该实施方式中，相位插值器715的大部分功能被禁用，其设置目的仅在于与处于工作状态的相位插值器725保持相同的寄生负载特性，以最大程度地提高电路对称性，并通过保持平衡的负载特性以最大程度地减少检测偏差和漂移等副作用。
相互集成的相位比较器、插值器及电荷泵
如上所述，PLL的相位比较器输出一般用于驱动电荷泵电路(CPC)，该电路输出用于控制VCO的模拟误差信号。上述通过将PLL相位比较器与时钟调整相位插值器相集成而实现的低电容和高电路速度改进还可通过以相同方式进一步集成电荷泵元件的方式进行进一步的扩展。
在该集成实施方式中，图7A和图7B所示实施方式所提供的电荷泵控制信号UPp、UPn、DOWNp及DOWNn对图8所示的用于生成IOUT输出的电荷泵实施方式进行直接控制。电流源ICPC和参考电压VREF可配置为对IOUT的范围进行缩放和调整。熟悉本领域的技术人员可注意到的是，图8电路的非常高的对称性可实现在VREPLICA和IOUT信号的生成之间进行精确跟踪。
图8为根据一些实施方式具有更佳充电/放电电流平衡功能的电荷泵电路示意图。电路800包括并联的两个电荷泵802，804：电荷泵804内的两个差分对生成输出电流，该电流表示随升降脉冲而产生的相位误差信号；如下所述，电荷泵802的两个差分对用于将放电电流设置为与充电电流相等。具体而言，电流源ICPC通过以电流镜像电路提供相应偏置电压VBP的方式，设置充电电流水平，以对所述两个电荷泵的顶端电流源806，808进行驱动，从而将ICPC同样提供给每一电荷泵802，804。当UPn降低并使得场效应晶体管(FET)810导通时，节点812被场效应晶体管806，810提供的充电电流ICPC充电(电容性元件814既可以为分立帽(discrete cap)，也可以为寄生帽(parasitic cap))。在平衡条件下(即不存在相位误差)，随后在DOWNp处于高信号电平时经底端场效应晶体管816放电的电流量应该将节点812恢复至VREF值。如果所述放电电流太低且电压VREPLICA升至VREF以上，则放大器820将提高放电电流场效应晶体管818上的偏置电压VBN，以将放电电流的量增大至与充电电流ICPC相等，并使得节点812上的电压VREPLICA恢复至VREF。另一方面，如果VBN在场效应晶体管818上设置的放电电流过高，则电压VREPLICA将变得过低，放大器820随即通过降低放电场效应晶体管818上的偏置电压VBN使电荷泵电流恢复平衡。
通过相位比较器、相位插值器及电荷泵元件的其他等效组合，还可获得其他实施方式。
输入参考信号过采样
之所以例如如图7A和7B所示以非对称方式使用相位插值器的原因在于本地时钟与参考时钟源的性质不同。前者获得自多相时钟源(如振荡器或分频器)，该多相时钟源本身能够提供多相输入，以供相位插值元件使用。后者一般为获得自同一接收时钟源的单相时钟。
在现有技术中，《Tan》描述了一种组合的DLL/PLL结构，其中，PLL的VCO采用两条完全相同的压控延迟线路作为输入延迟线路，该输入延迟线路作用于参考时钟输入上，而且由单个反馈误差信号控制。《Ng》和《Chang》中还描述了将前端DLL用作倍频器，以便于产生极高频的时钟。
然而，当对此类受控延迟线路进行抽头采样时，如果该受控延迟线路设置为使得各抽头之间的差分延迟与接收时钟边沿之间的时间成正比，经过该延迟线路的接收时钟将产生一组具有一定多相时钟特点的输出。作为非限制性一例，总延迟与参考时钟周期相仿的四抽头延迟线路的等间隔输出将产生与正交相控时钟信号具有类似特点的输出。在该例中，当将每一此类输出与正确选择的本地时钟相位进行相位比较时，可通过将所生成的一系列相位误差结果相互组合而为所述PLL的VCO生成更为准确的总时钟误差信号。其中，接收时钟的各延迟形式使得来自所述VCO的时钟具有可进行额外的相位比较的机会，从而使受控环路实现更高的更新速率，并可提高PLL的环路带宽。如此，可以降低抖动，并实现更佳的抗噪性。也就是说，通过该技术，可以提高环路的更新速率，进而使得电路能够在更高频率下对噪声和抖动的影响进行跟踪和校正。
为了使上述延迟相位比较能够为PLL提供有意义的信息，所述延迟线路提供的延迟间隔必须与本地时钟相位之间的各时间段相协调。这种控制方式可为延迟元件提供延迟锁定环(DLL)的多方面功能。从图9框图可看出，由DLL 910向上述PLL实施方式300提供外部时钟参考输入。在将接收时钟信号R5提供给抽头延迟线路916后，产生一系列接收时钟相位918。DLL控制环路由相位比较器912提供，其中，该相位比较器通过将接收时钟与延迟时钟相比较而生成误差值，该误差值经低通滤波915后产生用于对所述延迟线路的时序进行控制的延迟调整信号。
如此，在PLL 300中，上述简单相位比较(图3中的320)由多相位比较器920实施。在至少一种实施方式中，由XOR门将N条线路(N例如等于2，4，8等，而且还可以包括奇数，以产生60、120、180、240、300等其他相位)918上的每一接收参考时钟信号的相位与相位插值器360的线路965上的N个本地时钟信号相位当中的不同时钟相位相比较。每一XOR门输出均表示可转换为模拟信号值的部分相位误差信号，而且如上所述，通过求和电路935将所有此类模拟部分相位误差信号加和，以生成用于控制环形振荡器340的复合相位误差信号。在另一实施方式中，由与上述MIC混频器相仿的加权求和节点实施所述求和935，该求和中选择的不同权重值可实现对PLL的静态和动态工作特性进行进一步的控制。或者，也可通过以每一XOR输出驱动相应晶体管电路向电容性元件注入电荷或从该电容性元件移除电荷的方式实现上述求和操作。此外，图9中的PLL 340可设置为提供所需的相位偏移，其中，每一插入相位均相对于待与其进行XOR比较的抽头延迟线路信号具有相同的偏移量。
在一些系统环境中，例如当通信协议采用多个时钟信号时，可直接从接收器获得所述多相位参考时钟。
上述多项比较操作所提供的额外反馈信息也可在不设上述延迟锁定环前端的情况下获得。在图10所示实施方式中，单个接收参考信号1018输入多相位比较器920内，其中，该单个接收参考信号与本地时钟信号965的两个或两个以上的相位当中的每个相位相比较。在一种实施方式中，由XOR部分相位比较器通过将所述单个接收参考时钟相位918的相位与来自相位插值器360的本地时钟信号965的不同相位相比较的方式形成部分相位误差信号。每一部分相位误差信号均可转换为模拟信号值，而且如上所述，通过对所有此类模拟部分相位误差信号进行加和，可生成用于控制环形振荡器340的复合相位误差信号。在另一实施方式中，由与上述MIC混频器相仿的加权求和节点实施所述求和935，该求和中选择的不同权重值可实现对PLL的静态和动态工作特性进行进一步的控制。具体而言，通过对权重值进行调整，可在PLL的时域传递函数中产生额外的闭环极点和/或零点，从而实现进一步的环路稳定性控制。
图14A为参考信号CKREF与四个VCO相位(来自PLL的反馈)的比较时序图：
XOR(CKREF,VCO’000)
XOR(CKREF,VCO’090)
XOR(CKREF,VCO’180)
XOR(CKREF,VCO’270)
如图14A所示，假设所有权重值均相等。然而，这一假设纯属说明目的，不应视为以任何方式构成限制。图14A还包括对所述四个XOR输出进行求和。可以看出，在锁定状态下，底部波形的积分为零，因此PLL实现正确锁定。为方便起见，图14B还示出了基于XOR运算的传统相位比较器，在该比较器中，参考相位仅与一个VCO相位相比较。在锁定状态下，参考相位与VCO相位相移90度，而且该XOR运算的输出为平均值为零的矩形波形。如此，即可看出此两波形(图14B的简易XOR运算和图14A的阵列XOR运算)的不同之处，其中，在这两种情形中，给定时段的平均值均为零，并且PLL处于锁定状态。采用部分相位比较器阵列的实施方式比采用单个XOR相位比较器发生更多的跃迁。由于每次跃迁均携带与边沿相关的信息，因此更多跃迁意味着所述相位比较器能够从VCO和CKREF中采集到更多的信息。
需要注意的是，在阵列XOR实施方式中，某些比较可能需要使用XNOR(异或非门)完成。如此，可通过为不同相位比较谨慎地选择XOR或XNOR的方式，保证系统稳定性。
在至少一种实施方式中，所述求和中使用的权重值设置为随比较时钟相位与PLL“正常锁定”相位之间的时序差成正比地减小。作为非限制性的一例，当PLL的正常锁定相位为ph090时，ph090与接收参考信号之间的比较加权值为1；ph000和ph180(如相对于正常锁定相位偏移一个抽头)的比较加权值为1/2；接收参考信号与ph270(相对于正常锁定相位偏移两个抽头)的比较加权值为1/4；等等。这些不同加权比较结果相加后形成复合信号，该复合信号经低通滤波330后，即成为用于控制PLL的VCO 340的所述误差值。
在至少一种采用多个相位比较器的实施方式中，当采用相等的相位比较器加权值时，经观察，所述多项相位比较在12.5GHz的速率下产生确定性抖动。虽然该该抖动的幅度极小且抖动发生速率远高于环路滤波器截止频率，然而通过进行上述权重值调整，仍能显著地降低该确定性抖动。其中，权重值大小随其与主要参考信号样本之间的距离成正比减小。在一些实施方式中，通过在比较器电路中采用不同的权重值而构成离散时域滤波器。这一特性可用于简化模拟滤波器330的设计。举例而言，当所采用的加权值正确时，可在时域传递函数中构建离散的零值，从而为实现环路稳健性创造条件。
与上述示例一致，通过相位比较器、相位插值器及电荷泵元件的其他等效组合，还可获得其他实施方式。
矩阵相位比较
上述接收参考信号的多个相位与本地PLL时钟的多个相位之间的多相位比较还可以扩展至矩阵相位比较器，此间的一种实施方式如图11B所示，其中，该矩阵中的每一相位比较器1110(在图11B中可称为部分相位比较器)的一种实施方式在图11A中示为单相位比较器1110。为了说明起见，图中的各部分相位比较器排列为4×4的矩阵，然而该排列方式仅用于说明，并不构成限制。在各实施方式中，还采用具有任何M和N维度的矩形、正方形或稀疏矩阵，而且该矩阵的元素可由本申请中所述的任何部分相位比较器构成，并可选采用本申请中所述的任何加权因子计算方法。在本申请中，稀疏矩阵是指至少一个所述元素的权重值为零的任何实施方式。
在完全矩阵比较中，来自接收参考信号的M个相位当中的每个相位均分别与来自本地时钟的N个相位当中的每个相位进行相位比较，该本地时钟可接收自PLL，或者直接接收自VCO或各种其他时钟源。出于说明的目的，此处的N个本地时钟相位接收自上述PLL。每一所得相位误差信号均由预设或预定值加权，而且所有的(M×N)个加权结果经求和而产生总误差结果。其中的一个相位比较器例如为图11A所示的1110，该比较器由XOR相位比较器1112构成，该XOR相位比较器的输出馈送至加权因子1118。
图11B中的完全矩阵相位比较器1120的一种实施方式由M×N个部分相位比较器1110的实例构成，每一部分相位比较器接收所述M个参考信号相位(本申请中记为CkRef0、CkRefl、CkRef2、CkRef3)当中的一个相位以及所述N个本地时钟相位输入相位(本申请中记为CkPLL0、CkPLLl、CkPLL2、CkPLL3)当中的一个相位，并产生加权结果(如多个部分相位误差信号1131、1132、1133、1134)。该加权结果输入求和功能935中，以生成复合相位误差信号1145。
熟悉本领域的技术人员可看出的是，上述图9中的多相位比较器920相当于本矩阵比较器的一个部分使用的实例，即仅矩阵对角线上的比较器得到实例化。就功能而言，当将完全矩阵对角线上比较器的权重值设为非零值，并将所有其他比较器的权重值设为零值时，可得到完全相同的结果。因此，通过矩阵加权因子的选择性配置，可以以类似方式实现包括相位偏移的模拟、环路时域零值的引入等上述其他功能。
图15所示为根据一些实施方式的方法1500的流程图。如图所示，方法1500包括：在方框1502中，接收N个本地时钟信号相位和M个参考信号相位，其中，M为大于或等于1的整数，N为大于或等于2的整数。该方法还包括：在方框1504中，生成多个部分相位误差信号，每一部分相位误差信号至少部分通过将(i)所述M个参考信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位相比较的方式形成。在方框1506中，通过将所述多个部分相位误差信号相加而生成复合相位误差信号，并随即以该复合相位误差信号调整本地振荡器的固定相位1508。
在一些实施方式中，M＝1,并且通过将N个部分相位误差信号相加而生成所述复合相位误差信号。或者，所述多个部分相位误差信号包括M＝N个部分相位误差信号，而且利用所述N个本地时钟信号相位当中的给定相位以及所述M个参考信号相位当中的给定相位生成单个部分相位误差信号。在其他替代实施方式中，所述多个部分相位误差信号包括M×N个部分相位误差信号，而且所述N个本地时钟信号相位当中的每一相位均与所述M个参考信号相位当中的每一相位相比较。
在一些实施方式中，所述多个部分相位误差信号当中的每一部分相位误差信号上均施加有相应的权重值。
在一些实施方式中，所述M个参考信号相位接收自对输入参考信号进行处理的延迟锁定环。
在一些实施方式中，所述N个本地时钟信号相位当中的至少一个本地时钟信号相位由对本地振荡器信号和相位偏移信号进行处理的相位插值器生成。在一些实施方式中，所述N个本地时钟信号相位当中的至少一个本地时钟信号相位的生成包括：通过所述相位插值器内的4个差分对插入4个相位，该4个相位当中的每一相位均根据与可独立调节的电流源相连的相应差分对被插入。
在一些实施方式中，至少一个部分相位误差信号由一对触发器形成，其中，所述M个参考信号相位当中的给定相位对所述一对触发器中的第一触发器进行钟控，所述N个本地时钟信号相位当中的给定相位对第二触发器进行钟控。
在一些实施方式中，每一部分相位误差信号均为由相应电荷泵生成的模拟信号，该相应电荷泵接收根据所述M个参考信号相位当中的相应相位与所述N个本地时钟信号相位当中的相应相位之间的相应比较生成的相应电荷泵控制信号。
其他实施方式
经两条专用时钟线路传输并从图2中MIC5处接收的时钟信号接收方式的容易程度与作为携带相同数据的一条向量信令码子信道传输并例如从MIC4接收的时钟信号接收方式的容易程度相同。这种将时钟内嵌于向量信令码子信道的方法如《Shokrollahi 2》和《Holden 3》中所述。其中描述的所有时钟内嵌实施方式均可与本申请中描述的PLL和时序控制机制相结合，以产生有益效果，但这并不构成任何限制。
类似地，其他利用数据线边沿跃迁进行时钟信号传输的已知方法也可与本申请中描述的PLL和时序控制机制相结合。其中，尤其适合于结合的向量信令码为能够长时间保证跃迁密度的向量信令码，如《Shokrollahi 1》中描述的向量信令码。

Claims (15)

1.一种调整本地振荡器的方法，其特征在于，包括：
获取由本地振荡器所生成的N个本地时钟信号相位以及获取M个参考时钟信号相位，其中，M为大于或等于1的整数，N为大于或等于2的整数，所述N个本地时钟信号相位当中的每一个均通过所述本地振荡器的多个抽头中的相应抽头获得；
生成多个部分相位误差信号，每一个部分相位误差信号均为由相应的电荷泵生成的模拟信号，所述相应的电荷泵接收相应的电荷泵控制信号，所述相应的电荷泵控制信号根据(i)所述M个参考时钟信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位之间的相应比较而生成；以及
通过将所述多个部分相位误差信号相加以生成复合相位误差信号，并且利用所述复合相位误差信号以响应方式调整所述本地振荡器的固定相位。
2.如权利要求1的所述方法，其特征在于，M＝1，且通过将N个部分相位误差信号相加以生成所述复合相位误差信号。
3.如权利要求1的所述方法，其特征在于，所述多个部分相位误差信号包括M＝N个部分相位误差信号，并且利用所述N个本地时钟信号相位当中的给定相位以及所述M个参考时钟信号相位当中的给定相位生成单个部分相位误差信号。
4.如权利要求1的所述方法，其特征在于，所述多个部分相位误差信号包括M×N个部分相位误差信号，并且将所述N个本地时钟信号相位当中的每一个相位与所述M个参考时钟信号相位当中的每一个相位进行比较。
5.如权利要求1至4当中任何一项所述的方法，其特征在于，所述多个部分相位误差信号当中的每一个部分相位误差信号上均施加有相应的权重值。
6.如权利要求1至4当中任何一项所述的方法，其特征在于，所述M个参考时钟信号相位获取自对输入参考时钟信号进行处理的延迟锁定环。
7.如权利要求1至4当中任何一项所述的方法，其特征在于，所述N个本地时钟信号相位当中的至少一个由连接至所述本地振荡器的相位插值器生成，其中，所述相位插值器对本地振荡器信号和相位偏移信号进行处理。
8.如权利要求7所述的方法，其特征在于，所述N个本地时钟信号相位当中的至少一个的生成包括：通过使用所述相位插值器内的4个差分对插入4个相位，其中，所述4个相位当中的每一个均根据与可独立调节的电流源相连的相应差分对插入。
9.一种调整本地振荡器的装置，其特征在于，包括：
多相位比较器，所述多相位比较器被配置为获取来自本地振荡器的N个本地时钟信号相位以及获取M个参考时钟信号相位，其中，M为大于或等于1的整数，N为大于或等于2的整数，所述N个本地时钟信号相位当中的每一个均通过所述本地振荡器的多个抽头的相应抽头获得，所述多相位比较器包括：
多个部分相位比较器，所述多个部分相位比较器被配置为生成多个部分相位误差信号，所述多个部分相位比较器包括相应的电荷泵电路用于根据相应的电荷泵控制信号将每一个部分相位误差信号生成为模拟信号，所述相应的电荷泵控制信号根据(i)所述M个参考时钟信号相位当中的相应相位与(ii)所述N个本地时钟信号相位当中的相应相位之间的相应比较而生成；以及
求和电路，所述求和电路被配置为通过将所述多个部分相位误差信号相加以生成复合相位误差信号，所述复合相位误差信号用于调整本地振荡器的固定相位。
10.如权利要求9所述的装置，其特征在于，M＝1，且所述多相位比较器包括N个部分相位比较器，所述N个部分相位比较器被配置为生成N个部分相位误差信号。
11.如权利要求9所述的装置，其特征在于，所述多相位比较器包括M＝N个部分相位比较器，每一个部分相位比较器均被配置为通过将N个本地时钟信号相位当中的相应相位与所述M个参考时钟信号相位当中的相应相位相比较以生成所述部分相位误差信号。
12.如权利要求9所述的装置，其特征在于，所述多相位比较器包括M×N个部分相位比较器，所述多相位比较器被配置为将所述N个本地时钟信号相位当中的每一个相位与所述M个参考时钟信号相位当中的每一个相位进行比较。
13.如权利要求9所述的装置，其特征在于，所述多个部分相位误差信号当中的每一个部分相位误差信号上均施加有相应的权重值。
14.如权利要求9所述的装置，其特征在于，还包括相位插值器，所述相位插值器被配置为通过对本地振荡器信号和相位偏移信号进行操作以生成所述N个本地时钟信号相位当中的至少一个。
15.如权利要求14所述的装置，其特征在于，所述相位插值器被配置为通过使用所述相位插值器内的4个差分对插入4个相位以生成所述N个本地时钟信号相位当中的至少一个，其中，所述4个相位当中的每一个均根据与可独立调节的电流源相连的相应差分对插入。
CN201780036606.2A 2016-04-22 2017-04-21 高性能锁相环 Active CN109314518B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210853628.0A CN115085727A (zh) 2016-04-22 2017-04-21 高性能锁相环
CN202210811610.4A CN115051705A (zh) 2016-04-22 2017-04-21 高性能锁相环

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662326591P 2016-04-22 2016-04-22
US62/326,591 2016-04-22
PCT/US2017/029011 WO2017185072A1 (en) 2016-04-22 2017-04-21 High performance phase locked loop

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202210811610.4A Division CN115051705A (zh) 2016-04-22 2017-04-21 高性能锁相环
CN202210853628.0A Division CN115085727A (zh) 2016-04-22 2017-04-21 高性能锁相环

Publications (2)

Publication Number Publication Date
CN109314518A CN109314518A (zh) 2019-02-05
CN109314518B true CN109314518B (zh) 2022-07-29

Family

ID=60089813

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201780036606.2A Active CN109314518B (zh) 2016-04-22 2017-04-21 高性能锁相环
CN202210811610.4A Pending CN115051705A (zh) 2016-04-22 2017-04-21 高性能锁相环
CN202210853628.0A Pending CN115085727A (zh) 2016-04-22 2017-04-21 高性能锁相环

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202210811610.4A Pending CN115051705A (zh) 2016-04-22 2017-04-21 高性能锁相环
CN202210853628.0A Pending CN115085727A (zh) 2016-04-22 2017-04-21 高性能锁相环

Country Status (4)

Country Link
US (5) US10057049B2 (zh)
EP (2) EP3446403B1 (zh)
CN (3) CN109314518B (zh)
WO (1) WO2017185072A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
EP2979388B1 (en) 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
WO2014210074A1 (en) 2013-06-25 2014-12-31 Kandou Labs SA Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
KR102240544B1 (ko) 2014-02-28 2021-04-19 칸도우 랩스 에스에이 클록 임베디드 벡터 시그널링 코드
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9900186B2 (en) 2014-07-10 2018-02-20 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
WO2016014423A1 (en) 2014-07-21 2016-01-28 Kandou Labs S.A. Multidrop data transfer
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
CN108353053B (zh) 2015-06-26 2021-04-16 康杜实验室公司 高速通信系统
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US10242749B2 (en) 2016-04-22 2019-03-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
US10057049B2 (en) 2016-04-22 2018-08-21 Kandou Labs, S.A. High performance phase locked loop
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
CN109313622B (zh) 2016-04-28 2022-04-15 康杜实验室公司 用于密集路由线组的向量信令码
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
WO2017190102A1 (en) 2016-04-28 2017-11-02 Kandou Labs, S.A. Low power multilevel driver
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10347283B2 (en) 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
CN108011630A (zh) * 2017-12-26 2018-05-08 北京长峰广播通讯设备有限责任公司 一种时钟参考信号的产生方法及系统
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
US11290115B2 (en) 2018-06-12 2022-03-29 Kandou Labs, S.A. Low latency combined clock data recovery logic network and charge pump circuit
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10673443B1 (en) 2019-04-08 2020-06-02 Kandou Labs, S.A. Multi-ring cross-coupled voltage-controlled oscillator
KR102403183B1 (ko) * 2019-05-29 2022-05-30 한국전자통신연구원 디지털 클럭 생성 장치 및 방법
US11038602B1 (en) 2020-02-05 2021-06-15 Credo Technology Group Limited On-chip jitter evaluation for SerDes
US10992501B1 (en) 2020-03-31 2021-04-27 Credo Technology Group Limited Eye monitor for parallelized digital equalizers
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
CN113630117B (zh) * 2021-08-18 2023-11-21 重庆邮电大学 一种基于有限状态机的数字鉴相器
CN115800927B (zh) * 2023-01-31 2023-04-25 南京邮电大学 一种基于占空比检测的晶体振荡器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026134A (en) * 1997-06-19 2000-02-15 Cypress Semiconductor Corp. Phase locked loop (PLL) with linear parallel sampling phase detector
CN1913359A (zh) * 2005-08-11 2007-02-14 三星电子株式会社 具有低时钟频率的时钟数据恢复装置及方法
CN101569103A (zh) * 2006-12-27 2009-10-28 艾利森电话股份有限公司 数字控制的模拟频率合成器

Family Cites Families (491)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US668687A (en) 1900-12-06 1901-02-26 Louis G Mayer Thill-coupling.
US780883A (en) 1903-11-18 1905-01-24 Mortimer Livingston Hinchman Advertising device.
US3036300A (en) 1958-12-30 1962-05-22 Ibm Electromagnetic display device
US3196351A (en) 1962-06-26 1965-07-20 Bell Telephone Labor Inc Permutation code signaling
US3636463A (en) 1969-12-12 1972-01-18 Shell Oil Co Method of and means for gainranging amplification
US3939468A (en) 1974-01-08 1976-02-17 Whitehall Corporation Differential charge amplifier for marine seismic applications
JPS5279747A (en) 1975-12-26 1977-07-05 Sony Corp Noise removal circuit
US4206316A (en) 1976-05-24 1980-06-03 Hughes Aircraft Company Transmitter-receiver system utilizing pulse position modulation and pulse compression
US4181967A (en) 1978-07-18 1980-01-01 Motorola, Inc. Digital apparatus approximating multiplication of analog signal by sine wave signal and method
US4276543A (en) 1979-03-19 1981-06-30 Trw Inc. Monolithic triple diffusion analog to digital converter
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4499550A (en) 1982-09-30 1985-02-12 General Electric Company Walsh function mixer and tone detector
US4722084A (en) 1985-10-02 1988-01-26 Itt Corporation Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
US4772845A (en) 1987-01-15 1988-09-20 Raytheon Company Cable continuity testor including a sequential state machine
US4864303A (en) 1987-02-13 1989-09-05 Board Of Trustees Of The University Of Illinois Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
US4774498A (en) 1987-03-09 1988-09-27 Tektronix, Inc. Analog-to-digital converter with error checking and correction circuits
US5053974A (en) 1987-03-31 1991-10-01 Texas Instruments Incorporated Closeness code and method
US4839907A (en) 1988-02-26 1989-06-13 American Telephone And Telegraph Company, At&T Bell Laboratories Clock skew correction arrangement
US4897657A (en) 1988-06-13 1990-01-30 Integrated Device Technology, Inc. Analog-to-digital converter having error detection and correction
US4974211A (en) 1989-03-17 1990-11-27 Hewlett-Packard Company Digital ultrasound system with dynamic focus
US5168509A (en) 1989-04-12 1992-12-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation communication system with transparent error correction
FR2646741B1 (fr) 1989-05-03 1994-09-02 Thomson Hybrides Microondes Echantillonneur-bloqueur a haute frequence d'echantillonnage
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US5599550A (en) 1989-11-18 1997-02-04 Kohlruss; Gregor Disposable, biodegradable, wax-impregnated dust-cloth
US5166956A (en) 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
US5266907A (en) 1991-06-25 1993-11-30 Timeback Fll Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
KR950008443B1 (ko) 1991-06-28 1995-07-31 샤프 가부시끼가이샤 2-가/n-가 변환유니트를 포함하는 기억장치
EP0543070A1 (en) 1991-11-21 1993-05-26 International Business Machines Corporation Coding system and method using quaternary codes
US5626651A (en) 1992-02-18 1997-05-06 Francis A. L. Dullien Method and apparatus for removing suspended fine particles from gases and liquids
US5311516A (en) 1992-05-29 1994-05-10 Motorola, Inc. Paging system using message fragmentation to redistribute traffic
US5283761A (en) 1992-07-22 1994-02-01 Mosaid Technologies Incorporated Method of multi-level storage in DRAM
US5302920A (en) 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
US5412689A (en) 1992-12-23 1995-05-02 International Business Machines Corporation Modal propagation of information through a defined transmission medium
US5511119A (en) 1993-02-10 1996-04-23 Bell Communications Research, Inc. Method and system for compensating for coupling between circuits of quaded cable in a telecommunication transmission system
US5459465A (en) 1993-10-21 1995-10-17 Comlinear Corporation Sub-ranging analog-to-digital converter
US5461379A (en) 1993-12-14 1995-10-24 At&T Ipm Corp. Digital coding technique which avoids loss of synchronization
US5449895A (en) 1993-12-22 1995-09-12 Xerox Corporation Explicit synchronization for self-clocking glyph codes
US5553097A (en) 1994-06-01 1996-09-03 International Business Machines Corporation System and method for transporting high-bandwidth signals over electrically conducting transmission lines
JP2669347B2 (ja) 1994-06-15 1997-10-27 日本電気株式会社 クロック信号抽出回路
GB9414729D0 (en) * 1994-07-21 1994-09-07 Mitel Corp Digital phase locked loop
JP2710214B2 (ja) 1994-08-12 1998-02-10 日本電気株式会社 フェーズロックドループ回路
GB2305036B (en) 1994-09-10 1997-08-13 Holtek Microelectronics Inc Reset signal generator
US5566193A (en) 1994-12-30 1996-10-15 Lucent Technologies Inc. Method and apparatus for detecting and preventing the communication of bit errors on a high performance serial data link
US5659353A (en) 1995-03-17 1997-08-19 Bell Atlantic Network Services, Inc. Television distribution system and method
JP2964912B2 (ja) * 1995-04-28 1999-10-18 日本電気株式会社 デジタルｐｌｌ
US5565817A (en) 1995-07-31 1996-10-15 Lucent Technologies Inc. Ring oscillator having accelerated charging and discharging of capacitors
US5875202A (en) 1996-03-29 1999-02-23 Adtran, Inc. Transmission of encoded data over reliable digital communication link using enhanced error recovery mechanism
US5825808A (en) 1996-04-04 1998-10-20 General Electric Company Random parity coding system
US5856935A (en) 1996-05-08 1999-01-05 Motorola, Inc. Fast hadamard transform within a code division, multiple access communication system
US5727006A (en) 1996-08-15 1998-03-10 Seeo Technology, Incorporated Apparatus and method for detecting and correcting reverse polarity, in a packet-based data communications system
US5999016A (en) 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US5982954A (en) 1996-10-21 1999-11-09 University Technology Corporation Optical field propagation between tilted or offset planes
US5949060A (en) 1996-11-01 1999-09-07 Coincard International, Inc. High security capacitive card system
US5802356A (en) 1996-11-13 1998-09-01 Integrated Device Technology, Inc. Configurable drive clock
EP0844740B1 (en) 1996-11-21 2003-02-26 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D conversion method
US5995016A (en) 1996-12-17 1999-11-30 Rambus Inc. Method and apparatus for N choose M device selection
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6084883A (en) 1997-07-07 2000-07-04 3Com Corporation Efficient data transmission over digital telephone networks using multiple modulus conversion
DE69731074T2 (de) 1997-04-30 2005-10-06 Hewlett-Packard Development Co., L.P., Houston Anordnung und Verfahren zur Übertragung von Daten über eine Vielzahl von Kanälen
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6904110B2 (en) 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US6122336A (en) 1997-09-11 2000-09-19 Lsi Logic Corporation Digital clock recovery circuit with phase interpolation
JPH11103253A (ja) 1997-09-29 1999-04-13 Nec Corp アナログ−デジタル変換器
US6307906B1 (en) 1997-10-07 2001-10-23 Applied Micro Circuits Corporation Clock and data recovery scheme for multi-channel data communications receivers
US6292559B1 (en) 1997-12-19 2001-09-18 Rice University Spectral optimization and joint signaling techniques with upstream/downstream separation for communication in the presence of crosstalk
KR100382181B1 (ko) 1997-12-22 2003-05-09 모토로라 인코포레이티드 단일 계좌 휴대용 무선 금융 메시지 유닛
JP2908398B1 (ja) 1998-01-14 1999-06-21 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路および発振器の遅延素子
US6686879B2 (en) 1998-02-12 2004-02-03 Genghiscomm, Llc Method and apparatus for transmitting and receiving signals having a carrier interferometry architecture
US6172634B1 (en) 1998-02-25 2001-01-09 Lucent Technologies Inc. Methods and apparatus for providing analog-fir-based line-driver with pre-equalization
US6037812A (en) 1998-05-18 2000-03-14 National Semiconductor Corporation Delay locked loop (DLL) based clock synthesis
EP0966133B1 (en) 1998-06-15 2005-03-02 Sony International (Europe) GmbH Orthogonal transformations for interference reduction in multicarrier systems
US6522699B1 (en) 1998-06-19 2003-02-18 Nortel Networks Limited Transmission system for reduction of amateur radio interference
US6433800B1 (en) 1998-08-31 2002-08-13 Sun Microsystems, Inc. Graphical action invocation method, and associated method, for a computer system
US6278740B1 (en) 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US6246738B1 (en) * 1998-11-19 2001-06-12 Pmc-Sierra Ltd. Phase modulated reduction of clock wander in synchronous wide area networks
SG116487A1 (en) 1998-12-16 2005-11-28 Silverbrook Res Pty Ltd Duplex inkjet printing system.
US6175230B1 (en) 1999-01-14 2001-01-16 Genrad, Inc. Circuit-board tester with backdrive-based burst timing
DE60022624T2 (de) 1999-01-20 2006-06-22 Broadcom Corp., Irvine Trellisdekoder mit korrektur von paartauschungen, zur andwendung in sendern/empfängern für gigabit-ethernet
US6650699B1 (en) 1999-01-21 2003-11-18 International Business Machines Corporation Methods and apparatus for timing recovery from a sampled and equalized data signal
US6483828B1 (en) 1999-02-10 2002-11-19 Ericsson, Inc. System and method for coding in a telecommunications environment using orthogonal and near-orthogonal codes
US6556628B1 (en) 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6697420B1 (en) 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6404820B1 (en) 1999-07-09 2002-06-11 The United States Of America As Represented By The Director Of The National Security Agency Method for storage and reconstruction of the extended hamming code for an 8-dimensional lattice quantizer
JP4578656B2 (ja) 1999-09-16 2010-11-10 三星電子株式会社 光記録再生機器用エラー信号検出装置
US6496889B1 (en) 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7555263B1 (en) 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US6473877B1 (en) 1999-11-10 2002-10-29 Hewlett-Packard Company ECC code mechanism to detect wire stuck-at faults
TW483255B (en) * 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
JP2001155826A (ja) 1999-11-30 2001-06-08 Sumitomo Wiring Syst Ltd パネルへのコネクタ取付構造
KR100343141B1 (ko) 1999-12-29 2002-07-05 윤종용 전송 에러를 보상하는 광 전송 시스템
US6690739B1 (en) 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation
US8164362B2 (en) 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6847789B2 (en) 2000-02-17 2005-01-25 Broadcom Corporation Linear half-rate phase detector and clock and data recovery circuit
US6650638B1 (en) 2000-03-06 2003-11-18 Agilent Technologies, Inc. Decoding method and decoder for 64b/66b coded packetized serial data
US7333570B2 (en) 2000-03-14 2008-02-19 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US6633621B1 (en) * 2000-03-20 2003-10-14 Motorola, Inc. Apparatus and method for synchronizing a clock using a phase-locked loop circuit
DE10016445C2 (de) 2000-03-29 2002-03-28 Infineon Technologies Ag Elektronische Ausgangsstufe
US6954492B1 (en) 2000-04-19 2005-10-11 3Com Corporation Method of differential encoding a precoded multiple modulus encoder
US7012983B2 (en) 2000-04-28 2006-03-14 Broadcom Corporation Timing recovery and phase tracking system and method
US6865236B1 (en) 2000-06-01 2005-03-08 Nokia Corporation Apparatus, and associated method, for coding and decoding multi-dimensional biorthogonal codes
KR100335503B1 (ko) 2000-06-26 2002-05-08 윤종용 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로
JP3615692B2 (ja) 2000-07-27 2005-02-02 ザインエレクトロニクス株式会社 多相クロック発振回路
US6597942B1 (en) 2000-08-15 2003-07-22 Cardiac Pacemakers, Inc. Electrocardiograph leads-off indicator
US6868504B1 (en) 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6380783B1 (en) 2000-10-13 2002-04-30 Silicon Communications Lab, Inc. Cyclic phase signal generation from a single clock source using current phase interpolation
US20020044316A1 (en) 2000-10-16 2002-04-18 Myers Michael H. Signal power allocation apparatus and method
EP1202483A1 (en) 2000-10-27 2002-05-02 Alcatel Correlated spreading sequences for high rate non-coherent communication systems
WO2002039453A1 (en) 2000-11-13 2002-05-16 Spectraplex, Inc. Distributed storage in semiconductor memory systems
US7113507B2 (en) 2000-11-22 2006-09-26 Silicon Image Method and system for communicating control information via out-of-band symbols
US6661355B2 (en) 2000-12-27 2003-12-09 Apple Computer, Inc. Methods and apparatus for constant-weight encoding & decoding
EP2287778B1 (en) 2001-02-12 2015-04-22 Symbol Technologies, Inc. Data symbol calibration in RFID tags
US6766342B2 (en) 2001-02-15 2004-07-20 Sun Microsystems, Inc. System and method for computing and unordered Hadamard transform
JP3317964B1 (ja) 2001-02-19 2002-08-26 三菱電機株式会社 位相検出回路および受信機
US6717478B1 (en) 2001-04-09 2004-04-06 Silicon Image Multi-phase voltage controlled oscillator (VCO) with common mode control
US8498368B1 (en) 2001-04-11 2013-07-30 Qualcomm Incorporated Method and system for optimizing gain changes by identifying modulation type and rate
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US6982954B2 (en) 2001-05-03 2006-01-03 International Business Machines Corporation Communications bus with redundant signal paths and method for compensating for signal path errors in a communications bus
TW503618B (en) 2001-05-11 2002-09-21 Via Tech Inc Data comparator using positive/negative phase strobe signal as the dynamic reference voltage and the input buffer using the same
TW569534B (en) 2001-05-15 2004-01-01 Via Tech Inc Data transmission system using differential signals as edge alignment triggering signals and input/output buffers thereof
WO2002095955A1 (en) 2001-05-22 2002-11-28 Koninklijke Philips Electronics N.V. Method of decoding a variable-length codeword sequence
US6452420B1 (en) 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
US6628112B2 (en) 2001-06-28 2003-09-30 Conexant Systems, Inc. System and method for detecting phase offset in a phase-locked loop
DE10134472B4 (de) 2001-07-16 2005-12-15 Infineon Technologies Ag Sende- und Empfangsschnittstelle und Verfahren zur Datenübertragung
US6907552B2 (en) 2001-08-29 2005-06-14 Tricn Inc. Relative dynamic skew compensation of parallel data lines
US6426660B1 (en) 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
US6664355B2 (en) 2001-08-31 2003-12-16 Hanyang Hak Won Co., Ltd. Process for synthesizing conductive polymers by gas-phase polymerization and product thereof
US6621427B2 (en) 2001-10-11 2003-09-16 Sun Microsystems, Inc. Method and apparatus for implementing a doubly balanced code
US6999516B1 (en) 2001-10-24 2006-02-14 Rambus Inc. Technique for emulating differential signaling
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US7142612B2 (en) 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
US7706524B2 (en) 2001-11-16 2010-04-27 Rambus Inc. Signal line routing to reduce crosstalk effects
US7039136B2 (en) 2001-11-19 2006-05-02 Tensorcomm, Inc. Interference cancellation in a signal
JP2003163612A (ja) 2001-11-26 2003-06-06 Advanced Telecommunication Research Institute International ディジタル信号の符号化方法及び復号化方法
US6624688B2 (en) 2002-01-07 2003-09-23 Intel Corporation Filtering variable offset amplifer
US7400276B1 (en) 2002-01-28 2008-07-15 Massachusetts Institute Of Technology Method and apparatus for reducing delay in a bus provided from parallel, capacitively coupled transmission lines
US6993311B2 (en) 2002-02-20 2006-01-31 Freescale Semiconductor, Inc. Radio receiver having an adaptive equalizer and method therefor
US6775300B2 (en) 2002-02-28 2004-08-10 Teknovus, Inc. Clock distribution in a communications network
JP3737058B2 (ja) 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
US7231558B2 (en) 2002-03-18 2007-06-12 Finisar Corporation System and method for network error rate testing
SE521575C2 (sv) 2002-03-25 2003-11-11 Ericsson Telefon Ab L M Kalibrering av A/D omvandlare
US7197084B2 (en) 2002-03-27 2007-03-27 Qualcomm Incorporated Precoding for a multipath channel in a MIMO system
US7269130B2 (en) 2002-03-29 2007-09-11 Bay Microsystems, Inc. Redundant add/drop multiplexor
FR2839339B1 (fr) 2002-05-03 2004-06-04 Inst Francais Du Petrole Methode de dimensionnement d'un element de colonne montante avec conduites auxiliaires integrees
US6573853B1 (en) 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US7142865B2 (en) 2002-05-31 2006-11-28 Telefonaktie Bolaget Lm Ericsson (Publ) Transmit power control based on virtual decoding
US7180949B2 (en) 2002-06-04 2007-02-20 Lucent Technologies Inc. High-speed chip-to-chip communication interface
JP3961886B2 (ja) 2002-06-06 2007-08-22 パイオニア株式会社 情報記録装置
US6838951B1 (en) 2002-06-12 2005-01-04 Rf Micro Devices, Inc. Frequency synthesizer having VCO bias current compensation
US6973613B2 (en) 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
US6976194B2 (en) 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
EP1518328B1 (en) 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6996379B2 (en) 2002-07-23 2006-02-07 Broadcom Corp. Linear high powered integrated circuit transmitter
US20040027185A1 (en) 2002-08-09 2004-02-12 Alan Fiedler High-speed differential sampling flip-flop
CN100556012C (zh) 2002-08-30 2009-10-28 皇家飞利浦电子股份有限公司 单载波信号的频域均衡
US7787572B2 (en) 2005-04-07 2010-08-31 Rambus Inc. Advanced signal processors for interference cancellation in baseband receivers
US7127003B2 (en) 2002-09-23 2006-10-24 Rambus Inc. Method and apparatus for communicating information using different signaling types
US7586972B2 (en) 2002-11-18 2009-09-08 The Aerospace Corporation Code division multiple access enhanced capacity system
US7236535B2 (en) 2002-11-19 2007-06-26 Qualcomm Incorporated Reduced complexity channel estimation for wireless communication systems
US7176823B2 (en) 2002-11-19 2007-02-13 Stmicroelectronics, Inc. Gigabit ethernet line driver and hybrid architecture
FR2849728B1 (fr) 2003-01-06 2005-04-29 Excem Procede et dispositif pour la transmission avec une faible diaphonie
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
US7102449B1 (en) 2003-01-21 2006-09-05 Barcelona Design, Inc. Delay stage for oscillator circuit and corresponding applications
US7099400B2 (en) 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
US7339990B2 (en) 2003-02-07 2008-03-04 Fujitsu Limited Processing a received signal at a detection circuit
US7620116B2 (en) 2003-02-28 2009-11-17 Rambus Inc. Technique for determining an optimal transition-limiting code for use in a multi-level signaling system
US7348989B2 (en) 2003-03-07 2008-03-25 Arch Vision, Inc. Preparing digital images for display utilizing view-dependent texturing
US7023817B2 (en) 2003-03-11 2006-04-04 Motorola, Inc. Method and apparatus for source device synchronization in a communication system
JP4077454B2 (ja) * 2003-03-31 2008-04-16 富士通株式会社 位相比較回路及びクロックリカバリ回路
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7080288B2 (en) 2003-04-28 2006-07-18 International Business Machines Corporation Method and apparatus for interface failure survivability using error correction
US7085153B2 (en) 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US6734811B1 (en) 2003-05-21 2004-05-11 Apple Computer, Inc. Single-ended balance-coded interface with embedded-timing
US6876317B2 (en) 2003-05-30 2005-04-05 Texas Instruments Incorporated Method of context based adaptive binary arithmetic decoding with two part symbol decoding
US7388904B2 (en) 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
US7082557B2 (en) 2003-06-09 2006-07-25 Lsi Logic Corporation High speed serial interface test
US7078978B2 (en) 2003-06-11 2006-07-18 Rohm Co., Ltd. Ring oscillator circuit
CN1799234A (zh) 2003-06-30 2006-07-05 国际商业机器公司 用于块编码调制方案的矢量均衡器和矢量序列估计器
US7389333B2 (en) 2003-07-02 2008-06-17 Fujitsu Limited Provisioning a network element using custom defaults
JP2005050123A (ja) 2003-07-28 2005-02-24 Nec Micro Systems Ltd スキュー補正回路
US7358869B1 (en) 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
US7889786B2 (en) 2003-08-29 2011-02-15 Diablo Technologies Inc. Operating frequency reduction for transversal FIR filter
US7428273B2 (en) 2003-09-18 2008-09-23 Promptu Systems Corporation Method and apparatus for efficient preamble detection in digital data receivers
KR100976489B1 (ko) 2003-10-01 2010-08-18 엘지전자 주식회사 이동통신의 다중입력 다중출력 시스템에 적용되는데이터의 변조 및 코딩 방식 제어 방법
KR100533915B1 (ko) * 2003-10-21 2005-12-06 한국전자통신연구원 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법
US7289568B2 (en) 2003-11-19 2007-10-30 Intel Corporation Spectrum management apparatus, method, and system
US7639596B2 (en) 2003-12-07 2009-12-29 Adaptive Spectrum And Signal Alignment, Inc. High speed multiple loop DSL system
US6982579B2 (en) * 2003-12-11 2006-01-03 Micron Technology, Inc. Digital frequency-multiplying DLLs
US7161440B2 (en) 2003-12-11 2007-01-09 Seiko Epson Corporation Temperature compensation circuit
US7633850B2 (en) 2003-12-18 2009-12-15 National Institute Of Information And Communications Technology Transmitter, receiver, transmitting method, receiving method, and program
US7370264B2 (en) 2003-12-19 2008-05-06 Stmicroelectronics, Inc. H-matrix for error correcting circuitry
US7822113B2 (en) 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
JP3863522B2 (ja) * 2003-12-25 2006-12-27 Ｎｅｃエレクトロニクス株式会社 ディジタルｖｃｏ、ｖｃｏ回路、ｐｌｌ回路、情報記録装置及び同期クロック信号生成方法
US8180931B2 (en) 2004-01-20 2012-05-15 Super Talent Electronics, Inc. USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
US20050174841A1 (en) 2004-02-05 2005-08-11 Iota Technology, Inc. Electronic memory with tri-level cell pair
US7049865B2 (en) 2004-03-05 2006-05-23 Intel Corporation Power-on detect circuit for use with multiple voltage domains
US7308048B2 (en) 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
US20050213686A1 (en) 2004-03-26 2005-09-29 Texas Instruments Incorporated Reduced complexity transmit spatial waterpouring technique for multiple-input, multiple-output communication systems
GB0407663D0 (en) 2004-04-03 2004-05-05 Ibm Variable gain amplifier
EP1737174B1 (en) 2004-04-16 2015-05-27 Thine Electronics, Inc. Transmitter circuit, receiver circuit, data transmitting method and system
US7042260B2 (en) 2004-06-14 2006-05-09 Micron Technology, Inc. Low power and low timing jitter phase-lock loop and method
US7581157B2 (en) 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
KR100570632B1 (ko) * 2004-07-06 2006-04-12 삼성전자주식회사 클록복원회로 및 방법과 이를 이용한 고속 데이터송수신회로
US7587012B2 (en) 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
US7599390B2 (en) 2004-07-21 2009-10-06 Rambus Inc. Approximate bit-loading for data transmission over frequency-selective channels
US7366942B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Method and apparatus for high-speed input sampling
US7697915B2 (en) 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
US8305247B2 (en) 2004-09-20 2012-11-06 The Trustees Of Columbia University In The City Of New York Low voltage digital to analog converter, comparator and sigma-delta modulator circuits
US7869546B2 (en) 2004-09-30 2011-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Multicode transmission using Walsh Hadamard transform
US7746764B2 (en) 2004-10-22 2010-06-29 Parkervision, Inc. Orthogonal signal generation using vector spreading and combining
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7346819B2 (en) 2004-10-29 2008-03-18 Rambus Inc. Through-core self-test with multiple loopbacks
TWI269524B (en) 2004-11-08 2006-12-21 Richwave Technology Corp Low noise and high gain low noise amplifier
TWI239715B (en) 2004-11-16 2005-09-11 Ind Tech Res Inst Programmable gain current amplifier
ITVA20040054A1 (it) 2004-11-23 2005-02-23 St Microelectronics Srl Metodo per stimare coefficienti di attenuazione di canali, metodo di ricezione di simboli e relativi ricevitore e trasmettitore a singola antenna o multi-antenna
US7496162B2 (en) 2004-11-30 2009-02-24 Stmicroelectronics, Inc. Communication system with statistical control of gain
US20060126751A1 (en) 2004-12-10 2006-06-15 Anthony Bessios Technique for disparity bounding coding in a multi-level signaling system
US7349484B2 (en) 2004-12-22 2008-03-25 Rambus Inc. Adjustable dual-band link
US7457393B2 (en) * 2004-12-29 2008-11-25 Intel Corporation Clock recovery apparatus, method, and system
US7882413B2 (en) 2005-01-20 2011-02-01 New Jersey Institute Of Technology Method and/or system for space-time encoding and/or decoding
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
US7532697B1 (en) 2005-01-27 2009-05-12 Net Logic Microsystems, Inc. Methods and apparatus for clock and data recovery using a single source
EP1867125B1 (en) 2005-03-08 2012-11-07 QUALCOMM Incorporated Transmission methods and apparatus combining pulse position modulation and hierarchical modulation
US7209069B2 (en) 2005-04-13 2007-04-24 Sigmatel, Inc. Successive approximation analog-to-digital converter with current steered digital-to-analog converter
US7735037B2 (en) 2005-04-15 2010-06-08 Rambus, Inc. Generating interface adjustment signals in a device-to-device interconnection system
US7335976B2 (en) 2005-05-25 2008-02-26 International Business Machines Corporation Crosstalk reduction in electrical interconnects using differential signaling
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
TWI311865B (en) * 2005-07-01 2009-07-01 Via Tech Inc Clock and data recovery circuit and method thereof
TWI321898B (en) 2005-07-01 2010-03-11 Via Tech Inc Phase detecting circuit having adjustable gain curve and method thereof
US7639746B2 (en) 2005-07-01 2009-12-29 Apple Inc. Hybrid voltage/current-mode transmission line driver
US20080192621A1 (en) 2005-07-27 2008-08-14 Naoki Suehiro Data Communication System and Data Transmitting Apparatus
US7808883B2 (en) 2005-08-08 2010-10-05 Nokia Corporation Multicarrier modulation with enhanced frequency coding
US7492850B2 (en) * 2005-08-31 2009-02-17 International Business Machines Corporation Phase locked loop apparatus with adjustable phase shift
TW200710801A (en) 2005-09-02 2007-03-16 Richtek Techohnology Corp Driving circuit and method of electroluminescence display
US8085893B2 (en) 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
US7697647B1 (en) 2005-10-03 2010-04-13 Avaya Inc. Method and system for switching between two (or more) reference signals for clock synchronization
US7650525B1 (en) 2005-10-04 2010-01-19 Force 10 Networks, Inc. SPI-4.2 dynamic implementation without additional phase locked loops
US7870444B2 (en) 2005-10-13 2011-01-11 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. System and method for measuring and correcting data lane skews
US7227809B2 (en) 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7970092B2 (en) * 2005-11-22 2011-06-28 Panasonic Corporation Phase comparator and regulation circuit
US7570704B2 (en) 2005-11-30 2009-08-04 Intel Corporation Transmitter architecture for high-speed communications
KR100656370B1 (ko) 2005-12-05 2006-12-11 한국전자통신연구원 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
JP2007174552A (ja) 2005-12-26 2007-07-05 Renesas Technology Corp 発振回路およびそれを内蔵した半導体集積回路
US20070201597A1 (en) 2006-01-03 2007-08-30 Hongkai He Sub-sampled digital programmable delay locked loop with triangular waveform preshaper
US20070183552A1 (en) * 2006-02-03 2007-08-09 Sanders Anthony F Clock and data recovery circuit including first and second stages
JP4705858B2 (ja) 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
US7987415B2 (en) 2006-02-15 2011-07-26 Samsung Electronics Co., Ltd. Method and system for application of unequal error protection to uncompressed video for transmission over wireless channels
US7694204B2 (en) 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
US7356213B1 (en) 2006-03-28 2008-04-08 Sun Microsystems, Inc. Transparent switch using optical and electrical proximity communication
US8331512B2 (en) 2006-04-04 2012-12-11 Rambus Inc. Phase control block for managing multiple clock domains in systems with frequency offsets
US8129969B1 (en) 2006-04-07 2012-03-06 Marvell International Ltd. Hysteretic inductive switching regulator with power supply compensation
US20070263711A1 (en) 2006-04-26 2007-11-15 Theodor Kramer Gerhard G Operating DSL subscriber lines
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US7539532B2 (en) 2006-05-12 2009-05-26 Bao Tran Cuffless blood pressure monitoring appliance
US8091006B2 (en) 2006-06-02 2012-01-03 Nec Laboratories America, Inc. Spherical lattice codes for lattice and lattice-reduction-aided decoders
KR100806117B1 (ko) 2006-06-23 2008-02-21 삼성전자주식회사 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
US7688102B2 (en) 2006-06-29 2010-03-30 Samsung Electronics Co., Ltd. Majority voter circuits and semiconductor devices including the same
US7925030B2 (en) 2006-07-08 2011-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Crosstalk cancellation using load impedence measurements
US7439761B2 (en) 2006-07-12 2008-10-21 Infineon Technologies Ag Apparatus and method for controlling a driver strength
BRPI0714127A2 (pt) 2006-07-13 2012-12-25 Qualcomm Inc codificaÇço de vÍdeo com escalabilidade de granularidade fina utilizando fragmentos alinhados por ciclo.
US7933770B2 (en) 2006-07-14 2011-04-26 Siemens Audiologische Technik Gmbh Method and device for coding audio data based on vector quantisation
US8295250B2 (en) 2006-07-24 2012-10-23 Qualcomm Incorporated Code interleaving for a structured code
US7336112B1 (en) 2006-08-21 2008-02-26 Huaya Microelectronics, Ltd. False lock protection in a delay-locked loop (DLL)
KR100807115B1 (ko) 2006-09-29 2008-02-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
US20080104374A1 (en) 2006-10-31 2008-05-01 Motorola, Inc. Hardware sorter
TWI327823B (en) 2006-11-15 2010-07-21 Realtek Semiconductor Corp Phase-locked loop capable of dynamically adjusting a phase of an output signal according to a detection result of a phase/frequency detector, and method thereof
US7698088B2 (en) 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
US20080159448A1 (en) 2006-12-29 2008-07-03 Texas Instruments, Incorporated System and method for crosstalk cancellation
US8184686B2 (en) 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US7462956B2 (en) 2007-01-11 2008-12-09 Northrop Grumman Space & Mission Systems Corp. High efficiency NLTL comb generator using time domain waveform synthesis technique
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
JP4763622B2 (ja) 2007-01-19 2011-08-31 株式会社日立製作所 電圧制御発振回路およびそれを用いた通信機器
EP1863214A1 (en) 2007-01-25 2007-12-05 Agilent Technologies, Inc. Digital signal analysis with evaluation of selected signal bits
JP2010518749A (ja) 2007-02-12 2010-05-27 ラムバス・インコーポレーテッド 高速低電力差動受信機ＲｏｂｅｒｔＥ．ＰａｌｍｅｒＪｏｈｎＷ．Ｐｏｕｌｔｏｎ
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP4864769B2 (ja) 2007-03-05 2012-02-01 株式会社東芝 Ｐｌｌ回路
US20080219399A1 (en) 2007-03-07 2008-09-11 Nary Kevin R Frequency Divider With Symmetrical Output
US7860190B2 (en) 2007-03-19 2010-12-28 Quantum Corporation Multi-channel timing recovery system
CN101286775A (zh) 2007-04-12 2008-10-15 北京三星通信技术研究有限公司 采用增强信号检测的多天线空间复用系统
WO2008130878A2 (en) 2007-04-19 2008-10-30 Rambus Inc. Techniques for improved timing control of memory devices
KR100871711B1 (ko) 2007-05-03 2008-12-08 삼성전자주식회사 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법
EP2156555A4 (en) 2007-06-05 2013-07-24 Rambus Inc TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK
US8649840B2 (en) 2007-06-07 2014-02-11 Microchips, Inc. Electrochemical biosensors and arrays
CN101072048B (zh) 2007-06-13 2013-12-04 华为技术有限公司 信息参数的调整方法及装置
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US20090059782A1 (en) 2007-08-29 2009-03-05 Rgb Systems, Inc. Method and apparatus for extending the transmission capability of twisted pair communication systems
CN101399798B (zh) 2007-09-27 2011-07-06 北京信威通信技术股份有限公司 一种ofdma无线通信系统的稳健信号传输方法及装置
US8159375B2 (en) 2007-10-01 2012-04-17 Rambus Inc. Simplified receiver for use in multi-wire communication
US9197470B2 (en) 2007-10-05 2015-11-24 Innurvation, Inc. Data transmission via multi-path channels using orthogonal multi-frequency signals with differential phase shift keying modulation
JP5465376B2 (ja) 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
US7777581B2 (en) * 2007-10-19 2010-08-17 Diablo Technologies Inc. Voltage Controlled Oscillator (VCO) with a wide tuning range and substantially constant voltage swing over the tuning range
WO2009055146A1 (en) 2007-10-24 2009-04-30 Rambus Inc. Encoding and decoding techniques with improved timing margin
US7899653B2 (en) 2007-10-30 2011-03-01 Micron Technology, Inc. Matrix modeling of parallel data structures to facilitate data encoding and/or jittery signal generation
JP2009118049A (ja) 2007-11-05 2009-05-28 Panasonic Corp 離散時間型増幅回路及びアナログ・ディジタル変換器
WO2009067633A1 (en) 2007-11-20 2009-05-28 California Institute Of Technology Rank modulation for memory devices
US8429492B2 (en) 2007-11-30 2013-04-23 Marvell World Trade Ltd. Error correcting code predication system and method
JP2009134573A (ja) 2007-11-30 2009-06-18 Nec Corp マルチチップ半導体装置およびデータ転送方法
US8159376B2 (en) 2007-12-07 2012-04-17 Rambus Inc. Encoding and decoding techniques for bandwidth-efficient communication
EP2071786B1 (en) 2007-12-14 2020-12-23 Vodafone Holding GmbH Method and transceiver for data communication
US8588254B2 (en) 2007-12-17 2013-11-19 Broadcom Corporation Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
KR100934007B1 (ko) 2007-12-18 2009-12-28 한국전자통신연구원 다중입력 다중출력 수신기에서 다차원 검출 장치 및방법과, 이를 이용한 수신 장치
EP2232377B1 (en) 2007-12-19 2012-02-08 Rambus Inc. Asymmetric communication on shared links
US8253454B2 (en) 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
CN101601199B (zh) 2007-12-28 2013-04-17 日本电气株式会社 用于多扇区无线通信系统的信号处理及其方法
US20090167389A1 (en) 2007-12-31 2009-07-02 Chipidea Microelectronica S.A. Voltage-Controlled Oscillator
US8055095B2 (en) 2008-01-23 2011-11-08 Sparsense, Inc. Parallel and adaptive signal processing
CN101499048A (zh) 2008-01-29 2009-08-05 国际商业机器公司 总线编/解码方法和总线编/解码器
FR2927205A1 (fr) 2008-01-31 2009-08-07 Commissariat Energie Atomique Procede de codage spatio-temporel a faible papr pour systeme de communication multi-antenne de type uwb impulsionnel
EP2241050B1 (en) 2008-02-01 2018-08-08 Rambus Inc. Receiver with enhanced clock and data recovery
US7841909B2 (en) 2008-02-12 2010-11-30 Adc Gmbh Multistage capacitive far end crosstalk compensation arrangement
KR20090090928A (ko) 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
CN101478286A (zh) 2008-03-03 2009-07-08 锐迪科微电子（上海）有限公司 方波-正弦波信号转换方法及转换电路
WO2009111175A1 (en) 2008-03-06 2009-09-11 Rambus Inc. Error detection and offset cancellation during multi-wire communication
KR100963410B1 (ko) 2008-03-11 2010-06-14 한국전자통신연구원 릴레이 시스템에서 신호점 재배열 또는 중첩 변조를 기반으로 하는 협력 수신 다이버시티 장치 및 방법
KR101013444B1 (ko) 2008-03-14 2011-02-14 주식회사 하이닉스반도체 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
US7795937B2 (en) 2008-03-26 2010-09-14 Mstar Semiconductor, Inc. Semi-digital delay locked loop circuit and method
US8134411B2 (en) * 2008-04-17 2012-03-13 Texas Instruments Incorporated Computation spreading utilizing dithering for spur reduction in a digital phase lock loop
WO2009154797A2 (en) 2008-06-20 2009-12-23 Rambus, Inc. Frequency responsive bus coding
CN101610115A (zh) 2008-06-20 2009-12-23 华为技术有限公司 光信号的产生方法及装置
US8149955B2 (en) 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
JP2011529298A (ja) 2008-07-27 2011-12-01 ラムバス・インコーポレーテッド 受信側の供給負荷の分散方法及びシステム
US8341492B2 (en) 2008-07-28 2012-12-25 Broadcom Corporation Quasi-cyclic LDPC (low density parity check) code construction
US8138798B2 (en) 2008-07-29 2012-03-20 Fujitsu Limited Symmetric phase detector
JP2010045133A (ja) 2008-08-11 2010-02-25 Toshiba Corp 半導体集積回路装置
JP5266325B2 (ja) 2008-08-18 2013-08-21 日本電信電話株式会社 ベクトル合成型移相器、光トランシーバおよび制御回路
US20100046644A1 (en) 2008-08-19 2010-02-25 Motorola, Inc. Superposition coding
US8407511B2 (en) 2008-08-28 2013-03-26 Agere Systems Llc Method and apparatus for generating early or late sampling clocks for CDR data recovery
JP5319219B2 (ja) 2008-09-16 2013-10-16 株式会社ブリヂストン コード製造装置及びコード製造方法
FR2936384A1 (fr) 2008-09-22 2010-03-26 St Microelectronics Grenoble Dispositif d'echange de donnees entre composants d'un circuit integre
US8442099B1 (en) 2008-09-25 2013-05-14 Aquantia Corporation Crosstalk cancellation for a common-mode channel
US8103287B2 (en) 2008-09-30 2012-01-24 Apple Inc. Methods and apparatus for resolving wireless signal components
KR100985413B1 (ko) 2008-10-14 2010-10-06 주식회사 하이닉스반도체 지연회로 및 그를 포함하는 지연고정루프회로
US8601338B2 (en) 2008-11-26 2013-12-03 Broadcom Corporation Modified error distance decoding of a plurality of signals
KR101173942B1 (ko) 2008-11-28 2012-08-14 한국전자통신연구원 데이터 송신 장치, 데이터 수신 장치, 데이터 전송 시스템 및 데이터 전송 방법
US8917783B2 (en) 2008-12-03 2014-12-23 Rambus Inc. Resonance mitigation for high-speed signaling
US7852109B1 (en) 2008-12-15 2010-12-14 Xilinx, Inc. Method and apparatus for supplying a clock to a device under test
US8232843B2 (en) 2008-12-22 2012-07-31 Stmicroelectronics International N.V. Matrix structure oscillator
AU2008264232B2 (en) 2008-12-30 2012-05-17 Canon Kabushiki Kaisha Multi-modal object signature
US8472513B2 (en) 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
JP4748227B2 (ja) 2009-02-10 2011-08-17 ソニー株式会社 データ変調装置とその方法
TWI430622B (zh) 2009-02-23 2014-03-11 Inst Information Industry 訊號傳輸裝置、傳輸方法及其電腦程式產品
US8428177B2 (en) 2009-02-25 2013-04-23 Samsung Electronics Co., Ltd. Method and apparatus for multiple input multiple output (MIMO) transmit beamforming
JP5316194B2 (ja) 2009-04-20 2013-10-16 ソニー株式会社 Ａｄ変換器
US8437440B1 (en) 2009-05-28 2013-05-07 Marvell International Ltd. PHY frame formats in a system with more than four space-time streams
JP5187277B2 (ja) 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法
JP2012532369A (ja) 2009-06-30 2012-12-13 ラムバス・インコーポレーテッド ノイズを補償するためにクロック信号を調節する技法
KR20110002144A (ko) * 2009-07-01 2011-01-07 칭화대학교 하이브리드 ｆｉｒ 필터링 기법이 적용된 지연 동기 루프 및 이를 포함하는 반도체 메모리 장치
WO2011011327A1 (en) 2009-07-20 2011-01-27 National Ict Australia Limited Neuro-stimulation
EP2457333B1 (en) 2009-07-20 2015-12-16 Lantiq Deutschland GmbH Method and apparatus for vectored data communication
CN101645702B (zh) 2009-08-03 2011-11-02 四川和芯微电子股份有限公司 占空比调节方法和电路
FR2952197B1 (fr) * 2009-10-29 2012-08-31 Commissariat Energie Atomique Dispositif de generation de signaux d'horloge a comparaison asymetrique d'erreurs de phase
EP2494753A2 (en) 2009-10-30 2012-09-05 Bangor University Synchronisation process in optical frequency division multiplexing transmission systems
US8681894B2 (en) 2009-11-03 2014-03-25 Telefonaktiebolaget L M (Publ) Digital affine transformation modulated power amplifier for wireless communications
US8279745B2 (en) 2009-11-23 2012-10-02 Telefonaktiebolaget L M Ericsson (Publ) Orthogonal vector DSL
US8552781B2 (en) 2009-12-17 2013-10-08 Intel Corporation Digital quadrature phase correction
TWI562554B (en) 2009-12-30 2016-12-11 Sony Corp Communications system and device using beamforming
US8295336B2 (en) 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
KR101083639B1 (ko) 2010-03-29 2011-11-16 주식회사 하이닉스반도체 반도체 장치 및 그 동작 방법
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US8880783B2 (en) 2011-07-05 2014-11-04 Kandou Labs SA Differential vector storage for non-volatile memory
US8755426B1 (en) 2012-03-15 2014-06-17 Kandou Labs, S.A. Rank-order equalization
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9059816B1 (en) 2010-05-20 2015-06-16 Kandou Labs, S.A. Control loop management and differential delay correction for vector signaling code communications links
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US8718184B1 (en) 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US8989317B1 (en) 2010-05-20 2015-03-24 Kandou Labs, S.A. Crossbar switch decoder for vector signaling codes
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range
US8578246B2 (en) 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US8594262B2 (en) 2010-06-17 2013-11-26 Transwitch Corporation Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit
US8897134B2 (en) 2010-06-25 2014-11-25 Telefonaktiebolaget L M Ericsson (Publ) Notifying a controller of a change to a packet forwarding configuration of a network element over a communication channel
US9331962B2 (en) 2010-06-27 2016-05-03 Valens Semiconductor Ltd. Methods and systems for time sensitive networks
US8602643B2 (en) 2010-07-06 2013-12-10 David Phillip Gardiner Method and apparatus for measurement of temperature and rate of change of temperature
EP2532177B1 (en) 2010-08-18 2017-02-01 Analog Devices, Inc. Charge sharing analog computation circuitry and applications
JP5463246B2 (ja) 2010-09-01 2014-04-09 株式会社日立製作所 位相同期回路、ｃｄｒ回路及び受信回路
US8773964B2 (en) 2010-09-09 2014-07-08 The Regents Of The University Of California CDMA-based crosstalk cancellation for on-chip global high-speed links
US8429495B2 (en) 2010-10-19 2013-04-23 Mosaid Technologies Incorporated Error detection and correction codes for channels and memories with incomplete error characteristics
US20120106539A1 (en) 2010-10-27 2012-05-03 International Business Machines Corporation Coordinating Communications Interface Activities in Data Communicating Devices Using Redundant Lines
KR101927821B1 (ko) 2010-12-17 2019-03-13 맷슨 테크놀로지, 인크. 플라즈마 처리를 위한 유도 결합 플라즈마 소스
US8583072B1 (en) 2010-12-21 2013-11-12 Csr Technology Inc. Multiphase local oscillator generator circuit for a broadband tuner device
US8750176B2 (en) 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US8532240B2 (en) 2011-01-03 2013-09-10 Lsi Corporation Decoupling sampling clock and error clock in a data eye
US8620166B2 (en) 2011-01-07 2013-12-31 Raytheon Bbn Technologies Corp. Holevo capacity achieving joint detection receiver
JP5613581B2 (ja) 2011-02-09 2014-10-29 ルネサスエレクトロニクス株式会社 発振器及び半導体集積回路装置
WO2012121689A1 (en) 2011-03-04 2012-09-13 Hewlett-Packard Development Company, L.P. Antipodal-mapping-based encoders and decoders
JP5672092B2 (ja) 2011-03-17 2015-02-18 株式会社リコー スペクトラム拡散クロック発生回路
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
CN107517384B (zh) 2011-06-16 2020-06-30 Ge视频压缩有限责任公司 解码器、编码器、解码方法、编码方法以及存储介质
EP2557687B1 (en) 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
WO2013028181A1 (en) * 2011-08-23 2013-02-28 Intel Corporation Digital delay-locked loop with drift sensor
TW201310897A (zh) 2011-08-29 2013-03-01 Novatek Microelectronics Corp 具動態轉導補償之多輸入差動放大器
US9455765B2 (en) 2011-09-07 2016-09-27 Commscope, Inc. Of North Carolina Communications connectors having frequency dependent communications paths and related methods
US8441291B2 (en) * 2011-09-23 2013-05-14 Silicon Laboratories Inc. PLL using interpolative divider as digitally controlled oscillator
CN103036537B (zh) 2011-10-09 2016-02-17 瑞昱半导体股份有限公司 相位内插器、多相位内插装置及内插时钟的产生方法
US8751880B2 (en) 2011-10-11 2014-06-10 Broadcom Corporation Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor
US8749280B2 (en) 2011-10-17 2014-06-10 Mediatek Inc. Frequency synthesizer and associated method
US8457269B2 (en) 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
TWI463804B (zh) 2011-10-28 2014-12-01 Phison Electronics Corp 時脈資料回復電路
US8854945B2 (en) 2011-11-09 2014-10-07 Qualcomm Incorporated Enhanced adaptive gain control in heterogeneous networks
JP5799786B2 (ja) 2011-12-09 2015-10-28 富士電機株式会社 オートゼロアンプ及び該アンプを使用した帰還増幅回路
US8898504B2 (en) 2011-12-14 2014-11-25 International Business Machines Corporation Parallel data communications mechanism having reduced power continuously calibrated lines
US8994362B2 (en) 2011-12-15 2015-03-31 Marvell World Trade Ltd. RF power detection circuit with insensitivity to process, temperature and load impedance variation
FR2985125A1 (fr) 2011-12-21 2013-06-28 France Telecom Procede de transmission d'un signal numerique pour un systeme ms-marc semi-orthogonal, produit programme et dispositif relais correspondants
US8520348B2 (en) 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
US8750406B2 (en) 2012-01-31 2014-06-10 Altera Corporation Multi-level amplitude signaling receiver
US8615062B2 (en) 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US8786346B2 (en) * 2012-02-15 2014-07-22 Megachips Corporation Phase interpolator and method of phase interpolation with reduced phase error
JP5597660B2 (ja) 2012-03-05 2014-10-01 株式会社東芝 Ａｄ変換器
WO2013137863A1 (en) 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
US8929497B2 (en) 2012-03-16 2015-01-06 Lsi Corporation Dynamic deskew for bang-bang timing recovery in a communication system
US8711919B2 (en) 2012-03-29 2014-04-29 Rajendra Kumar Systems and methods for adaptive blind mode equalization
US8604879B2 (en) 2012-03-30 2013-12-10 Integrated Device Technology Inc. Matched feedback amplifier with improved linearity
US8614634B2 (en) 2012-04-09 2013-12-24 Nvidia Corporation 8b/9b encoding for reducing crosstalk on a high speed parallel bus
US20130285720A1 (en) 2012-04-26 2013-10-31 Rafel Jibry Multiple channel phase detection
US9183085B1 (en) 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US9207070B2 (en) 2012-05-24 2015-12-08 Qualcomm Incorporated Transmission of affine-invariant spatial mask for active depth sensing
US8951072B2 (en) 2012-09-07 2015-02-10 Commscope, Inc. Of North Carolina Communication jacks having longitudinally staggered jackwire contacts
US9093791B2 (en) 2012-11-05 2015-07-28 Commscope, Inc. Of North Carolina Communications connectors having crosstalk stages that are implemented using a plurality of discrete, time-delayed capacitive and/or inductive components that may provide enhanced insertion loss and/or return loss performance
US8873606B2 (en) 2012-11-07 2014-10-28 Broadcom Corporation Transceiver including a high latency communication channel and a low latency communication channel
US8975948B2 (en) 2012-11-15 2015-03-10 Texas Instruments Incorporated Wide common mode range transmission gate
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
US9397868B1 (en) 2012-12-11 2016-07-19 Rambus Inc. Split-path equalizer and related methods, devices and systems
US9048824B2 (en) 2012-12-12 2015-06-02 Intel Corporation Programmable equalization with compensated impedance
EP2926260B1 (en) 2013-01-17 2019-04-03 Kandou Labs S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
US9069995B1 (en) 2013-02-21 2015-06-30 Kandou Labs, S.A. Multiply accumulate operations in the analog domain
WO2014164889A2 (en) 2013-03-11 2014-10-09 Spectra7 Microsystems Ltd Reducing electromagnetic radiation emitted from high-speed interconnects
JP6032080B2 (ja) 2013-03-22 2016-11-24 富士通株式会社 受信回路及び受信回路の制御方法
JP6032081B2 (ja) 2013-03-22 2016-11-24 富士通株式会社 受信回路、及び半導体集積回路
JP6079388B2 (ja) 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法
US9152495B2 (en) 2013-07-03 2015-10-06 SanDisk Technologies, Inc. Managing non-volatile media using multiple error correcting codes
KR20150017996A (ko) 2013-08-08 2015-02-23 에스케이하이닉스 주식회사 노이즈 검출 회로, 이를 포함하는 지연 고정 루프와 듀티 싸이클 보정기
CN103516650B (zh) 2013-09-10 2016-06-01 华中科技大学 一种mimo无线通信非相干酉空时调制的对跖解调方法及对跖解调器
US8976050B1 (en) 2013-09-12 2015-03-10 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
JP6171843B2 (ja) 2013-10-25 2017-08-02 富士通株式会社 受信回路
WO2015077608A1 (en) 2013-11-22 2015-05-28 Kandou Labs SA Multiwire linear equalizer for vector signaling code receiver
US9325489B2 (en) 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
CN203675093U (zh) 2014-01-07 2014-06-25 浙江大学城市学院 基于浮栅技术的动态异或门设计
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
US20150220472A1 (en) 2014-02-05 2015-08-06 Qualcomm Incorporated Increasing throughput on multi-wire and multi-lane interfaces
JP6294691B2 (ja) 2014-02-07 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102240544B1 (ko) 2014-02-28 2021-04-19 칸도우 랩스 에스에이 클록 임베디드 벡터 시그널링 코드
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
GB2527604A (en) 2014-06-27 2015-12-30 Ibm Data encoding in solid-state storage devices
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
WO2016014423A1 (en) 2014-07-21 2016-01-28 Kandou Labs S.A. Multidrop data transfer
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
US9379921B2 (en) 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
US9602111B1 (en) 2014-09-24 2017-03-21 Sk Hynix Memory Solutions Inc. Delay locked loop (DLL) locked to a programmable phase
JP6361433B2 (ja) 2014-10-02 2018-07-25 富士通株式会社 周波数検出回路及び受信回路
JP6498912B2 (ja) 2014-11-10 2019-04-10 株式会社メガチップス スキュー調整回路及びスキュー調整方法
US9374250B1 (en) 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
US10341145B2 (en) 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US9438409B1 (en) 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US10389555B2 (en) 2016-01-28 2019-08-20 Hewlett Packard Enterprise Development Lp Phase delay difference-based channel compensation
US10402166B2 (en) * 2016-02-05 2019-09-03 Sony Corporation System and method for processing data in an adder based circuit
US10498562B2 (en) 2016-04-08 2019-12-03 Hitachi, Ltd. Electric signal transmission device
US10057049B2 (en) 2016-04-22 2018-08-21 Kandou Labs, S.A. High performance phase locked loop
CN109313622B (zh) 2016-04-28 2022-04-15 康杜实验室公司 用于密集路由线组的向量信令码
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10250375B2 (en) 2016-09-22 2019-04-02 Qualcomm Incorporated Clock synchronization
US9960902B1 (en) 2016-12-15 2018-05-01 Xilinx, Inc. Temporal change in data-crossing clock phase difference to resolve meta-stability in a clock and data recovery circuit
US10312892B2 (en) 2017-01-31 2019-06-04 International Business Machines Corporation On-chip waveform measurement
JP6839354B2 (ja) 2017-02-03 2021-03-10 富士通株式会社 Ｃｄｒ回路及び受信回路
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10063222B1 (en) 2017-09-25 2018-08-28 International Business Machines Corporation Dynamic control of edge shift for duty cycle correction
US11290115B2 (en) 2018-06-12 2022-03-29 Kandou Labs, S.A. Low latency combined clock data recovery logic network and charge pump circuit
US11424777B2 (en) * 2018-06-14 2022-08-23 Ubiqam Ltd. Methods and systems for mitigation of interference signals for a wireless network receiver
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US11204888B2 (en) 2020-02-12 2021-12-21 Samsung Display Co., Ltd. System and method for controlling CDR and CTLE parameters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026134A (en) * 1997-06-19 2000-02-15 Cypress Semiconductor Corp. Phase locked loop (PLL) with linear parallel sampling phase detector
CN1913359A (zh) * 2005-08-11 2007-02-14 三星电子株式会社 具有低时钟频率的时钟数据恢复装置及方法
CN101569103A (zh) * 2006-12-27 2009-10-28 艾利森电话股份有限公司 数字控制的模拟频率合成器

Also Published As

Publication number Publication date
CN109314518A (zh) 2019-02-05
US11606186B2 (en) 2023-03-14
US11265140B2 (en) 2022-03-01
EP3446403B1 (en) 2021-01-06
CN115085727A (zh) 2022-09-20
EP3826184A1 (en) 2021-05-26
CN115051705A (zh) 2022-09-13
US20200213075A1 (en) 2020-07-02
US20190007192A1 (en) 2019-01-03
US20190363868A1 (en) 2019-11-28
US20220191000A1 (en) 2022-06-16
US20170310456A1 (en) 2017-10-26
US10587394B2 (en) 2020-03-10
US10374787B2 (en) 2019-08-06
EP3446403A4 (en) 2019-12-18
US10057049B2 (en) 2018-08-21
EP3446403A1 (en) 2019-02-27
WO2017185072A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
CN109314518B (zh) 高性能锁相环
US11245402B2 (en) Matrix phase interpolator for phase locked loop
CN110945830B (zh) 多模式数据驱动型时钟恢复电路
US10686584B2 (en) Quadrature and duty cycle error correction in matrix phase lock loop
US10355852B2 (en) Lock detector for phase lock loop
WO2020210359A1 (en) Measurement and correction of multiphase clock duty cycle and skew
CN111512369B (zh) 多通道数据接收器的时钟数据恢复装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant