SE521575C2 - Kalibrering av A/D omvandlare - Google Patents

Description

lO 15 20 25 30 __ . f w; . ; . . f . . . . * . . . . t, _..._, , I" . =. .v a ä . | , . . . ~ i .. ., . . ... . u - ß u , r u V , , .- , . » .xy f 1.; .. , - ; « i 1 .l | » .a x . f. . , . - . , . w w vf m :i t. a f SAMMANFATTNING Ett syfte med den föreliggande uppfinningen är att förbättra utnyttjandet av de kalibrerande D / A-omvandlarnas upplösning i A/D-omvandlare av flash- typ eller A/D-subomvandlare för att öka A/D-omvandlarens totala nog- grannhet och garantera att inga fel ersätter/ överskrider det kalibrerande D /A-omvandlarintervallet.

Detta syfte uppnås i enlighet med de bifogade patentkraven.

Kortfattat bestämmer den föreliggande uppfinningen kompenseringsfelínter- vallet för den hela uppsättningen av kornparatorer och anpassar därefter varje kalibrerande D /A-omvandlares dynamiska intervall till det bestämda kompenseringsfelintervallet. Detta maximerar utnyttjande av de kalibrerande D / A-omvandlarnas upplösning.

Uppfinningen kan tillämpas på många A/D-omvandlarstrukturer, såsom A/D-omvandlare av flash-, sub-ranging-, multíbitars sigma-delta- och pipe- linetyp. System som erfordrar sådana A/D-omvandlare kan hittas i till ex- empel basstationer för bredbandiga digitala radiosystem såsom WCDMA, GSM, UTMS.

KORT BESKRIVNING AV RITNINGARNA Uppfinningen, tillsammans med ytterligare syften och fördelar med denna, kan bäst förstås genom hänvisningar till följande beskrivning tillsammans med de medföljande ritningarna, i vilka: Fíg. 1 är ett blockdiagram av en typisk A / D-omvandlare av pipelinetyp; Fig. 2 är ett blockdiagram av ett typiskt steg hos A/D-omvandlaren i Fig. 1; Fig. 3 är ett blockdiagram av ett typiskt kalibrerat komparatorsteg enligt känd teknik; lO 15 20 25 30 521 5.- :«Q:--.= 1 w m; . . « » f u H n.. i , /5 f f . , , Ö 1 . , . , , , f ., . _ . . > - . . . , , ,V >- » , ->. i .., . . , ; z i = »_ -- u » 1» . ,. .= . . _, .. i. v» . . , , Fig. 4 är ett blockdiagram som illustrerar principerna med ett kompa- ratorsteg med kalibrerat kompenseringsintervall i enlighet med den förelig- gande uppfinningen; Fig. 5 är ett blockdiagram av en belysande utföringsform av ett kompa- ratorsteg kalibrerat över ett kompenseringsintervall i enlighet med den före- liggande uppfinningen; Fig. 6 är ett blockdiagram av en styrenhet för intervallkalibrering som används i utföringsformen i Fig. 5; Fig. 7 är ett tidsdiagrarrn som illustrerar olika signaler i styrenheten för intervallkalibrering i Fig. 6; Fig. 8 illustrerar en kalibrerande D / A-omvandlare med symmetriskt ut- svängning som kan användas i styrenheten för intervallkalibrering i Fig. 6; Fig. 9 är ett blockdiagram av en annan belysande utföringsform av ett komparatorsteg med kalibrerat kompenseringsintervall i enlighet med den föreliggande uppfinningen; Fig. 10 är ett blockdiagram av en styrenhet för intervallkalibrering som används i utföringsformen i Fig. 9; Fig. ll illustrerar en kalibrerande D /A-omvandlare med asymmetrisk utsvängning som kan användas i styrenheten för intervallkalibrering i Fig. 10; samt Fig. 12 är ett flödesschema som illustrerar kalibreringsförfarandet för ett kompenseringsintervall i enlighet med den föreliggande uppfinningen.

DETALJERAD BESKRIVNING I den följande beskrivningen kommer samma hänvisningsbeteckningar att användas för samma eller liknande element.

I denna beskrivning kommer en A/ D-omvandlare av pipelinetyp att använ- das för att belysa det föreslagna intervallkalibreringsförfarandet men förfa- randet kan även tillämpas på andra typer av omvandlare såsom cykliska A/ D-omvandlare och A/ D-omvandlare av flash-, sub-ranging- samt multi- l0 15 20 25 30 521 575 bitars delta-sigmatyp eller då ett stort antal parallella kompenseringskalibre- radc komparatorer används.

Fig. l är ett blockdiagram av en typisk A/D-ornvandlare av pipelinetyp. En N-bitars analog-till-digital omvandling utförs i två eller fler steg, varvid varje steg extrahera {Ni, Nz Nx} bitar av information representerad av de digitala orden {d1, d2 dxlf, där K är antalet pipelinesteg. Det första pipelinesteget extraherar de Ni mest signifikanta bitarna genom användning av en N1- bítars A/D-subornvandlare 10. Därefter subtraheras det uppskattade värdet från den analoga insignalen Vin med en D/ A-subomvandlare 12 och en adde- rare 14, vilket efterlämnar en rest som innehåller den information som är nödvändig för extrahering av mindre signifikanta bitar. Vanligtvis förstärks resten av en förstärkare 16 med en förstärkning G1 för upprättande av det lämpliga signalintervallet för steg 2. Dessa delsteg upprepas för alla K steg förutom det sista pipelinesteget som inte behöver generera en analog utsig- nal och har därför inte någon D/A-omvandlare, adderare eller förstärkare utan endast en A/D-omvandlare 10. De digitala orden {di, dz di<} kombi- neras därefter för bildande av det digitala utordet du: i en enhet 18 för tid- sensning och digital korrigering av A/ D-subomvandlarnas data.

För att förenkla den efterföljande beskrivningen antas det att ett A/ D- omvandlarsteg har en upplösning på 3 bitar. Detta antal är tillräckligt litet för att kunna hanteras lätt men är även tillräckligt stort för att belysa de vä- sentliga särdragen hos ett typiskt fall. Det inses emellertid att i allmänhet kan antalet bitar vara större. Detta är särskilt fallet för en A/D-omvandlare av flashtyp med ett steg, vilken typiskt sett har en upplösning på upp till l0 bitar.

Fig. 2 är ett blockdiagram av ett typiskt steg hos A/D-omvandlaren i Fig. l.

A / D-subomvandlaren 10 innefattar ett antal komparatorer COMPl COMP7 _ En ingångsterminal hos varje komparator är ansluten till en mot- svarande referens- eller tröskelspänning V1 V7. Dessa referensspänningar bildas av en referenssignalgenerator 20. Den andra ingängsterminalen hos lO 15 20 25 30 521 575 varje komparator mottager den analoga insignalen (samma signal till varje komparator). Utsignalerna från komparatorerna bildar tillsammans det di- gitaliserade värdet i termometerkod. Dessa signaler låses i hållelement Ll L7 och vidarebefordras till D/ A-subomvandlaren 12 över en termometerkod- buss TH1 TH7, där de omvandlas till ett motsvarande analogt värde i D /A-subomvandlaren 12. Detta värde subtraheras från det ursprungliga analoga värdet i adderaren 14 och restsignalen förstärks med en förstärk- ning på 4 i förstärkarelementet 16. Termometerkoden omvandlas även till binör kod i element 22.

F ig. 3 är ett blockdiagram av ett typiskt kompenseringskalibrerat kompara- torsteg enligt känd teknik. I denna och efterföljande figurer har vissa av komparatorerna (och deras motsvarande kalibrerande element) antytts med punkter för att öka läsbarheten av ritningarna. Komparatorernas COMPl COMP7 utlösningspunkter anpassas (för kompensering av komparatorernas kompensering) av enskilda kalibrerande D / A-omvandlare C-DACl C- DAC7, vilka mottager kalibreringsvärden från motsvarande register REGl REG7. Ett problem med detta arrangemang enligt känd teknik är att den största amplituden av kompenseringsfelen som kalibreringen måste klara av ej är känd eller kan variera mycket mellan olika A/ D-omvandlare av samma typ. Detta leder till ett behov av stora kalibreringsintervall för att garantera att alla kompenseringsfel kan täckas av kalibreringen. Under vissa omstän- digheter kommer detta att leda till en oönskad mängd extra chipsyta och upplösning hos de kalibrerande D /A-omvandlarna. Dessutom kommer de kalibrerande D / A-omvandlarnas implementerade upplösning inte att ut- nyttjas till fullo i fall där de faktiska amplituderna av kompenseringsfelen är väsentligen mindre än det implementerade kalibreringsintervallet.

Fig. 4 är ett blockdiagram som illustrerar principerna med ett komparators- teg med kalibrerat kompenseringsintervall i enlighet med den föreliggande uppfinningen. Enligt uppfinningen anpassas varje kalibrerande D / A- omvandlares C-DACl C-DAC7 kalibreringsintervall av en intervall-D /A- omvandlare R-DAC som styrs av en styrenhet för intervallkalibrering RCC. lO 15 20 25 30 521 575 6 Under intervallkalibrering ansluter styrenheten RCC varje komparators båda ingångar till den motsvarande referensspänningen V1 V7 genom använd- ning av omkopplare SWl SW7. På detta sätt kommer komparatorkompen- seringarna att bestämma komparatorernas uttillständ, antingen O eller 1.

Styrenheten RCC vidarebefordrar därefter en uppsättning av gemensamma kalibreringsvärden till alla register REGl REG7 för att tvinga alla kompa- ratorer att utföra en övergång från O till 1 och vice versa. Samtidigt bestäm- mer den det minimala kalibreringsintervall OFFS_RANGE som erfordras för att täcka alla komparatorkompen seringar (detta kommer att beskrivas i de- talj nedan). Varje kalibrerande D / A-omvandlare kommer således att anpas- sas för att ha detta erfordrade kompenseringskalibreringsintervall, vilket därigenom till fullo utnyttjar de kalibrerande D/ A-omvandlarnas upplösning.

Eftersom en intervall-D/A-omvandlare kan betjäna större grupper av kalib- rerande D /A-omvandlare kan mängden extra maskinvara inklusive extra kalibreringslogik för intervall-D/A-ornvaridlareii fortfarande vara lätthanter- lig. En sådan grupp kan vara en A/D-subomvandlares kalibrerande D /A- omvandlar i en A/D-omvandlare av pipelinetyp eller alla kalibrerande D / A- omvandlare på ett chips, beroende på den specifika tillämpningen.

En belysande utföringsform av intervallkalibreringsapparaten i enlighet med den föreliggande uppfinningen kommer nu att beskrivas med hänvisning till Fig. 5-8.

Fig. 5 är ett blockdiagram av en belysande utföringsform av ett kompense- ringskalibrerat komparatorsteg i enlighet med den föreliggande uppfinning- en. Denna utföringsform innefattar en grupp av komparatorer COMPl COMP7 som använder differentiella kalibrerande D/A-omvandlare C-DACl . C-DAC7 för borttagande av komparatorkompenseringarna. Komparato- ruppställningen skulle till exempel kunna vara en A/D-omvandlare av flashtyp eller en A / D-subomvandlare i en cyklisk A / D-omvandlare eller A / D- omvandlare av pipeline-, sub-ranging- eller delta-sigmatyp. De differentiella kalibrerande D/A-omvandlarna antas här ha en symmetrisk svängning runt 10 15 9.0 25 30 noll utsignal utan möjlighet att oberoende skräddarsy negativa och positiva intervall. Den allmänna idén med denna utföringsform är att stega upp in- tervall-D/A-omvandlaren R-DAC från dess minimala värde till ett värde där alla kalibrerande D /A-omvandlarnas maximala värden precis åsidosätter alla komparatorkompenseringarna. För att uppnå detta delas intervallupp- stegningen upp i två uppstegningsfaser: en för att undersöka den mest posi- tiva kompenseringen och en för att undersöka den mest negativa kompense- ringen. I denna specifika implementering testas den maximallt negativa kompenseringen först men turordningen är irrelevant. och kan skiftas. Upp- stegningen och testet styrs av styrenheten för intervallkalibrering RCC, vil- ken visas utförligt i Fig. 6. I sin tur innehåller RCC-enheten en testenhet för tillräckligt intervall ART som används för att indikera antingen alla höga (ONES) eller alla låga (ZEROS) tillstånd på komparatorutgångsbussen (ter- mometerkodbussen) THl TH7.

Tidsdiagrammet i Fig. 7 illustrerar signalerna i utföringsformen i Fig. 5-6 under en kompenseringskalíbreringsperíod och ges som stöd till den detalje- rade beskrivningen nedan.

En íntervallkalibrering startas med en hög START_S-signal som asynkront återställer intervall- och tillståndsräknare RC, SC och en klockdelare, antydd som element /N i Fig. 6, till noll. Detta ställer intervallsignalen OFF S_RANGE till ett minimalt värde och ställer NEG_OFFS- tillståndssignalen hög medan både POS_OFFS- och DONE-signalerna kom- mer att ställas låga. START_R-signalen ställer även GATE-signalen hög ge- nom ställa/ återställarhållelementet SR, vilket kommer att tillåta CLK- signalen att passerar genom AND-grinden Al och nå klockdelaren / N. CLK- N-signalen kommer nu att vara hög under varje Nzte klockpuls. Uppdel- ningskvoten N måste väljas tillräckligt stor för att säkerställa att intervall- D /A-omvandlaren R-DAC och alla kalibrerande D / A-omvandlarna har tid att insvänga till tillfredsställande noggrannhet och att de motsvarande utsigna- lerna har tid att utbredas genom komparatorerna och de efterföljande håll- elementen. lO 15 20 25 30 Den låga DONE-signalen tvingar även de positiva komparatoringångarna att fiånkoppla från den analoga inaignalcn och iotällct ansluta till referensin- gångarna V1 V7 så att alla komparatorer får en noll differentialínspän- ning. Noll inspänningar får komparatorerna att gensvara endast på deras kompenseringsspänningar och de påförda kalibreringsspänníngarna CALl CAL7. De kalibreringsstyrsignaler som tillhör det normalt använda kalibre- ringsförfarandet åsídosätts av den höga NEG_OFFS-signalen och detta sätter registernas REGl REG? utsignaler Ql Q7 till det minimala värdet. Till följd av detta kommer de kalibrerande D/A-omvandlarnas C-DAC1 C- DAG? kalibreringsutspänningar CALl CAL? att sättas till deras maximalt negativa amplitud, där detta amplitudvärde bestäms av den referens REF som levereras av intervall-D/A-omvandlaren R-DAC. Referensen REF kan vara icke differentiell eller differentiell beroende på implementeringen.

Eftersom intervall-D/A-omvandlaren R-DAC i det insvångda ursprungliga tillståndet genererar det lägsta möjliga REF-värdet är det troligt att kalibre- ringsspänníngarna CALl CAL? inte kommer att kunna åsidosåtta kompa- ratoruppställningens alla negativa kompenseringar och därför kommer vissa komparatorutsignaler fortfarande att vara höga. Här definieras negativa kompenseríngar som den negativa spänning som mäste påföras till den normala komparatoringången för att nå komparatortröskeln. Komparatorut- signalen kommer därför att vara hög tills en tillräckligt stor kompenserings- spänning har påförts. Positiva kompenseringar definieras på liknande sätt. I fallet med höga komparatorutsignaler kommer en eller flera av nMOS- transitorerna MlN M7N i Fig. 6 att leda och dra signalen ZEROS låg. Ef- tersom POS_OFFS är låg kommer transistorn MP2 att leda och hålla signa- len Ûïš hög. Båda insignaler till OR-grinden Ol kommer att vara låga ef- tersom Üfiš -signalen inverteras i en inverterare Il och därför kommer även OK-signalen att vara låg. Eftersom OK-signalen inverteras av en inver- terare 12 innan den vidarebefordras till AND-grind A3 kommer CLK-N- signalerna att skickas till CLK-R-signalen, vilket kommer att stega upp in- tervallräknaren RC och således REF-signalen. Samtidigt blockerar den låga 10 15 20 25 30 f' -. . \ - :..'; 'r= Å - f ; ; v I* f' § Y »tu t t r I ,k.,,l_ v i g .

OK-signalen CLK-N-signalen från att passera AN D-grind A2, vilket bibehåller NEG_OFFS-signalen hög. Detta kommer att fortsätta tills REF har ökat till en nivå där de kalibrerande D / A-omvandlarnas utsignaler CALl CAL7 blir tillräckligt negativa för att motverka komparatoruppställningens mest nega- tiva kompensering. När detta sker kommer ingen av transistorerna MIN ..

M7N att leda så att den svagare uppdragande pMOS-transistorn MP1 kom- mer att kunna dra signalen ZEROS hög. Till följd av detta kommer OK- och ÜÉ -signalerna att vara höga respektive låga och därigenom blockera CLK-N- pulscn till CLK-R-sigiialeii men istället passera CLK-N-pulseii till CLK-S- signalen. Detta kommer att ändra NEG_OFFS- och POS_OFFS-signalerna till låg respektive hög, vilket betyder att kalibreringsintervallet istället kommer att testas mot positiva kompenseringar.

Under den ursprungliga testfasen av positiva kompenseringar hålls intervall- räknaren vid det slutvärde som erhölls från testen av negativa kompense- ringar. Kalibreringskontrollsignalerna kommer igen att åsidosättas men sig- nalerna Q1 Q7 kommer denna gång att återställas till deras högsta värde.

De kalibrerande D/ A-omvandlarna kommer därför att sättas till den mest positiva kalibreringssignal CALl CAL? som de kan generera, givet det fö- religgande REF-värdet. I fall de kalibrerande D /A-omvandlarnas intervall efter intervalluppstegningen under undersökningen av de negativa kompen- seringarna är tillräckligt stort för att motverka komparatoruppställningens mest positiva kompensering då kommer alla komparatorutsignaler att vara höga. Om så är fallet kommer inga av transistorerna M 1P _. M7P att leda och ÖTIÉÉ -signalen kommer att dras ned av den svaga transistorn MN2 som kommer att vara på eftersom POS_OFFS-signalen är hög. ZEROS-signalen kommer att vara låg eftersom NEG-OFFS är låg, vilket häller transistorn MNl ledande och transistorn MP1 icke-ledande. Således genererar den höga ONES-signalen en hög OK-signal. I fall de kalibrerande D / A-omvandlarnas intervall inte är tillräckligt stort för att motverka komparatoruppställningens mest positiva kompensering då kommer en eller flera av komparatorutsig- nalerna att vara låg. Detta betyder att de motsvarande transistorerna MP1 15 20 25 30 10 M7P kommer att leda och tvinga öNïEš -signalen hög, vilket leder till en låg OK-signal. Såsom under undersökningen av negativa kompenseringar kom- mer den låga OK-signalen att skicka klockpulser till CLK-R-signalen, vilket kommer att stega upp intervallet tills alla komparatorkompenseringar åsido- sätts och en hög OK-signal erhålls.

Den nu höga OK-signalen blockerar CLK-N-signalen från att nå CLK-R och ingen ytterligare intervalluppstegning kan utföras. Istället skickas CLK-N- signalen till CLK-S, vilket sätter tillståndsräknaren till det slutliga DONE- tillståndet så att POS_OFFS-signalen och DONE-signalen ändrar till låg re- spektive hög. Den höga DONE-signalen ändrar GATE-sígnalen till låg i SR, vilket blockerar CLK-signalen och sätter intervallkalibreringskretsen i ett stabilt tillstånd. POS_OFFS- och NECLOFFS-signalerna kommer nu båda att vara låga, vilket möjliggör normal drift av registerna REGl REG? med de normala styrsignalernzi så att kalibreringen av komparatorkompenseringen kan äga rum. Den höga DON E-sígnalen medger även komparatoringångarna att ansluta till deras normal kopplingar för erhållande av normal kompara- tordrift. ZEROS- och ONES-noderna kommer att hållas vid jord och VDD- potiential av MNl respektive MP2, vilket kommer att förhindra statisk strörnförbrukning i transistorerna MlN M7N och MlP M7 P.

Ett exempel på en kalibrerande D / A-omvandlare med en symmetrisk sväng- ning, vilken kan användas i denna utföringsform, illustreras i Fig. 8. Inkalib- reringsdataordet qO...qy omkopplar de av transistorernas MO...My påförda REF-förspänning skapade strömmar i omkopplare SO+...Sy+, SO-...Sy- till antingen +CAL- eller -CAL-grenarna. Eftersom kretsen är symmetrisk kom- mer även utsvängningen att vara symmetrisk.

En utföringsform av den föreliggande uppfinningen med asymmetrisk inter- vallkalibrering illustreras i Fig. 9-11. Fördelen med asymmetrisk intervallka- librering är att kalibreringsintervallet kan utnyttjas maximalt när de största positiva och negativa kompenseringarna är olika (i det symmetriska fallet kommer kalibreringsintervallet att vara åtminstone två gånger den största lO 15 20 25 30 ll kompenseringsamplituden). Denna utföringsform är ganska lik den första utföringsformen förutom att det finns två intervallräknare PRC, NRC och en positiv och negativ intervall-D/A-ornvandlare R-DAC. Den modifierade styr- enheten för intervallkalibrering RCC visas i Fig. 10. Klocksignalerna från AND-grinden A3 till de positiva och negativa intervallräknarna PRC, NRC styrs dessutom av POS_OFFS- och NEG_OFFS-signalerna över AND-grind A4 respektive A5. Detta separerar den negativa intervallkalibreringen från den positiva intervallkalibreringen. Förfarandet är nästan identiskt med den för- sta utföringsformen förutom att i testfasen för negativ kompensering ökats den negativa intervallräknaren NRC från sitt lägsta tillstånd tills de negativa kompenseringarna motverkas och på liknande sätt ökas den positiva inter- vallräknaren PRC från sitt lägsta tillstånd under den separata testfasen för positiv kornpensering tills de positiva kompenseringarna motverkas.

Den andra utföringsformen är möjlig om de kalibrerande D/A-omvandlarnas övre och undre utsignalsgränser kan sättas separat såsom illustreras av den kalibrerande D / A-omvandlaren i Fig. ll. Topologin är fortfarande symmet- risk men den elektriska förspänningen kan göras asymmetrisk eftersom det nu finns dedikerade förspänningstransistorer MPO...MPy, MNO...Mny för varje omkopplare SO+...Sy+, SO-...Sy-, vilket tillåter övre och undre intervall att sättas oberoende med REF-P respektive REF-N.

Det hittills beskrivna intervallkalibreringsförfarandet separerar kompense- ringskalibreringen från intervallkalibreringen. Ett alternativt förfarande är att köra intervallkalibreringen i bakgrunden samtidigt med kompenserings- kalibreringen. Iden är att öka kalibreringsintervallet med en nivå när ett ka- líbreringsord till någon kalibrerande D / A-omvandlare har nått ett övre trös- kelvärde, företrädesvis dess maximala amplitud, och att minska kalibre- ringsintervallet ett steg när det största kalibreringsordet hos alla kalibreran- de D /A-omvandlarna har sjunkit under en viss tröskel, till exempel halva den maximala amplituden. Ett lämpligt kalibreringsförfarande för A/D- omvandlare av pipeline- och sub-rangingtyp beskrivs till exempel i [l]. En första intervankalibreríng kan eventuellt. utföras vid igångsättning såsom be- lO 15 521 ßflfß 12 skrevs tidigare om det finns ett behov av en snabb drift av A/ D-omvandlaren efter igängsättning, vilket erfordrar en minimal insvängningstid.

I beskrivningen ovan defíníerades kompenseríngsfelintervallet endast av de aktuella kompenseringsfelen. Det är emellertid även möjligt att lägga till en säkerhetsmarginal till det faktiskt bestämda intervallet, till exempel för att klara av komponentdrift och störningar.

Det kommer att inses av fackmannen att olika modifieringar och ändringar kan göras av den föreliggande uppfinningen utan att avvika från dess om- fattning, som definieras av de bifogade patentkraven.

REFERENS [1] Zhiqiang Gu och W. Martin Snelgrove, “A Novel Self-Calibrating Scheme for Video-Rate 2-Step Flash Analog-to-Digital Converteiy” IEEE International Symposium on Circuits and Systems, vol. 4, sidorna 601-604, New York, NY, USA, 1992.

Claims (8)

lO 20 25 30 13 PATENTKRAV

1. Förfarande för förbättring av noggrannheten hos en A/ D- omvandlarstruktur innefattande en uppsättning av komparatorer med asso- cierade kalibrerande D/A-omvandlare, kännetecknat av bestämning av ett mätt på kompenseringsfelintervallet för hela upp- sättningen av komparatorer; samt anpassning av varje kalibrerande D / A-omvandlares dynamiska inter- vall till det bestämda måttet.

2. Förfarande enligt patentkrav 1, kännetecknat av fördelning av det dyna- miska intervallet symmetriskt runt utsignalen noll.

3. Förfarande enligt patentkrav l, kännetecknat av fördelning av det dyna- miska intervallet asymmetriskt runt utsignalen noll.

4. Förfarande enligt något av patentkraven 1-3, kännetecknat av utförande av intervallberäkning i bakgrunden samtidigt med kompenseringsberäkning- CH.

5. Intervallkalibreringssystem för D /A-omvandlare i en A/ D- omvandlarstuktur innefattande en uppsättning av komparatorer med asso- cierade kalibrerande D /A-omvandlare, kännetecknat av organ (RCC) för bestämning av ett mätt på kompenseringsfelintervallet för hela uppsättningen av komparatorer; samt organ (R-DAC) för anpassning av varje kalibrerande D / A-omvandlares dynamiska intervall till det bestämda måttet.

6. System enligt patentkrav 5, kännetecknat av organ för fördelning av det dynamiska intervallet symmetriskt runt utsignalen noll.

7. System enligt patentkrav 5, kännetecknat av organ för fördelning av det dynamiska intervallet asymmetriskt runt utsignalen noll. 521 575 14

8. System enligt något av patcntkraven 5~7, kännetecknat av organ för ut- förande av íntervallberäkníng i bakgrunden samtidigt med kompenserings- beräkningen.