CN101645702B - 占空比调节方法和电路 - Google Patents

占空比调节方法和电路 Download PDF

Info

Publication number
CN101645702B
CN101645702B CN200910060233XA CN200910060233A CN101645702B CN 101645702 B CN101645702 B CN 101645702B CN 200910060233X A CN200910060233X A CN 200910060233XA CN 200910060233 A CN200910060233 A CN 200910060233A CN 101645702 B CN101645702 B CN 101645702B
Authority
CN
China
Prior art keywords
time
delay
output
signal
inn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910060233XA
Other languages
English (en)
Other versions
CN101645702A (zh
Inventor
武国胜
全勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN200910060233XA priority Critical patent/CN101645702B/zh
Publication of CN101645702A publication Critical patent/CN101645702A/zh
Priority to US12/848,982 priority patent/US8253462B2/en
Application granted granted Critical
Publication of CN101645702B publication Critical patent/CN101645702B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了占空比调节方法和电路，由两路控制逻辑相反的对称的延时单元输入差分信号INP、INN并对差分信号进行相对延时检测，然后连接至相关性鉴相器，然后连接至电荷泵，电荷泵的输出与两路延时单元形成回路，最后调节占空比后，合成输出单元输出占空比为1∶1的信号；本发明可以使占空比的调节范围宽，理论上可以实现任意预置的占空比输出；本发明的实现电路结构完全对称，可以通过良好的匹配和工艺的补偿，从而实现高的输出精度(即高精度的占空比输出信号)；并且电路的等效模型为一单极点电路，其稳定性好。

Description

占空比调节方法和电路
技术领域
本发明涉及占空比电路，特别是一种利用相关性鉴相器检测占空比误差，利用电荷泵累积误差，利用可控延迟单元调节占宽比的占空比调节方法和电路。
背景技术
占空比调节对于半率传输时钟有特别重要的意义，传统的占空比调节电路一般由调节信号传输的翻转阈值的方式实现，通过提高或降低翻转阈值改变高低电平的脉冲宽度，从而实现占空比的调节。其调节范围受到翻转(上升或下降)时间的限制，过长的翻转时间会使得信号容易受到干扰，而有限的翻转时间使占空比的调节范围较窄。
对于占空比的检测，传统的方式是利用输入差分信号的直流电平进行比较，而比较器的直流偏移将严重影响其判决精度。
发明内容
本发明为解决上述技术问题，提供了一种占空比调节方法和电路，可以采用调节输入差分信号的相对延迟来获得等时间间隔的上升沿或下降沿，从而提高较宽的调节范围。
占空比调节方法，其特征在于：对输入的差分信号INP、INN分别进行相对延时检测(即INP相对于INN的延时和INN相对于INP的延时)，得到INP相对于INN的延时t1(由反馈控制的延时量)和INN相对于INP的延时t2，并且使得t1和t2的和等于输入信号的周期T，即t1+t2＝T，t1和t2分别对应“占”或“空”的时间，最后将t1和t2调节至相等，则高电平和低电平时间相等。
因为输入信号的周期T相对固定，所以t1和t2的变化则是相反的。占、空时间分别对应信号为高、低电平时的时间宽度。如果高电平时间短，低电平时间长，则需要将INN延后，即将高电平时间展宽到t1，最终只要t1＝t2，经过后面的输将获得一个占宽比为1∶1的输出信号。
采用上述方法实现的占空比调节电路，其特征在于：包括两路延时单元、两路相关性鉴相器、电荷泵和合成输出单元；所述每路延时单元与两路相关性鉴相器同时连接，两路相关性鉴相器的输出均连接至电荷泵，电荷泵的输出连接至两路延时单元形成回路；两路延时单元还同时与合成输出单元连接，合成输出单元产生输出信号；所述两路延时单元的控制逻辑相反且对称。
所述两路延时单元的输入端分别连接输入差分信号INP、INN，两路延迟单元的输出反转接到两路相关性鉴相器的输入端，同时接到合成输出单元的输入端；两路相关性鉴相器的输出端接到电荷泵的两个输入端；电荷泵的输出端接到两路延时单元的延时控制输入端。
所述相关性鉴相器分别对应鉴别一路信号相对于另一路信号的相位延迟；另一路信号的建立是进行鉴相的前提。
所述电荷泵对“占”或“空”的时间误差进行累积，产生反馈控制信号DCNTL。当占的时间较空的时间长，充电时间比放电时间更长，电荷泵的电压将上升；反之电荷泵的电压会下降。
所述反馈控制信号DCNTL对INP、INN的相对延时进行调节：如果t1＞t2，高电平时间更长，电荷泵的输出电压DCNTL上升，则增加INP延时，减少INN的延时，使得t1减少，而t2增加(因为此时t1＞t2)；反之，t1＜t2，低电平时间更长，DCNTL下降，则减少INP的延时，增加INN的延时，从而增加t1，减少t2。不论t1＞t2或t1＜t2，最终使得t1＝t2，INP和INN的输出信号的上升沿或下降沿具有相同的时间间隔。
将调节好的INP和INN的延时输出信号输入到合成输出单元，产生一占空比良好的输出信号。
所述合成输出单元将两路上升或下降等间隔的信号合成为一路信号。可利用两个二分频电路检出其上升沿或下降沿，再通过异或的方式合成输出信号。
通过调节电荷泵的两路输入信号的权重使得：
t1*k1＝t2*k2
t1+t2＝T
所述k1和k2为电荷泵充放电电流的比例。如果k1＝k2＝1，则t1＝t2；任意改变k1和k2，将得到占空比为t1/t2＝k2/k1；由于k1、k2不受限制，所以k2/k1理论上可任意变化。
本发明的有益效果如下：
本发明可以使占空比的调节范围宽，理论上可以实现任意预置的占空比输出；本发明的实现电路结构完全对称，可以通过良好的匹配和工艺的补偿，从而实现高的输出精度(即高精度的占空比输出信号)；并且电路的等效模型为一单极点电路，其稳定性好。
附图说明
图1为本发明差分信号的示意图
图2为本发明的结构示意图
图3为本发明实施的具体结构示意图
具体实施方式
如图1所示，占空比调节方法，对输入的差分信号INP、INN分别进行相对延时检测(即INP相对于INN的延时和INN相对于INP的延时)，得到INP相对于INN的延时t1(由反馈控制的延时量)和INN相对于INP的延时t2，并且使得t1和t2的和等于输入信号的周期T，即t1+t2＝T，t1和t2分别对应“占”或“空”的时间，最后将t1和t2调节至相等，则高电平和低电平时间相等。
因为输入信号的周期T相对固定，所以t1和t2的变化则是相反的。占、空时间分别对应信号为高、低电平时的时间宽度。如果高电平时间短，低电平时间长，则需要将INN延后，即将高电平时间展宽到t1，最终只要t1＝t2，经过后面的输将获得一个占宽比为1∶1的输出信号。
如图2所示，采用上述方法实现的占空比调节电路，包括两路延时单元、两路相关性鉴相器、电荷泵和合成输出单元；所述每路延时单元与两路相关性鉴相器同时连接，两路相关性鉴相器的输出均连接至电荷泵，电荷泵的输出连接至两路延时单元形成回路；两路延时单元还同时与合成输出单元连接，合成输出单元产生输出信号；所述两路延时单元的控制逻辑相反且对称。
所述两路延时单元的输入端分别连接输入差分信号INP、INN，两路延迟单元的输出反转接到两路相关性鉴相器的输入端，同时接到合成输出单元的输入端；两路相关性鉴相器的输出端接到电荷泵的两个输入端；电荷泵的输出端接到两路延时单元的延时控制输入端。
所述相关性鉴相器分别对应鉴别一路信号相对于另一路信号的相位延迟；另一路信号的建立是进行鉴相的前提。
所述电荷泵对“占”或“空”的时间误差进行累积，产生反馈控制信号DCNTL。当占的时间较空的时间长，充电时间比放电时间更长，电荷泵的电压将上升；反之电荷泵的电压会下降。
所述反馈控制信号DCNTL对INP、INN的相对延时进行调节：如果t1＞t2，高电平时间更长，电荷泵的输出电压DCNTL上升，则增加INP延时，减少INN的延时，使得t1减少，而t2增加(因为此时t1＞t2)；反之，t1＜t2，低电平时间更长，DCNTL下降，则减少INP的延时，增加INN的延时，从而增加t1，减少t2。不论t1＞t2或t1＜t2，最终使得t1＝t2，INP和INN的输出信号的上升沿或下降沿具有相同的时间间隔。
将调节好的INP和INN的延时输出信号输入到合成输出单元，产生一占空比良好的输出信号，可以利用双沿触发电路实现，比较灵活。
所述合成输出单元将两路上升或下降等间隔的信号合成为一路信号。可利用两个二分频电路检出其上升沿或下降沿，再通过异或的方式合成输出信号。
通过调节电荷泵的两路输入信号的权重使得：
t1*k1＝t2*k2
t1+t2＝T
所述k1和k2为电荷泵充放电电流的比例。如果k1＝k2＝1，则t1＝t2；任意改变k1和k2，将得到占空比为t1/t2＝k2/k1；由于k1、k2不受限制，所以k2/k1理论上可任意变化。
实施例2
采用如图3所示结构，其合成输出单元采用两个二分频器和一个对称异或单元，其它单元同前所述。
电荷泵采用等权重配置。
最终输出OUT端为一占空比49.5％的输出波形。
当占空比为1∶1输出时，可以将时钟信号经过N分频后，如图3所示结构是经过4分频后，其差分信号直接输入到电荷泵的两个输入端；因为分频电路特别是高分频比电路，可以得到占空比严格为1∶1的输入信号；首先将电荷泵电压初始化，然后将分频后的信号输入到电荷泵电路，经过偶数个周期2*M后(取M＝100)，停止输入信号，则其输出电平应该保持不变；如果上升说明充电电流过大，如下降则说明充电电流过小；通过分别并联两组较小的P管和N管，将电荷泵经过2*M周期充放电后的电压DCNTL与初始电平比较，比之高则增加N管的接入数目，比之低则增加P管的接入数目；通过连续的扫描，确定一个高低临界的状态，则为最终的修调结果。

Claims (8)

1.占空比调节方法，其特征在于：对输入的差分信号INP、INN分别进行相对延时检测，得到INP相对于INN的延时t1和INN相对于INP的延时t2，并且使得t1和t2的和等于输入信号的周期T，即t1+t2＝T，t1和t2分别对应“占”或“空”的时间，最后将t1和t2调节至相等，则高电平和低电平时间相等，将调节好的INP和INN的延时输出信号输入到合成输出单元，产生占空比良好的输出信号；
所述“占”、“空”时间分别对应信号为高、低电平时的时间宽度；当高电平时间短，低电平时间长时，则将INN延后，最终调节至t1＝t2，最后输出占空比为1∶1的信号。
2.根据权利要求1所述方法实现的占空比调节电路，其特征在于：包括两路延时单元、两路相关性鉴相器、电荷泵和合成输出单元；所述每路延时单元与两路相关性鉴相器同时连接，两路相关性鉴相器的输出均连接至电荷泵，电荷泵的输出连接至两路延时单元的延时控制输入端形成回路；两路延时单元还同时与合成输出单元连接，合成输出单元产生输出信号；所述两路延时单元的控制逻辑相反且对称。
3.根据权利要求2所述的占空比调节电路，其特征在于：所述两路延时单元的输入端分别连接输入差分信号INP、INN，两路延迟单元的输出分别接到两路相关性鉴相器的输入端，同时接到合成输出单元的输入端；两路相关性鉴相器的输出端接到电荷泵的两个输入端。
4.根据权利要求2或3所述的占空比调节电路，其特征在于：所述相关性鉴相器分别对应鉴别一路信号相对于另一路信号的相位延迟。
5.根据权利要求2或3所述的占空比调节电路，其特征在于：所述电荷泵对“占”或“空”的时间误差进行累积，产生调节INP、INN相对延时的反馈控制信号DCNTL；当占的时间较空的时间长，充电时间比放电时间更长，电荷泵的输出电压将上升；反之电荷泵的输出电压会下降。
6.根据权利要求5所述的占空比调节电路，其特征在于：所述反馈控制信号 DCNTL对INP、INN的相对延时进行调节为：
当t1＞t2，高电平时间更长，电荷泵的输出电压DCNTL上升，则增加INP延时，减少INN的延时，使得t1减少，t2增加，此时t1＞t2；
反之，t1＜t2，低电平时间更长，DCNTL下降，则减少INP的延时，增加INN的延时，从而增加t1，减少t2；
不论t1＞t2或t1＜t2，最终使得t1＝t2，INP和INN的输出信号的上升沿或下降沿具有相同的时间间隔。
7.根据权利要求2所述的占空比调节电路，其特征在于：所述合成输出单元将两路上升或下降等间隔的信号合成为一路信号。可利用两个二分频电路检出其上升沿或下降沿，再通过异或的方式合成输出信号。
8.根据权利要求3所述占空比调节电路，其特征在于：通过调节电荷泵的两路输入信号的权重使得：
t1*k1＝t2*k2
t1+t2＝T
所述k1和k2为电荷泵充放电电流的比例。 
CN200910060233XA 2009-08-03 2009-08-03 占空比调节方法和电路 Expired - Fee Related CN101645702B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910060233XA CN101645702B (zh) 2009-08-03 2009-08-03 占空比调节方法和电路
US12/848,982 US8253462B2 (en) 2009-08-03 2010-08-02 Duty cycle correction method and its implementing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910060233XA CN101645702B (zh) 2009-08-03 2009-08-03 占空比调节方法和电路

Publications (2)

Publication Number Publication Date
CN101645702A CN101645702A (zh) 2010-02-10
CN101645702B true CN101645702B (zh) 2011-11-02

Family

ID=41657436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910060233XA Expired - Fee Related CN101645702B (zh) 2009-08-03 2009-08-03 占空比调节方法和电路

Country Status (2)

Country Link
US (1) US8253462B2 (zh)
CN (1) CN101645702B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964212B (zh) * 2010-08-11 2015-06-17 上海华虹宏力半导体制造有限公司 负电压斜率控制电路
CN102075167B (zh) * 2010-11-22 2014-03-12 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102130666B (zh) * 2011-05-03 2014-04-16 四川和芯微电子股份有限公司 占空比调节电路及方法
CN102638246B (zh) * 2012-04-25 2017-02-08 上海华虹宏力半导体制造有限公司 占空比调整电路
CN103513571A (zh) * 2013-09-18 2014-01-15 东莞博用电子科技有限公司 一种带限幅的脉宽调制装置和方法
US9377113B2 (en) * 2013-11-18 2016-06-28 Mikron Valve & Manufacturer, Inc. Spherical automatic flow emergency restrictor valve
CN104079265B (zh) * 2014-06-23 2016-08-17 四川和芯微电子股份有限公司 高速时钟占空比检测系统
CN105991109B (zh) * 2015-01-30 2019-01-22 中芯国际集成电路制造(上海)有限公司 时钟信号占空比调节电路
KR20160109578A (ko) * 2015-03-12 2016-09-21 에스케이하이닉스 주식회사 듀티 보정 회로 및 그를 포함하는 이미지 센싱 장치
KR20170009551A (ko) * 2015-07-17 2017-01-25 에스케이하이닉스 주식회사 듀티 사이클을 조절하는 신호 생성기 및 이를 이용하는 반도체 장치
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
CN106921370B (zh) * 2017-02-20 2021-04-13 江苏旭微科技有限公司 时钟信号的占空比调整电路
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
KR102445856B1 (ko) 2018-06-12 2022-09-21 칸도우 랩스 에스에이 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
US10673443B1 (en) 2019-04-08 2020-06-02 Kandou Labs, S.A. Multi-ring cross-coupled voltage-controlled oscillator
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
CN110850850B (zh) * 2019-11-29 2021-04-09 安徽江淮汽车集团股份有限公司 冷却水泵的下线检测方法、装置、设备及存储介质
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812262A (zh) * 2005-01-10 2006-08-02 因芬尼昂技术股份公司 占空比校正器
CN1870430A (zh) * 2005-02-01 2006-11-29 英飞凌科技股份公司 占空比校正器
US20090160516A1 (en) * 2007-12-21 2009-06-25 Agere Systems Inc. Duty cycle correction circuit for high-speed clock signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535272B1 (en) * 2007-11-23 2009-05-19 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Zero-delay buffer with common-mode equalizer for input and feedback differential clocks into a phase-locked loop (PLL)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812262A (zh) * 2005-01-10 2006-08-02 因芬尼昂技术股份公司 占空比校正器
CN1870430A (zh) * 2005-02-01 2006-11-29 英飞凌科技股份公司 占空比校正器
US20090160516A1 (en) * 2007-12-21 2009-06-25 Agere Systems Inc. Duty cycle correction circuit for high-speed clock signals

Also Published As

Publication number Publication date
US8253462B2 (en) 2012-08-28
CN101645702A (zh) 2010-02-10
US20110025392A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
CN101645702B (zh) 占空比调节方法和电路
CN101621297B (zh) 锁相环频率锁定的检测方法及电路
CN103501112B (zh) 同步整流控制方法与控制电路以及开关型电压调节器
US8896283B2 (en) Synchronous switching power converter with zero current detection, and method thereof
CN102291123B (zh) 延迟锁相回路、回路滤波器及延迟锁相回路的锁相的方法
CN102811054A (zh) 一种低功耗的松弛振荡器
CN101552563A (zh) 一种开关电源中控制恒流输出的装置及方法
CN107370375B (zh) Dc-dc变换电路电流采样、均流控制方法及电路
CN105991034A (zh) 具省电与高转换效率机制的电源转换装置
CN102386893B (zh) 一种可调节的方波信号发生电路以及应用其的开关型调节器
CN206180848U (zh) 开关电源及其控制电路
CN103066989B (zh) 含有数字滤波功能的单电源电平移位电路
CN103187971A (zh) 一种电荷泵锁相环频率综合器用锁定检测电路
US20120176104A1 (en) Synchronous Switching Power Converter with Zero Current Detection, and Method Thereof
CN102780392B (zh) 一种pfm开关电源及其抖频电路与抖频方法
CN104702272B (zh) 一种自动调整延迟锁相环初始延迟的延迟锁相电路及方法
CN106411122A (zh) 一种开关电源及其控制电路和控制方法
CN101127524A (zh) Pll中消除电流过冲的电荷泵电路
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN102393486B (zh) 基于时间数字转换器的锂电池电流检测电路及检测方法
CN104135282A (zh) 多相时钟发生器实现高分辨率的方法
CN102685050B (zh) 直流偏移校准电路
CN105577173A (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN201918968U (zh) 一种基于时钟分相技术的精密数字延时同步机
CN103259404A (zh) 一种同步直流转换器的控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111102

Termination date: 20170803

CF01 Termination of patent right due to non-payment of annual fee