CN106921370B - 时钟信号的占空比调整电路 - Google Patents

时钟信号的占空比调整电路 Download PDF

Info

Publication number
CN106921370B
CN106921370B CN201710089848.XA CN201710089848A CN106921370B CN 106921370 B CN106921370 B CN 106921370B CN 201710089848 A CN201710089848 A CN 201710089848A CN 106921370 B CN106921370 B CN 106921370B
Authority
CN
China
Prior art keywords
clock signal
module
voltage
circuit
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710089848.XA
Other languages
English (en)
Other versions
CN106921370A (zh
Inventor
刘珂
李海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xuwei Technology Co ltd
Original Assignee
Jiangsu Xuwei Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xuwei Technology Co ltd filed Critical Jiangsu Xuwei Technology Co ltd
Priority to CN201710089848.XA priority Critical patent/CN106921370B/zh
Publication of CN106921370A publication Critical patent/CN106921370A/zh
Application granted granted Critical
Publication of CN106921370B publication Critical patent/CN106921370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种时钟信号的占空比调整电路。所述电路包括：上升边沿检测模块、压控延迟线模块、边沿合成模块、启动电路及占空比检测与低通滤波模块，其中，所述上升边沿检测模块的第一端与时钟输入端相连，所述压控延迟线模块的第一端与时钟输入端相连，所述边沿合成模块的第一端，与所述上升边沿检测模块的第二端及所述压控延迟线模块的第二端相连，所述启动电路的第一端与所述上升边沿检测模块的第二端以及所述压控延迟线模块的第二端相连，所述占空比检测与低通滤波模块与外部控制端、所述边沿合成模块的第二端、所述压控延迟线模块的第二端及所述启动电路的第二端相连，能够产生稳定、低抖动、占空比恒定的时钟信号。

Description

时钟信号的占空比调整电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种时钟信号的占空比调整电路。
背景技术
在集成电路领域，占空比是指高电平在一个周期之内所占的时间比率；片上时钟信号在通过输入端口及反相器链的过程中，由于受到晶体管类型、电路结构、电压偏差和温度偏差等因素的影响，片上时钟的输出信号的占空比可能存在失调现象，随着占空比失调问题的累加，会对时钟信号质量产生严重影响；尤其在是在高速存储器、高速模数/数模转换、高精度信号采样、高精度传感器设计等领域，时钟信号占空比的恶化，将引起电路性能的巨大下降，因此占空比的稳定和校准已经成为许多时钟电路的必经步骤之一。
现有的占空比调节电路大部分是基于模拟电路来实现的，通过不同的直流偏移电压产生差分输出信号，进而通过存储在两个电容的电压保持差分输出信号的占空比，这种占空比调节电路由于直流偏移电压的存在，通常需要低回转时钟输入以保证精确度，使得电路的校正范围受到限制，通常在40％到60％之间，并且由于每个差分时钟信号中都存在不同的直流偏移电压，使得输出时钟的上升沿和下降沿在占空比校正过程中会发生变化，且抗干扰能力差，调节锁定时间长,不能满足现代高性能电路的设计要求。
发明内容
本发明提供的时钟信号的占空比调整电路，通过采用数字电路和模拟电路相结合的方式对占空比不理想的时钟信号进行调整，能够产生稳定、低抖动、占空比恒定的时钟信号。
第一方面，本发明提供一种时钟信号的占空比调整电路，包括：
上升边沿检测模块、压控延迟线模块、边沿合成模块、启动电路及占空比检测与低通滤波模块，其中，
所述上升边沿检测模块的第一端与时钟输入端相连，用于接收时钟输入信号，并对所述时钟输入信号进行上升边沿检测处理后得到第一时钟信号；
所述压控延迟线模块的第一端与时钟输入端相连，用于接收时钟输入信号，并将所述时钟输入信号进行下降边沿检测处理得到第二时钟信号；
所述边沿合成模块的第一端，与所述上升边沿检测模块的第二端及所述压控延迟线模块的第二端相连，用于接收所述第一时钟信号及所述第二时钟信号，并将所述第一时钟信号及所述第二时钟信号进行合成得到输出时钟信号；
所述启动电路的第一端与所述上升边沿检测模块的第二端以及所述压控延迟线模块第二端相连，用于接收所述第一时钟信号和所述第二时钟信号，并在检测到所述第一时钟信号和所述第二时钟信号处于正常状态后，发送启动信号至所述占空比检测与低通滤波模块；
所述占空比检测与低通滤波模块的第一端，与外部控制端相连，用于接收所述外部控制端给出的控制字，并解读所述控制字得到与所述控制字对应的预设电压；
所述占空比检测与低通滤波模块的第二端，与所述边沿合成模块的第二端及所述启动电路的第二端相连，用于在接收所述启动信号后，接收所述输出时钟信号，并将所述输出时钟信号进行滤波处理得到直流电压，将所述直流电压与所述预设电压进行对比得到电压偏差；
所述占空比检测与低通滤波模块的第三端，与所述压控延迟线模块相连，用于根据所述电压偏差产生控制电压，并将所述控制电压输入至所述压控延迟线模块，以控制所述压控延迟线模块中压控延迟线的延迟时间，从而调整时钟下降沿的位置。可选地，所述第一时钟信号为带有时钟上升边沿信息的时钟信号。
可选地，所述第二时钟信号为带有时钟下降边沿信息的时钟信号。
可选地，所述启动电路还用于在检测到所述第一时钟信号或第二时钟信号处于不正常状态时，不发送所述启动信号至所述占空比检测与低通滤波模块。
可选地，所述占空比检测与低通滤波模块还用于，在没有接收到所述启动信号的情况下，不对所述输出时钟信号进行处理。可选地，所述占空比检测与低通滤波模块产生的所述控制电压是以积分方式产生的。
可选地，所述上升边沿检测模块、边沿合成模块、启动电路是以数字电路的形式实现的。
可选地，所述压控延迟线模块及占空比检测与低通滤波模块是以模拟电路的形式实现的。
本发明实施例提供的时钟信号的占空比调整电路，通过采用数字电路和模拟电路相结合的方式对占空比不理想的时钟信号进行调整，同时，启动电路的添加避免了检测电路处于死锁状态，进而产生稳定、低抖动、占空比恒定的时钟信号。
附图说明
图1为本发明一实施例时钟信号的占空比调整电路结构示意图；
图2为本发明一实施例压控延迟线模块的电路图；
图3为本发明一实施例上升边沿检测模块与边沿合成模块的电路图；
图4为本发明一实施例启动电路的电路图；
图5为本发明一实施例占空比检测与低通滤波模块的电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种时钟信号的占空比调整电路，如图1所示，所述电路包括上升边沿检测模块11、压控延迟线模块12、边沿合成模块13、启动电路14及占空比检测与低通滤波模块15，其中，
所述上升边沿检测模块11的第一端与时钟输入端相连，用于接收时钟输入信号，并对所述时钟输入信号进行上升边沿检测处理后得到第一时钟信号；
所述压控延迟线模块12的第一端与时钟输入端相连，用于接收时钟输入信号，并将所述时钟输入信号进行下降边沿检测处理得到第二时钟信号；
可选地，如图2所示，为压控延迟线模块的电路图；
其中，输入时钟信号CLKIN和输出时钟信号CLKOUT进入组合逻辑后，通过带有受控尾电流源(M1)和电容负载(C1)的伪反相器(M1和M2)进行延迟得到延迟信号，所述延迟信号通过后续的施密特触发器进行整形以增加脉宽后通过一个反相器输出包含有下降边沿信息的时钟信号CLKFE。
所述边沿合成模块13的第一端，与所述上升边沿检测模块11的第二端及所述压控延迟线模块12的第二端相连，用于接收所述第一时钟信号及所述第二时钟信号，并将所述第一时钟信号及所述第二时钟信号进行合成得到输出时钟信号；
可选地，如图3所示，为上升边沿检测模块与边沿合成模块的电路结构图；
其中，输入时钟信号CLKIN经过反相器，与包含有上升边沿信息的时钟信号CLKRE进行混合后通过一个与非门进行处理，再与包含有下降边沿信息的时钟信号CLKFE混合，通过一个与非门后得到输出时钟信号CLKOUT以及包含CLKOUT上升边沿信息的CLKRE。
所述启动电路14的第一端与所述上升边沿检测模块11的第二端以及所述压控延迟线模块12的第二端相连，用于接收所述第一时钟信号和所述第二时钟信号，并在检测到所述第一时钟信号和所述第二时钟信号处于正常状态后，发送启动信号至所述占空比检测与低通滤波模块15；
可选地，如图4所示，为一种启动电路的电路图；
其中，所述启动电路14的工作主体为D触发器和数字逻辑电路。启动电路对包含有下降边沿信息的时钟信号CLKFE和包含有上升边沿信息的时钟信号CLKRE的组合信号进行采样，通过D触发器采样到边沿信号后，经过一个反相器和与门得到和输出时钟CLKOUT同步的时钟信号CLKOUTD，然后对CLKOUTD进行占空比检测。
所述占空比检测与低通滤波模块15的第一端，与外部控制端相连，用于接收所述外部控制端给出的控制字，并解读所述控制字得到与所述控制字对应的预设电压；
所述占空比检测与低通滤波模块15的第二端，与所述边沿合成模块13的第二端及所述启动电路14的第二端相连，用于在接收所述启动信号后，接收所述输出时钟信号，并将所述输出时钟信号进行滤波处理得到直流电压，将所述直流电压与所述预设电压进行对比得到电压偏差；
所述占空比检测与低通滤波模块15的第三端，与所述压控延迟线模块12的第二端相连，用于根据所述电压偏差产生控制电压，并将所述控制电压输入至所述压控延迟线模块12，以控制所述压控延迟线模块12中压控延迟线的延迟时间，从而调整时钟下降沿的位置。
可选地，如图5所示，为占空比检测与低通滤波模块的电路图；
其中，所述占空比检测与低通滤波电路由运算放大器A1和RF、CF组成的积分器构成，积分的参考电压VREF为外部控制器输入的控制字决定，VREF由电阻网络的等效电阻RN和R1的比值确定，等效电阻RN的数值由控制信号通过译码器译码后控制电阻网络确定，从而实现对占空比进行调节的功能。
本发明实施例提供的时钟信号的占空比调整电路，通过采用数字电路和模拟电路相结合的方式对占空比不理想的时钟信号进行调整，同时，启动电路的添加避免了检测电路处于死锁状态，进而产生稳定、低抖动、占空比恒定的时钟信号。
可选地，所述第一时钟信号为带有时钟上升边沿信息的时钟信号。
可选地，所述第二时钟信号为带有时钟下降边沿信息的时钟信号。
可选地，所述启动电路14还用于在检测到所述第一时钟信号或第二时钟信号处于不正常状态时，不发送所述启动信号至所述占空比检测与低通滤波模块15。
可选地，所述占空比检测与低通滤波模块15还用于，在没有接收到所述启动信号的情况下，不对所述输出时钟信号进行处理。
可选地，所述占空比检测与低通滤波模块15产生的所述控制电压是以积分方式产生的。
可选地，所述上升边沿检测模块11、边沿合成模块13、启动电路14是以数字电路的形式实现的。
可选地，所述压控延迟线模块12及占空比检测与低通滤波模块15是以模拟电路的形式实现的。
可选地，所述时钟信号的占空比调整电路的工作原理如下：
所述上升边沿检测模块接收时钟输入信号后，将带有上升边沿信息的时钟信号输入至所述边沿合成模块，同时，所述压控延迟线模块接收时钟输入信号后，将带有下降边沿信息时钟信号输入至边沿合成模块，所述边沿合成模块将所述时钟输入信号一部分作为时钟输出信号输出，另一部分输送给所述占空比检测与低通滤波模块进行滤波处理得到近似直流电压值，所述占空比检测与低通滤波模块接收外部控制端输入的控制字信息，并解读所述控制字信息得到控制电压，将所述控制电压与所述近似直流电压进行比较，并输出所述控制电压至压控延迟线模块以调整近似直流电压值，从而对所属时钟信号的占空比进行调整；
同时，启动电路用于对所述带有上升边沿信息的时钟信号及带有下降沿信息的时钟信号进行检测，以确定所述带有上升边沿信息的时钟信号及带有下降沿信息的时钟信号是否正常，当所述带有上升边沿信息的时钟信号及带有下降沿信息的时钟信号正常时，所述启动电路发送启动信号至占空比检测与低通滤波模块，以使所述占空比检测与低通滤波模块进行占空比调整。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种时钟信号的占空比调整电路，其特征在于，所述电路包括上升边沿检测模块、压控延迟线模块、边沿合成模块、启动电路及占空比检测与低通滤波模块，其中，
所述上升边沿检测模块的第一端与时钟输入端相连，用于接收时钟输入信号，并对所述时钟输入信号进行上升边沿检测处理后得到第一时钟信号；
所述压控延迟线模块的第一端与时钟输入端相连，用于接收时钟输入信号，并将所述时钟输入信号进行下降边沿检测处理得到第二时钟信号；
所述边沿合成模块的第一端，与所述上升边沿检测模块的第二端及所述压控延迟线模块的第二端相连，用于接收所述第一时钟信号及所述第二时钟信号，并将所述第一时钟信号及所述第二时钟信号进行合成得到输出时钟信号；
所述启动电路的第一端与所述上升边沿检测模块的第二端以及所述压控延迟线模块的第二端相连，用于接收所述第一时钟信号和所述第二时钟信号，并在检测到所述第一时钟信号和所述第二时钟信号处于正常状态后，发送启动信号至所述占空比检测与低通滤波模块；
所述占空比检测与低通滤波模块的第一端，与外部控制端相连，用于接收所述外部控制端给出的控制字，并解读所述控制字得到与所述控制字对应的预设电压；
所述占空比检测与低通滤波模块的第二端，与所述边沿合成模块的第二端及所述启动电路的第二端相连，用于在接收所述启动信号后，接收所述输出时钟信号，并将所述输出时钟信号进行滤波处理得到直流电压，将所述直流电压与所述预设电压进行对比得到电压偏差；
所述占空比检测与低通滤波模块的第三端，与所述压控延迟线模块的第二端相连，用于根据所述电压偏差产生控制电压，并将所述控制电压输入至所述压控延迟线模块，以控制所述压控延迟线模块中压控延迟线的延迟时间，从而调整时钟下降沿的位置；
所述上升边沿检测模块、边沿合成模块、启动电路是以数字电路的形式实现的；
所述压控延迟线模块及占空比检测与低通滤波模块是以模拟电路的形式实现的。
2.根据权利要求1所述的电路，其特征在于，所述第一时钟信号为带有时钟上升边沿信息的时钟信号。
3.根据权利要求1所述的电路，其特征在于，所述第二时钟信号为带有时钟下降边沿信息的时钟信号。
4.根据权利要求1所述的电路，其特征在于，所述启动电路还用于在检测到所述第一时钟信号或第二时钟信号处于不正常状态时，不发送所述启动信号至所述占空比检测与低通滤波模块。
5.根据权利要求1所述的电路，其特征在于，所述占空比检测与低通滤波模块还用于，在没有接收到所述启动信号的情况下，不对所述输出时钟信号进行处理。
6.根据权利要求1所述的电路，其特征在于，所述占空比检测与低通滤波模块产生的所述控制电压是以积分方式产生的。
CN201710089848.XA 2017-02-20 2017-02-20 时钟信号的占空比调整电路 Active CN106921370B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710089848.XA CN106921370B (zh) 2017-02-20 2017-02-20 时钟信号的占空比调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710089848.XA CN106921370B (zh) 2017-02-20 2017-02-20 时钟信号的占空比调整电路

Publications (2)

Publication Number Publication Date
CN106921370A CN106921370A (zh) 2017-07-04
CN106921370B true CN106921370B (zh) 2021-04-13

Family

ID=59453755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710089848.XA Active CN106921370B (zh) 2017-02-20 2017-02-20 时钟信号的占空比调整电路

Country Status (1)

Country Link
CN (1) CN106921370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055020A (zh) * 2017-12-15 2018-05-18 天津津航计算技术研究所 一种低抖动、快速锁定的cmos时钟占空比调整电路
WO2020154989A1 (zh) * 2019-01-30 2020-08-06 华为技术有限公司 占空比调整方法、控制器芯片及闪存设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136371A (zh) * 1993-11-24 1996-11-20 诺基亚电信公司 使时钟信号对称化的方法和装置
CN101030783A (zh) * 2007-01-05 2007-09-05 东南大学 用于流水线型模数转换器的占空比校准电路
CN102522994A (zh) * 2011-12-07 2012-06-27 清华大学 一种用于高速和高精度模数转换器的时钟产生电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123952B2 (ja) * 1997-09-30 2001-01-15 日本電気アイシーマイコンシステム株式会社 出力バッファ回路
US20030052719A1 (en) * 2001-09-20 2003-03-20 Na Kwang Jin Digital delay line and delay locked loop using the digital delay line
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
CN101478300B (zh) * 2009-01-06 2010-09-15 东南大学 数字时钟占空比校准电路
CN101645702B (zh) * 2009-08-03 2011-11-02 四川和芯微电子股份有限公司 占空比调节方法和电路
CN103178809B (zh) * 2013-02-04 2016-02-17 深圳市鼎阳科技有限公司 一种dds脉冲边沿调节方法、模块和脉冲信号发生器
CN103560768B (zh) * 2013-11-06 2016-02-24 中国电子科技集团公司第二十四研究所 占空比调节电路
CN105811923B (zh) * 2016-02-29 2018-05-04 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136371A (zh) * 1993-11-24 1996-11-20 诺基亚电信公司 使时钟信号对称化的方法和装置
CN101030783A (zh) * 2007-01-05 2007-09-05 东南大学 用于流水线型模数转换器的占空比校准电路
CN102522994A (zh) * 2011-12-07 2012-06-27 清华大学 一种用于高速和高精度模数转换器的时钟产生电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A wide tuning range, 1 GHz-2.5 GHz DLL-based fractional frequency synthesizer";P. Torkzadeh等;《2005 IEEE International Symposium on Circuits and Systems》;20050725;第5031-5034页 *
"一种宽频可编程频率合成器的设计实现";李娜等;《微电子学与计算机》;20120805;第29卷(第8期);第149-153、157页 *
"基于数字频率合成算法的硬件PWM模块设计";朱远建等;《机电工程》;20160131;第33卷(第1期);第84-87、115页 *

Also Published As

Publication number Publication date
CN106921370A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
US10241537B2 (en) Digital on-chip duty cycle monitoring device
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
US7292082B2 (en) Digital duty cycle corrector for multi-phase clock application
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
US9602111B1 (en) Delay locked loop (DLL) locked to a programmable phase
US7636001B2 (en) Digital DLL circuit
TWI491176B (zh) 多相位時脈訊號產生器、使用多相位時脈訊號產生器的訊號相位調整迴路以及多相位訊號產生方法
US8253455B2 (en) Delay locked loop circuit and operation method thereof
US8866474B2 (en) Magnetic sensor device
US9453888B2 (en) Sensor device
US10892742B2 (en) Duty-cycle calibration based on differential clock sensing
US7518423B2 (en) Digital DLL circuit for an interface circuit in a semiconductor memory
CN106921370B (zh) 时钟信号的占空比调整电路
KR100843002B1 (ko) 듀티 사이클 보정 회로 및 이를 갖는 지연 고정 루프
CN107046416B (zh) 占空比校正电路
US9071254B2 (en) Oscillator and self-calibration method thereof
JP2012060606A (ja) 半導体集積回路および無線通信装置
US8289062B2 (en) Analog delay lines and adaptive biasing
US20220021392A1 (en) Dual-domain sub-sampling phase-locked loop
US20240030925A1 (en) Digitally Calibrated Programmable Clock Phase Generation Circuit
US20210203473A1 (en) Differential sensing circuit for clock skew calibration relative to reference clock
US20110248757A1 (en) Digital calibration device and method for high speed digital systems
KR101989696B1 (ko) 감소된 정적 위상 오프셋을 갖는 지연 고정 루프 장치 및 그 동작 방법
US7342985B1 (en) Delay locked loop with fixed angle de-skew, quick start and low jitter
US7282962B1 (en) Inverted-phase detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant