JP5597660B2 - Ad変換器 - Google Patents

Ad変換器 Download PDF

Info

Publication number
JP5597660B2
JP5597660B2 JP2012047882A JP2012047882A JP5597660B2 JP 5597660 B2 JP5597660 B2 JP 5597660B2 JP 2012047882 A JP2012047882 A JP 2012047882A JP 2012047882 A JP2012047882 A JP 2012047882A JP 5597660 B2 JP5597660 B2 JP 5597660B2
Authority
JP
Japan
Prior art keywords
differential
output
signal
sampling
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012047882A
Other languages
English (en)
Other versions
JP2013183408A (ja
Inventor
隼也 松野
哲朗 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012047882A priority Critical patent/JP5597660B2/ja
Priority to US13/681,913 priority patent/US8674861B2/en
Publication of JP2013183408A publication Critical patent/JP2013183408A/ja
Application granted granted Critical
Publication of JP5597660B2 publication Critical patent/JP5597660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607Offset or drift compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明の実施形態は、AD変換器に関する。
一般に、AD変換器における標本化器は、入力されたアナログ信号をサンプル/ホールドするため、スイッチおよびキャパシタを有している。スイッチは所定の周期でオンオフし、スイッチがオンの時にキャパシタがチャージされる。標本化器のスイッチが半導体素子(スイッチ素子)からなる場合、素子の寄生容量による電荷注入(チャージインジェクション)が問題となる。すなわち、標本化器のキャパシタの電荷に加えて、スイッチ素子の寄生容量の電荷も出力に現われてしまう。これは、標本化器の出力同相電圧が変動する原因となる。
寄生容量による電荷注入を防ぐ方法としては、ダミースイッチを用いるものや検出器を用いるものが知られている。ダミースイッチを用いる方法は、標本化器のスイッチと並列にダミースイッチを設け、ダミースイッチに寄生容量の電荷を吸収させるものである。検出器を用いる方法は、標本化器の出力同相電圧の変動を検出して補正処理するものである。
Chun-Ying Chen, et al., "A Low Power 6-bit Flash ADC with Reference Voltage and Common-Mode Calibration", IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.44, No.4, April 2009
従来のAD変換器において寄生容量による電荷注入を防ぐには、標本化器に素子や回路を追加する必要がある。しかし、追加した素子等の寄生容量により、標本化器を駆動する入力バッファの電力が増加してしまうことになる。すなわち、AD変換器全体の消費電力が増加してしまう。
実施形態のAD変換器は、かかる課題を解決するためになされたもので、消費電力を抑えつつ寄生容量による電荷注入を低減することのできるAD変換器を提供することを目的としている。
実施形態のAD変換器は、差動入力信号をサンプリングして第1の標本化信号および第2の標本化信号からなる差動標本化信号を出力する標本化部と、第1の参照信号および第2の参照信号を生成する参照信号生成部とを有している。また、実施形態のAD変換器は、第1の参照信号を用いて第1の標本化信号を増幅する第1の差動アンプ、および、第2の参照信号を用いて第2の標本化信号を増幅する第2の差動アンプを有し、第1の差動アンプの出力および第2の参照信号に基づく第1の増幅出力および第2の差動アンプの出力および第1の参照信号に基づく第2の増幅出力からなる差動増幅信号を出力するプリアンプと、第1の増幅出力および第2の増幅出力を比較する比較部とを有している。そして、実施形態のAD変換器は、比較部の比較結果に基づいて、第1および第2の差動アンプそれぞれの動作を制御するとともに、第1および第2の差動アンプそれぞれの動作に応じて、第1および第2の参照信号または第1および第2の標本化信号の同相電圧レベルを制御する補正制御部を有している。
第1の実施形態のAD変換器の構成を示すブロック図である。 第1の実施形態のAD変換器におけるアンプの一例を示すブロック図である。 第1の実施形態のAD変換器における参照電圧源の例を示す図である。 第1の実施形態のAD変換器の動作を示すフローチャートである。 寄生容量による電荷注入の様子を示す図である。 寄生容量による電荷注入の様子を示す図である。 第1の実施形態のAD変換器におけるプリアンプの通常動作を示す図である。 第1の実施形態のAD変換器におけるプリアンプの補正動作を示す図である。 第1の実施形態のAD変換器におけるプリアンプの一例を示す図である。 第2の実施形態のAD変換器の構成を示すブロック図である。 第2の実施形態のAD変換器におけるレベル補正部の例を示す図である。 第3の実施形態のAD変換器の構成を示すブロックである。 第4の実施形態のAD変換器の構成を示すブロック図である。 第5の実施形態のAD変換器の構成を示すブロック図である。
(第1の実施形態)
図1ないし図3を参照して、第1の実施形態のAD変換器1の構成を説明する。図1に示すように、この実施形態のAD変換器1は、標本化部10、プリアンプ20、比較部30および参照電圧源40を有している。実施形態のAD変換器1では、プリアンプ20が標本化部10の差動出力信号と参照電圧源40の参照電圧(同相電圧)との差分を増幅し、比較部30がプリアンプ20の増幅出力(差動信号)をデジタル値に変換する。
標本化部10は、入力信号を所定の時間間隔で標本化(サンプリング)し、標本化信号を出力する。図1に示す例では、標本化部10は、差動の入力信号を標本化して差動の標本化信号を出力する。
プリアンプ20は、標本化部10が出力した標本化信号を増幅する。図2に示す具体例では、プリアンプ20は、差動アンプ21および22と、加算器23および24とを有しており、入力された差動信号を増幅して差動信号として出力する完全差動増幅器として機能する。差動アンプ21は、標本化部10の一方の出力Vinp(第1の標本化信号)および参照電圧Vrefp(第1の参照信号)を差動増幅し、差動アンプ22は、参照電圧Vrefm(第2の参照信号)および標本化部10の他方の出力Vinm(第2の標本化信号)を差動増幅する。差動アンプ21の差動出力のうち一方は加算器23に入力され、他方は加算器24に入力される。また、差動アンプ22の差動出力うち一方は加算器23に入力され、他方は加算器24に入力される。すなわち、差動アンプ21および22それぞれの利得をAとし、加算器23の出力をVoutp、加算器24の出力をVoutmとすると、プリアンプ20の差動出力ΔVoutは、数式1の通り表される。
Figure 0005597660
このように、プリアンプ20は、標本化部10の差動標本化出力と参照電圧源40の参照電圧の差分との差を増幅している。プリアンプ20は、さらにアンプ制御部25(AMP制御部)を有している。アンプ制御部25は、差動アンプ21および22のいずれか一方の動作を停止させる機能を有している。
比較部30は、プリアンプ20の出力、すなわち数式1に示すA(ΔVin―ΔVref)の正負を判定し、例えば「1」または「0」のような論理値を出力する。参照電圧源40は、プリアンプ20に参照電圧VrefpおよびVrefmを供給する。図1に示すように、実施形態の参照電圧源40は、参照電圧VrefpおよびVrefmに加えて、標本化部10の入力に補正用電圧Vincmを供給することができる。
参照電圧源40は、例えば図3に示すように、抵抗器と2つの可変抵抗器とを直列接続した構成を有している。2つの可変抵抗器は、補正制御部50からの制御信号により抵抗値を変化させることができる。すなわち、参照電圧源40は、補正制御部50からの制御信号により2つの参照電圧Vrefp・Vrefmの値を調節することができる。
一般に、AD変換器における標本化器では、電荷注入(チャージインジェクション)により標本化器の出力同相電圧が変動してしまう。標本化器の出力同相電圧は、参照電圧の同相電圧と本来一致すべきであるが、標本化器での電荷注入により、標本化器の出力同相電圧が参照電圧の同相電圧からオフセットする。そこで、実施形態のAD変換器では、標本化部10の出力同相電圧と参照電圧源40の参照電圧の同相電圧とが一致するような補正動作が可能なように構成される。
すなわち、実施形態のAD変換器1は、補正制御部50と、入力切替部60とを有している。補正制御部50は、比較部30の出力論理値に基づいて、参照電圧源40の参照電圧VrefpおよびVrefmの制御、プリアンプ20の差動アンプ21および22の制御、および入力切替部60の制御を実現する。参照電圧源40の参照電圧VrefpおよびVrefmの制御は、比較部30の出力論理値が反転する向きに、参照電圧源40の参照電圧(同相電圧)を調節する制御である。プリアンプ20の差動アンプ21および22の制御は、実施形態のAD変換器1の補正動作時における、プリアンプ20をなす差動アンプ21・22を停止・駆動させる制御である。入力切替部60の制御は、実施形態のAD変換器1の補正動作時における、標本化部10の入力を切り替える制御である。補正制御部50は、例えばアップダウンカウンタなどを用いて実現することができ、DCオフセットキャンセラで利用される補正手段を用いて実現することもできる。
入力切替部60は、補正制御部50の制御に基づいて、標本化部10の入力を、外部からの入力Inまたは参照電圧源40の補正用電圧Vincmのいずれかに切り替えるスイッチ回路を有している。入力切替部60は、通常動作時には、入力Inと標本化部10の入力とを接続するとともに、標本化部10の入力端を短絡状態から開放し、補正動作時には、入力Inと標本化部10の入力とを切断するとともに、標本化部10の入力を短絡させ、参照電圧源40からの補正用電圧Vincm出力と標本化部10の入力とを接続する。すなわち、補正動作時には、標本化部10の入力に同相電圧(補正用電圧Vincm)が供給される。
(第1の実施形態の動作)
図5Aおよび図5Bに示すように、標本化部10はサンプリング用のスイッチ素子QSWとチャージ用のキャパシタCchgを有している。スイッチ素子QSWがクロック信号Vclkによりオンのとき(図5A)、入力バッファにより増幅された入力信号VinがキャパシタCchgにチャージされる。このとき、キャパシタCchgだけでなく、スイッチ素子QSWの寄生容量Cparaにも電荷がチャージされる。
続いて、スイッチ素子QSWがクロック信号Vclkによりオフになると(図5B)、キャパシタCchgが蓄えた電荷に加えて寄生容量Cparaが蓄えた電荷も出力Voutに現われる。この結果、本来の入力信号Vinがかさ上げされることになり、後段の比較部における判定に影響を及ぼすことになる。この実施形態のAD変換器1は、標本化部10の後段に設けられたプリアンプに入力される同相電圧レベルや参照電圧レベルを調節することで、かかる影響を低減している。
以下、図1ないし図6Bを参照して、第1の実施形態のAD変換器1の動作を詳細に説明する。
補正処理に先立って、補正制御部50は、入力切替部60をなすスイッチ群を制御して、標本化部10の入力を入力Inから切り離すとともに、標本化部10の差動入力端を短絡する。さらに、補正制御部50は、標本化部10の入力と参照電圧源40の補正用電圧Vincm出力とを接続する。この結果、参照電圧源40が生成する補正用電圧Vincmが標本化部10の2つの入力端それぞれに供給される(図4のステップ71。以下「S71」のように称する。)。これにより、標本化部10は無入力信号状態となる。
続いて、補正制御部50は、アンプ制御部25を介して、プリアンプ20の2つの差動アンプのうち、一方の差動アンプ21(第1の差動アンプ)を駆動させたまま他方の差動アンプ22(第2の差動アンプ)を停止させる(S72)。この結果、差動アンプ21は、標本化部10の差動出力の一方から出力された電圧Vinpおよび参照電圧源40の一方の参照電圧Vrefpを差動増幅する。差動アンプ21の差動出力は、加算器23および24に入力される。このとき、差動アンプ22は動作していないから、標本化部10の差動出力の他方から出力された電圧Vinmや参照電圧源40の他方の参照電圧Vrefmは、差動アンプ22から出力されない。すなわち、プリアンプ20は、差動アンプ21が増幅した電圧Vinpおよび参照電圧Vrefpを出力することになる。
比較部30は、プリアンプ20の出力を比較して、その正負を判定する(S73)。ここで、標本化部10に入力した補正用電圧Vincmおよび参照電圧源40の参照電圧Vrefpを一致させておくと、比較部30の出力は、標本化部10の電荷注入による電圧変動を出力することになる。
補正制御部50は、比較部30の論理値出力が反転する方向に参照電圧源40の参照電圧Vrefpを調節する(S74)。すなわち、補正制御部50は、電圧Vinpと参照電圧Vrefpとが一致するように参照電圧Vrefpを調節する。補正制御部50は、調節した参照電圧Vrefpの値を補正値として保持しておく。
続いて、補正制御部50は、アンプ制御部25を介して、プリアンプ20の2つの差動アンプのうち、一方の差動アンプ21(第1差動アンプ)を停止させ、他方の差動アンプ22(第2差動アンプ)を駆動させる(S75)。この結果、差動アンプ22は、標本化部10の差動出力の他方から出力された電圧Vinmおよび参照電圧源40の他方の参照電圧Vrefmを差動増幅する。差動アンプ21の差動出力は、加算器23および24に入力される。このとき、差動アンプ21は動作していないから、標本化部10の差動出力の一方から出力された電圧Vinpや参照電圧源40の他方の参照電圧Vrefpは、差動アンプ21から出力されない。すなわち、プリアンプ20は、差動アンプ22が増幅した電圧Vinmおよび参照電圧Vrefmを出力することになる。
比較部30は、プリアンプ20の出力を比較して、その正負を判定する(S76)。ここで、標本化部10に入力した補正用電圧Vincmおよび参照電圧源40の参照電圧Vrefmを一致させておくと、比較部30の出力は、標本化部10の電荷注入による電圧変動を出力することになる。
補正制御部50は、比較部30の論理値出力が反転する方向に参照電圧源40の参照電圧Vrefmを調節する(S77)。すなわち、補正制御部50は、電圧Vinmと参照電圧Vrefmとが一致するように参照電圧Vrefmを調節する。補正制御部50は、調節した参照電圧Vrefmの値を補正値として保持しておく。
続いて、補正制御部50は、入力切替部60のスイッチ群を制御して、標本化部10の入力と参照電圧源の補正用電圧Vincmの出力とを切断する。併せて、補正制御部50は、標本化部10の差動入力端の短絡を開放し、標本化部10の入力を入力Inと接続させる(S78)。
そして、補正制御部50は、参照電圧源40の参照電圧Vrefpおよび参照電圧Vrefmを保持した補正値に設定し、アンプ制御部25を通じて差動アンプ21および22を駆動させる(S79)。
このように、この実施形態のAD変換器によれば、プリアンプに設けられた2つの差動アンプそれぞれを停止可能に構成したので、標本化部10の入力を無入力とした場合に比較部において電荷注入によるレベル変動を検出することができる。すなわち、標本化部や比較部に特別な回路を追加しなくても電荷注入によるレベル変動を補正することができる。
なお、上記実施形態では、2つの参照電圧VrefpおよびVrefmそれぞれについて補正動作を行っているが、これには限定されない。標本化部10の差動入力端それぞれのスイッチ素子の寄生容量が同程度であれば、どちらか一方の参照電圧を補正した後に他方の参照電圧を当該補正値に一致させても構わない。すなわち、図4のステップ72〜77のうちステップ75〜77を省略し、参照電圧Vrefmを補正済みの参照電圧Vrefpと一致させるように構成してもよい。
(プリアンプの一方の作動アンプを停止させる意義)
図6Aおよび図6Bを参照して、プリアンプの差動アンプの一方を停止する意義を説明する。標本化部10のサンプリング用スイッチ素子は、一対の差動信号ラインそれぞれに接続されており、スイッチ素子それぞれの寄生容量は、概ね同程度である。すなわち、標本化部10の一対のスイッチそれぞれで発生する電荷注入は、概ね同程度ということになる。したがって、図6Aに示すように、プリアンプ20を通常に動作させた場合、比較部30に設けられた加算器31(減算器)は、電荷注入による電圧変動分を相殺してしまい、検出することができない(数式1参照)。
そこで、図6Bに示すように、差動アンプ22(または差動アンプ21)を停止させる。この動作・構成により、プリアンプ20の出力は、電荷注入により変動した入力電圧Vinp(またはVinm)および電荷注入の影響を受けていない参照電圧Vrefp(またはVrefm)になる。すなわち、電荷注入による電圧変動を後段の比較部において検出可能となる(数式2)。
Figure 0005597660
アナログ入力無信号時、プリアンプ20のVinpには、標本化部10の出力同相電圧が入力される。一方、参照電圧Vrefpには、参照電圧源40からの同相電圧が入力される。理想的には、標本化部10の出力同相電圧と、参照電圧の同相電圧は一致するから(Vinp=Vrefp)、プリアンプ出力ΔVoutはゼロとなる。しかし実際には、標本化部10における電荷注入により、プリアンプ20は、標本化部10の出力の同相電圧変動量を増幅することになる。すなわち、比較部30において、標本化部10での電荷注入による同相電圧変動量を検出することができる。
この実施形態のAD変換器1は、プリアンプ20に設けられた差動アンプを個別に停止可能としたので、標本化部10や比較部30に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。
(プリアンプの具体例)
図7を参照して、この実施形態のプリアンプ20の具体例を説明する。図7に示すプリアンプは、互いにソースが接続されたMOSFETQp1およびQp2と、ソースが接地されドレインがMOSFETQp1・Qp2のソースに接続されたMOSFETQp3と、を有している。MOSFETQp1のドレインは出力Voutpに接続されるとともに抵抗器を介して電源Vddに接続されている。一方、MOSFETQp2のドレインは出力Voutmに接続されるとともに抵抗器を介して電源Vddに接続されている。MOSFETQp1・Qp2のゲートは、それぞれ入力電圧Vinpおよび参照電圧Vrefpと接続されている。
さらに、図7に示すプリアンプは、互いにソースが接続されたMOSFETQm1およびQm2と、ソースが接地されドレインがMOSFETQm1・Qm2のソースに接続されたMOSFETQm3と、を有している。MOSFETQm1のドレインは出力Voutpに接続されるとともに抵抗器を介して電源Vddに接続されている。一方、MOSFETQm2のドレインは出力Voutmに接続されるとともに抵抗器を介して電源Vddに接続されている。MOSFETQm1・Qm2のゲートは、それぞれ参照電圧Vrefmおよび入力電圧Vinmと接続されている。
MOSFETQp3およびQm3のゲートは、それぞれいずれか一方が電源Vddと接続されるように構成したスイッチSWp1・SWm1と、それぞれいずれか一方がグランドに接続されるように構成したスイッチSWp2・SWm2とが接続されている。
図7に示すプリアンプでは、スイッチSWp1・SWm1・SWp2・SWm2を制御することで、MOSFETQp1・Qp2・Qp3とMOSFETQm1・Qm2・Qm3のいずれかの動作を停止させることができる。
(第2の実施形態)
次に、図8および図9を参照して、第2の実施形態のAD変換器について説明する。この実施形態のAD変換器2は、図1に示す第1の実施形態のAD変換器における参照電圧源が生成する2つの参照電圧Vrefp・Vrefmを固定とする一方で、標本化部とプリアンプの間に標本化部10の出力同相電圧または参照電圧Vrefp・Vrefmの電圧レベルを調節するレベル補正部を設けたものである。以下の説明において、図1〜3に示すAD変換器の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。
参照電圧源140は、プリアンプ20に参照電圧VrefpおよびVrefmを供給する。ただし、参照電圧VrefpおよびVrefmの値は、予め設定された固定値とされている。図8に示すように、この実施形態の参照電圧源140は、参照電圧VrefpおよびVrefmに加えて、標本化部10の入力に補正用電圧Vincmを供給することができる。
レベル補正部145は、補正制御部50からの制御信号に基づき、標本化部10の出力同相電圧と、参照電圧源40の出力同相電圧とが一致するようにいずれかの同相電圧を補正する。レベル補正部145は、標本化部10の差動出力VinpおよびVinm、または参照電圧源40の参照電圧VrefpおよびVrefmの少なくとも一方の信号ライン上に、電圧レベルを制御するレベルシフタを備えている。図9に示す例では、標本化部10の差動出力VinpおよびVinmのライン上にレベルシフタ146および147が設けられており、補正制御部50からの制御信号によりそれぞれの電圧レベルの調整を可能としている。
この実施形態の補正制御部50は、第1の実施形態における参照電圧源40の参照電圧VrefpおよびVrefmを調節する代わりに、レベル補正部145のレベルシフタ146・147の電圧レベルを調節する。したがって、第1の実施形態と同様に、標本化部10や比較部30に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。また、参照電圧源140の参照電圧の値を調節する必要がないから、参照電圧の精度を高めることができ、比較部の比較精度を高めることができる。
(第3の実施形態)
次に、図10を参照して、第3の実施形態のAD変換器について説明する。この実施形態のAD変換器3は、図8に示す第2の実施形態のAD変換器におけるレベル補正部145に代えて、利得制御可能な入力バッファ270を入力切替部60と標本化部10の間に設けたものである。以下の説明において、図1〜3,8,9に示すAD変換器の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。
図10に示すように、この実施形態のAD変換器3は、入力バッファ270を有している。入力バッファ270は、補正制御部50からの制御信号に基づき、標本化部10の出力同相電圧と、参照電圧源40の出力同相電圧が一致するように、標本化部10の入力同相電圧を制御する。すなわち、入力バッファ270は、標本化部10に入力される差動入力信号のレベルを、標本化部10における電荷注入に対応する電圧レベル分低下させることができる。
この実施形態の補正制御部50は、第2の実施形態におけるレベル補正部145のレベルシフタの電圧レベルを調節する代わりに、標本化部10に入力される差動入力の同相電圧レベルを調節する。したがって、第1および第2の実施形態と同様に、標本化部10や比較部30に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。また、参照電圧源140の参照電圧の値を調節する必要がないから、参照電圧の精度を高めることができ、比較部の比較精度を高めることができる。
(第4の実施形態)
次に、図11を参照して、第4の実施形態のAD変換器について説明する。この実施形態のAD変換器4は、図1に示す第1の実施形態のAD変換器にDCオフセットキャンセラを追加したものである。以下の説明において、図1〜3に示すAD変換器1の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。
図11に示すように、この実施形態のAD変換器4は、DCオフセットキャンセラ380を有している。DCオフセットキャンセラ380は、比較部30の出力に基づいて、プリアンプ20および比較部30におけるDCオフセットを抑圧する。プリアンプ20をなす差動アンプ21・22を停止させることによる同相電圧レベルの補正は、プリアンプ20や比較部30にDCオフセットが存在すると、補正精度が劣化してしまう。このため、DCオフセットキャンセラ380でDCオフセットを抑圧した上で、プリアンプ20を用いた同相電圧レベルの補正を行うことで、高い精度での同相電圧変動の補正が可能になる。すなわち、図4に示すステップ71に先だって、DCオフセットキャンセラ380がDCオフセット補正処理を実行する。
なお、この実施形態では第1の実施形態のAD変換器1にDCオフセットキャンセラ380を追加しているが、これには限定されない。図8に示す第2の実施形態のAD変換器2や、図10に示す第3の実施形態のAD変換器3にDCオフセットキャンセラを追加しても、同様の効果を奏することができる。
(第5の実施形態)
次に、図12を参照して、第5の実施形態のAD変換器について説明する。この実施形態のAD変換器5は、図1に示す第1の実施形態のAD変換器を用いて並列型AD変換器を構成したものである。以下の説明において図1〜3に示すAD変換器1の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。
図12に示すように、この実施形態のAD変換器5は、プリアンプ20および比較部30からなるユニットを複数具備する。そして、AD変換器5は、比較部30それぞれの論理値出力を符号化するエンコーダ490と、エンコーダ490の出力に基づいて、参照電圧源40の参照電圧VrefpおよびVrefmの制御、プリアンプ20それぞれの差動アンプ21および22の制御、および入力切替部60の制御を実現する補正制御部450とを備えている。
この実施形態のAD変換器では、同相電圧変動量をデジタルの情報として得ることができる。したがって、第1の実施形態のAD変換器と比べて、同相電圧の変動量を高速に検出し補正することが可能となる。なお、この実施形態では、第1の実施形態のAD変換器を用いているが、これには限定されない。図8に示す第2の実施形態のAD変換器2や、図10に示す第3の実施形態のAD変換器3、さらには図11に示す第4の実施形態のAD変換器4を用いて第5の実施形態のAD変換器を構成しても同様の効果を奏することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…AD変換器、10…標本化部、20…プリアンプ、21,22…差動アンプ、23,24…加算器、25…アンプ制御部、30…比較部、40…参照電圧源、50…補正制御部、60…入力切替部。

Claims (7)

  1. 差動入力信号をサンプリングして第1の標本化信号および第2の標本化信号からなる差動標本化信号を出力する標本化部と、
    第1の参照信号および第2の参照信号を生成する参照信号生成部と、
    前記第1の参照信号を用いて前記第1の標本化信号を増幅し第1の差動出力を出力する第1の差動アンプ
    前記第2の参照信号を用いて前記第2の標本化信号を増幅し第2の差動出力を出力する第2の差動アンプ
    前記第1の差動出力の一方および前記第2の差動出力の一方を加算して第1の増幅出力を生成する第1の加算部、および
    前記第1の差動出力の他方および前記第2の差動出力の他方を加算して第2の増幅出力を生成する第2の加算部を備えて、前記第1の増幅出力および前記第2の増幅出力からなる差動増幅信号を出力するプリアンプと、
    前記第1の増幅出力および前記第2の増幅出力を比較する比較部と、
    前記比較部の比較結果に基づいて、前記第1および第2の差動アンプそれぞれの動作を制御するとともに、前記第1および第2の差動アンプそれぞれの動作に応じて、前記第1および第2の参照信号または前記第1および第2の標本化信号の同相電圧レベルを制御する補正制御部と、
    を具備するAD変換器。
  2. 補正制御部は、前記第1の差動アンプを動作させるとともに前記第2の差動アンプを停止させ、前記標本化部が無入力状態のときの前記第1の参照信号および前記第1の標本化信号それぞれの同相電圧が略同レベルとなるように、前記第1の参照信号または前記第1の標本化信号の同相電圧レベルを制御することを特徴とする請求項1記載のAD変換器。
  3. 前記比較部の比較結果に基づいて、前記プリアンプおよび前記比較部の少なくとも一方のDCオフセットを補正するDCオフセットキャンセラをさらに備えたことを特徴とする請求項1記載のAD変換器。
  4. 前記参照信号生成部は、前記補正制御部からの制御信号に基づいて、前記第1および第2の参照信号の同相電圧レベルを制御可能であることを特徴とする請求項1記載のAD変換器。
  5. 前記補正制御部からの制御信号に基づいて、前記第1および第2の標本化信号の同相電圧レベルを調節するレベル補正部をさらに備えたことを特徴とする請求項1記載のAD変換器。
  6. 前記補正制御部からの制御信号に基づいて、前記差動入力信号の同相電圧レベルを制御するバッファをさらに備えたことを特徴とする請求項1記載のAD変換器。
  7. 差動入力信号をサンプリングして第1の標本化信号および第2の標本化信号からなる差動標本化信号を出力する標本化部と、
    第1の参照信号および第2の参照信号を生成する参照信号生成部と、
    前記第1の参照信号を用いて前記第1の標本化信号を増幅し第1の差動出力を出力する第1の差動アンプ
    前記第2の参照信号を用いて前記第2の標本化信号を増幅し第2の差動出力を出力する第2の差動アンプ
    前記第1の差動出力の一方および前記第2の差動出力の一方を加算して第1の増幅出力を生成する第1の加算部、および
    前記第1の差動出力の他方および前記第2の差動出力の他方を加算して第2の増幅出力を生成する第2の加算部を備えて、前記第1の増幅出力および前記第2の増幅出力からなる差動増幅信号を出力する複数のプリアンプと、
    前記第1の増幅出力および前記第2の増幅出力を比較する複数の比較部と、
    前記複数の比較部の比較結果に基づいてバイナリコードを生成するエンコーダ部と、
    前記エンコーダ部が生成したバイナリコードに基づいて、前記第1および第2の差動アンプそれぞれの動作を制御するとともに、前記第1および第2の差動アンプそれぞれの動作に応じて、前記第1および第2の参照信号または前記第1および第2の標本化信号の同相電圧レベルを制御する補正制御部と、
    を具備するAD変換器。
JP2012047882A 2012-03-05 2012-03-05 Ad変換器 Expired - Fee Related JP5597660B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012047882A JP5597660B2 (ja) 2012-03-05 2012-03-05 Ad変換器
US13/681,913 US8674861B2 (en) 2012-03-05 2012-11-20 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012047882A JP5597660B2 (ja) 2012-03-05 2012-03-05 Ad変換器

Publications (2)

Publication Number Publication Date
JP2013183408A JP2013183408A (ja) 2013-09-12
JP5597660B2 true JP5597660B2 (ja) 2014-10-01

Family

ID=49042525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012047882A Expired - Fee Related JP5597660B2 (ja) 2012-03-05 2012-03-05 Ad変換器

Country Status (2)

Country Link
US (1) US8674861B2 (ja)
JP (1) JP5597660B2 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
EP2839582A4 (en) * 2012-04-19 2015-12-16 Intel Corp RECOVERING UNAUTHORIZED CLOCK DATA FOR SERIAL I / O RECEIVER
WO2014072391A1 (en) * 2012-11-09 2014-05-15 St-Ericsson Sa Analog to digital conversion method with offset tracking and correction and analog to digital converter implementing the same
US8842026B2 (en) * 2012-12-05 2014-09-23 Infineon Technologies Ag Symbol decoder, threshold estimation and correlation systems and methods
CN104995612B (zh) 2013-01-17 2020-01-03 康杜实验室公司 低同步开关噪声芯片间通信方法和系统
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
EP3672176B1 (en) 2014-02-28 2022-05-11 Kandou Labs, S.A. Clock-embedded vector signaling codes
CN104005818B (zh) * 2014-05-07 2016-08-17 潍柴动力股份有限公司 一种尿素喷嘴的电流控制方法及系统
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9900186B2 (en) 2014-07-10 2018-02-20 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101943048B1 (ko) 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
CN110008166B (zh) 2014-08-01 2023-07-18 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9306589B1 (en) * 2014-10-01 2016-04-05 Cypress Semicondcutor Corporation Analog-digital conversion system and method for controlling the same
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
CN104901537B (zh) * 2015-05-28 2018-01-16 广东美的制冷设备有限公司 一种空调器及其主控制器的模数转换校正辅助电路
CN113225159B (zh) 2015-06-26 2024-06-07 康杜实验室公司 高速通信系统
US9520891B1 (en) 2015-11-17 2016-12-13 International Business Machines Corporation Successive approximation register converter
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN105656824B (zh) * 2015-12-31 2019-01-11 华为技术有限公司 偏置电压可调的通信装置和通信方法
WO2017132292A1 (en) 2016-01-25 2017-08-03 Kandou Labs, S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
EP3446403B1 (en) 2016-04-22 2021-01-06 Kandou Labs S.A. High performance phase locked loop
US10242749B2 (en) 2016-04-22 2019-03-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
EP3449606A4 (en) 2016-04-28 2019-11-27 Kandou Labs S.A. LOW POWER MULTILAYER ATTACK CIRCUIT
CN109313622B (zh) 2016-04-28 2022-04-15 康杜实验室公司 用于密集路由线组的向量信令码
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10742451B2 (en) 2018-06-12 2020-08-11 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US11018685B2 (en) 2019-09-19 2021-05-25 Samsung Electronics Co., Ltd. Analog-to-digital converter and method of performing analog-to-digital conversion
KR20210034826A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 신호 수신 장치, 신호 수신 장치의 클럭 복원 방법 및 캘리브레이션 방법
TWI743948B (zh) * 2020-08-17 2021-10-21 瑞昱半導體股份有限公司 快閃式類比數位轉換器
TWI743972B (zh) * 2020-09-01 2021-10-21 瑞昱半導體股份有限公司 快閃式類比數位轉換器與校正方法
US11387842B1 (en) * 2021-03-10 2022-07-12 Robert Bosch Gmbh System AMD method for a self-calibrating pipelined dynamic preamplifier for high speed comparators in a time-interpolating flash ADC
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
US11747372B2 (en) * 2021-10-01 2023-09-05 Nxp Usa, Inc. Differential-signal-detection circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259628A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd A/d変換器
EP0866548B1 (en) * 1992-04-30 2001-01-03 Hewlett-Packard Company Differential integrating amplifier with switched capacitor circuit for precision input resistors
US5696508A (en) * 1995-02-24 1997-12-09 Lucent Technologies Inc. Comparator-offset compensating converter
TW337051B (en) * 1996-11-29 1998-07-21 Philips Electronics Nv Analog-to-digital conversion
JP3637232B2 (ja) * 1998-03-19 2005-04-13 株式会社東芝 アナログ/デジタル変換装置
JP2001111421A (ja) * 1999-10-06 2001-04-20 Hitachi Ltd オフセットキャンセル回路及びa/d変換器
US6714886B2 (en) * 2002-02-13 2004-03-30 Eric C. Sung System and method of DC calibration of amplifiers
JP3920236B2 (ja) * 2003-03-27 2007-05-30 Necエレクトロニクス株式会社 差動増幅器
US7126510B2 (en) * 2004-12-17 2006-10-24 Rambus Inc. Circuit calibration system and method
US7466249B2 (en) * 2005-12-14 2008-12-16 Broadcom Corporation System and method for common mode calibration in an analog to digital converter
US7352307B2 (en) * 2006-02-09 2008-04-01 Atmel Corporation Comparator chain offset reduction
JP2009010519A (ja) * 2007-06-26 2009-01-15 Toshiba Corp A/d変換回路、a/d変換方法及び半導体集積回路
JP2011193257A (ja) 2010-03-15 2011-09-29 Renesas Electronics Corp ゲイン切り替え回路

Also Published As

Publication number Publication date
JP2013183408A (ja) 2013-09-12
US20130229294A1 (en) 2013-09-05
US8674861B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP5597660B2 (ja) Ad変換器
US9685971B2 (en) Successive comparison A/D conversion circuit
US8836375B2 (en) Continuously self-calibrated latched comparator
US8957706B2 (en) Dynamic comparator with equalization function
US9654126B2 (en) Systems and methods for providing a pipelined analog-to-digital converter
US8134401B2 (en) Systems and methods of low offset switched capacitor comparators
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインad変換器
US8013679B2 (en) Operational amplifier
TW201334423A (zh) 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器
JP5551626B2 (ja) 演算増幅回路
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
EP3570436A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
US20120153991A1 (en) Comparator with offset compensation and improved dynamic range
JP5439590B2 (ja) 比較器、差動アンプ回路、及びアナログデジタル変換器
US11211922B2 (en) Voltage comparator for offset compensation
US9106240B1 (en) Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
JP5965825B2 (ja) コンパレータ及びその補正方法
US8471753B1 (en) Pipelined analog-to-digital converter and method for converting analog signal to digital signal
KR102066604B1 (ko) 비교기 회로 및 신호 비교 방법
JP4681622B2 (ja) Ad変換器
US7414563B2 (en) Analog-to-digital converter with a plurality of conversions
KR101583292B1 (ko) 아날로그-디지털 변환기의 동적 레지듀 증폭기 및 그 증폭 방법
JP2006121307A (ja) サンプルホールド回路又はそれを用いたad変換器
TWI446709B (zh) 交換電容式放大電路與應用此放大電路之類比至數位轉換器
KR20110040061A (ko) 디지털 레인지 디텍터 회로를 이용한 아날로그-디지털 변환기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

LAPS Cancellation because of no payment of annual fees