JP5597660B2

JP5597660B2 - Ａｄ変換器

Info

Publication number: JP5597660B2
Application number: JP2012047882A
Authority: JP
Inventors: 隼也松野; 哲朗板倉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-03-05
Filing date: 2012-03-05
Publication date: 2014-10-01
Anticipated expiration: 2032-03-05
Also published as: JP2013183408A; US20130229294A1; US8674861B2

Description

本発明の実施形態は、ＡＤ変換器に関する。

一般に、ＡＤ変換器における標本化器は、入力されたアナログ信号をサンプル／ホールドするため、スイッチおよびキャパシタを有している。スイッチは所定の周期でオンオフし、スイッチがオンの時にキャパシタがチャージされる。標本化器のスイッチが半導体素子（スイッチ素子）からなる場合、素子の寄生容量による電荷注入（チャージインジェクション）が問題となる。すなわち、標本化器のキャパシタの電荷に加えて、スイッチ素子の寄生容量の電荷も出力に現われてしまう。これは、標本化器の出力同相電圧が変動する原因となる。

寄生容量による電荷注入を防ぐ方法としては、ダミースイッチを用いるものや検出器を用いるものが知られている。ダミースイッチを用いる方法は、標本化器のスイッチと並列にダミースイッチを設け、ダミースイッチに寄生容量の電荷を吸収させるものである。検出器を用いる方法は、標本化器の出力同相電圧の変動を検出して補正処理するものである。

Chun-Ying Chen, et al., "A Low Power 6-bit Flash ADC with Reference Voltage and Common-Mode Calibration", IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.44, No.4, April 2009

従来のＡＤ変換器において寄生容量による電荷注入を防ぐには、標本化器に素子や回路を追加する必要がある。しかし、追加した素子等の寄生容量により、標本化器を駆動する入力バッファの電力が増加してしまうことになる。すなわち、ＡＤ変換器全体の消費電力が増加してしまう。

実施形態のＡＤ変換器は、かかる課題を解決するためになされたもので、消費電力を抑えつつ寄生容量による電荷注入を低減することのできるＡＤ変換器を提供することを目的としている。

実施形態のＡＤ変換器は、差動入力信号をサンプリングして第１の標本化信号および第２の標本化信号からなる差動標本化信号を出力する標本化部と、第１の参照信号および第２の参照信号を生成する参照信号生成部とを有している。また、実施形態のＡＤ変換器は、第１の参照信号を用いて第１の標本化信号を増幅する第１の差動アンプ、および、第２の参照信号を用いて第２の標本化信号を増幅する第２の差動アンプを有し、第１の差動アンプの出力および第２の参照信号に基づく第１の増幅出力および第２の差動アンプの出力および第１の参照信号に基づく第２の増幅出力からなる差動増幅信号を出力するプリアンプと、第１の増幅出力および第２の増幅出力を比較する比較部とを有している。そして、実施形態のＡＤ変換器は、比較部の比較結果に基づいて、第１および第２の差動アンプそれぞれの動作を制御するとともに、第１および第２の差動アンプそれぞれの動作に応じて、第１および第２の参照信号または第１および第２の標本化信号の同相電圧レベルを制御する補正制御部を有している。

第１の実施形態のＡＤ変換器の構成を示すブロック図である。第１の実施形態のＡＤ変換器におけるアンプの一例を示すブロック図である。第１の実施形態のＡＤ変換器における参照電圧源の例を示す図である。第１の実施形態のＡＤ変換器の動作を示すフローチャートである。寄生容量による電荷注入の様子を示す図である。寄生容量による電荷注入の様子を示す図である。第１の実施形態のＡＤ変換器におけるプリアンプの通常動作を示す図である。第１の実施形態のＡＤ変換器におけるプリアンプの補正動作を示す図である。第１の実施形態のＡＤ変換器におけるプリアンプの一例を示す図である。第２の実施形態のＡＤ変換器の構成を示すブロック図である。第２の実施形態のＡＤ変換器におけるレベル補正部の例を示す図である。第３の実施形態のＡＤ変換器の構成を示すブロックである。第４の実施形態のＡＤ変換器の構成を示すブロック図である。第５の実施形態のＡＤ変換器の構成を示すブロック図である。

（第１の実施形態）
図１ないし図３を参照して、第１の実施形態のＡＤ変換器１の構成を説明する。図１に示すように、この実施形態のＡＤ変換器１は、標本化部１０、プリアンプ２０、比較部３０および参照電圧源４０を有している。実施形態のＡＤ変換器１では、プリアンプ２０が標本化部１０の差動出力信号と参照電圧源４０の参照電圧（同相電圧）との差分を増幅し、比較部３０がプリアンプ２０の増幅出力（差動信号）をデジタル値に変換する。

標本化部１０は、入力信号を所定の時間間隔で標本化（サンプリング）し、標本化信号を出力する。図１に示す例では、標本化部１０は、差動の入力信号を標本化して差動の標本化信号を出力する。

プリアンプ２０は、標本化部１０が出力した標本化信号を増幅する。図２に示す具体例では、プリアンプ２０は、差動アンプ２１および２２と、加算器２３および２４とを有しており、入力された差動信号を増幅して差動信号として出力する完全差動増幅器として機能する。差動アンプ２１は、標本化部１０の一方の出力Ｖ_ｉｎｐ（第１の標本化信号）および参照電圧Ｖ_ｒｅｆｐ（第１の参照信号）を差動増幅し、差動アンプ２２は、参照電圧Ｖ_ｒｅｆｍ（第２の参照信号）および標本化部１０の他方の出力Ｖ_ｉｎｍ（第２の標本化信号）を差動増幅する。差動アンプ２１の差動出力のうち一方は加算器２３に入力され、他方は加算器２４に入力される。また、差動アンプ２２の差動出力うち一方は加算器２３に入力され、他方は加算器２４に入力される。すなわち、差動アンプ２１および２２それぞれの利得をＡとし、加算器２３の出力をＶ_ｏｕｔｐ、加算器２４の出力をＶ_ｏｕｔｍとすると、プリアンプ２０の差動出力ΔＶ_ｏｕｔは、数式１の通り表される。

このように、プリアンプ２０は、標本化部１０の差動標本化出力と参照電圧源４０の参照電圧の差分との差を増幅している。プリアンプ２０は、さらにアンプ制御部２５（ＡＭＰ制御部）を有している。アンプ制御部２５は、差動アンプ２１および２２のいずれか一方の動作を停止させる機能を有している。

比較部３０は、プリアンプ２０の出力、すなわち数式１に示すＡ（ΔＶ_ｉｎ―ΔＶ_ｒｅｆ）の正負を判定し、例えば「１」または「０」のような論理値を出力する。参照電圧源４０は、プリアンプ２０に参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍを供給する。図１に示すように、実施形態の参照電圧源４０は、参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍに加えて、標本化部１０の入力に補正用電圧Ｖ_ｉｎｃｍを供給することができる。

参照電圧源４０は、例えば図３に示すように、抵抗器と２つの可変抵抗器とを直列接続した構成を有している。２つの可変抵抗器は、補正制御部５０からの制御信号により抵抗値を変化させることができる。すなわち、参照電圧源４０は、補正制御部５０からの制御信号により２つの参照電圧Ｖ_ｒｅｆｐ・Ｖ_ｒｅｆｍの値を調節することができる。

一般に、ＡＤ変換器における標本化器では、電荷注入（チャージインジェクション）により標本化器の出力同相電圧が変動してしまう。標本化器の出力同相電圧は、参照電圧の同相電圧と本来一致すべきであるが、標本化器での電荷注入により、標本化器の出力同相電圧が参照電圧の同相電圧からオフセットする。そこで、実施形態のＡＤ変換器では、標本化部１０の出力同相電圧と参照電圧源４０の参照電圧の同相電圧とが一致するような補正動作が可能なように構成される。

すなわち、実施形態のＡＤ変換器１は、補正制御部５０と、入力切替部６０とを有している。補正制御部５０は、比較部３０の出力論理値に基づいて、参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍの制御、プリアンプ２０の差動アンプ２１および２２の制御、および入力切替部６０の制御を実現する。参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍの制御は、比較部３０の出力論理値が反転する向きに、参照電圧源４０の参照電圧（同相電圧）を調節する制御である。プリアンプ２０の差動アンプ２１および２２の制御は、実施形態のＡＤ変換器１の補正動作時における、プリアンプ２０をなす差動アンプ２１・２２を停止・駆動させる制御である。入力切替部６０の制御は、実施形態のＡＤ変換器１の補正動作時における、標本化部１０の入力を切り替える制御である。補正制御部５０は、例えばアップダウンカウンタなどを用いて実現することができ、ＤＣオフセットキャンセラで利用される補正手段を用いて実現することもできる。

入力切替部６０は、補正制御部５０の制御に基づいて、標本化部１０の入力を、外部からの入力Ｉｎまたは参照電圧源４０の補正用電圧Ｖ_ｉｎｃｍのいずれかに切り替えるスイッチ回路を有している。入力切替部６０は、通常動作時には、入力Ｉｎと標本化部１０の入力とを接続するとともに、標本化部１０の入力端を短絡状態から開放し、補正動作時には、入力Ｉｎと標本化部１０の入力とを切断するとともに、標本化部１０の入力を短絡させ、参照電圧源４０からの補正用電圧Ｖ_ｉｎｃｍ出力と標本化部１０の入力とを接続する。すなわち、補正動作時には、標本化部１０の入力に同相電圧（補正用電圧Ｖ_ｉｎｃｍ）が供給される。

（第１の実施形態の動作）
図５Ａおよび図５Ｂに示すように、標本化部１０はサンプリング用のスイッチ素子Ｑ_ＳＷとチャージ用のキャパシタＣ_ｃｈｇを有している。スイッチ素子Ｑ_ＳＷがクロック信号Ｖ_ｃｌｋによりオンのとき（図５Ａ）、入力バッファにより増幅された入力信号Ｖ_ｉｎがキャパシタＣ_ｃｈｇにチャージされる。このとき、キャパシタＣ_ｃｈｇだけでなく、スイッチ素子Ｑ_ＳＷの寄生容量Ｃ_ｐａｒａにも電荷がチャージされる。

続いて、スイッチ素子Ｑ_ＳＷがクロック信号Ｖ_ｃｌｋによりオフになると（図５Ｂ）、キャパシタＣ_ｃｈｇが蓄えた電荷に加えて寄生容量Ｃ_ｐａｒａが蓄えた電荷も出力Ｖ_ｏｕｔに現われる。この結果、本来の入力信号Ｖ_ｉｎがかさ上げされることになり、後段の比較部における判定に影響を及ぼすことになる。この実施形態のＡＤ変換器１は、標本化部１０の後段に設けられたプリアンプに入力される同相電圧レベルや参照電圧レベルを調節することで、かかる影響を低減している。

以下、図１ないし図６Ｂを参照して、第１の実施形態のＡＤ変換器１の動作を詳細に説明する。

補正処理に先立って、補正制御部５０は、入力切替部６０をなすスイッチ群を制御して、標本化部１０の入力を入力Ｉｎから切り離すとともに、標本化部１０の差動入力端を短絡する。さらに、補正制御部５０は、標本化部１０の入力と参照電圧源４０の補正用電圧Ｖ_ｉｎｃｍ出力とを接続する。この結果、参照電圧源４０が生成する補正用電圧Ｖ_ｉｎｃｍが標本化部１０の２つの入力端それぞれに供給される（図４のステップ７１。以下「Ｓ７１」のように称する。）。これにより、標本化部１０は無入力信号状態となる。

続いて、補正制御部５０は、アンプ制御部２５を介して、プリアンプ２０の２つの差動アンプのうち、一方の差動アンプ２１（第１の差動アンプ）を駆動させたまま他方の差動アンプ２２（第２の差動アンプ）を停止させる（Ｓ７２）。この結果、差動アンプ２１は、標本化部１０の差動出力の一方から出力された電圧Ｖ_ｉｎｐおよび参照電圧源４０の一方の参照電圧Ｖ_ｒｅｆｐを差動増幅する。差動アンプ２１の差動出力は、加算器２３および２４に入力される。このとき、差動アンプ２２は動作していないから、標本化部１０の差動出力の他方から出力された電圧Ｖ_ｉｎｍや参照電圧源４０の他方の参照電圧Ｖ_ｒｅｆｍは、差動アンプ２２から出力されない。すなわち、プリアンプ２０は、差動アンプ２１が増幅した電圧Ｖ_ｉｎｐおよび参照電圧Ｖ_ｒｅｆｐを出力することになる。

比較部３０は、プリアンプ２０の出力を比較して、その正負を判定する（Ｓ７３）。ここで、標本化部１０に入力した補正用電圧Ｖ_ｉｎｃｍおよび参照電圧源４０の参照電圧Ｖ_ｒｅｆｐを一致させておくと、比較部３０の出力は、標本化部１０の電荷注入による電圧変動を出力することになる。

補正制御部５０は、比較部３０の論理値出力が反転する方向に参照電圧源４０の参照電圧Ｖ_ｒｅｆｐを調節する（Ｓ７４）。すなわち、補正制御部５０は、電圧Ｖ_ｉｎｐと参照電圧Ｖ_ｒｅｆｐとが一致するように参照電圧Ｖ_ｒｅｆｐを調節する。補正制御部５０は、調節した参照電圧Ｖ_ｒｅｆｐの値を補正値として保持しておく。

続いて、補正制御部５０は、アンプ制御部２５を介して、プリアンプ２０の２つの差動アンプのうち、一方の差動アンプ２１（第１差動アンプ）を停止させ、他方の差動アンプ２２（第２差動アンプ）を駆動させる（Ｓ７５）。この結果、差動アンプ２２は、標本化部１０の差動出力の他方から出力された電圧Ｖ_ｉｎｍおよび参照電圧源４０の他方の参照電圧Ｖ_ｒｅｆｍを差動増幅する。差動アンプ２１の差動出力は、加算器２３および２４に入力される。このとき、差動アンプ２１は動作していないから、標本化部１０の差動出力の一方から出力された電圧Ｖ_ｉｎｐや参照電圧源４０の他方の参照電圧Ｖ_ｒｅｆｐは、差動アンプ２１から出力されない。すなわち、プリアンプ２０は、差動アンプ２２が増幅した電圧Ｖ_ｉｎｍおよび参照電圧Ｖ_ｒｅｆｍを出力することになる。

比較部３０は、プリアンプ２０の出力を比較して、その正負を判定する（Ｓ７６）。ここで、標本化部１０に入力した補正用電圧Ｖ_ｉｎｃｍおよび参照電圧源４０の参照電圧Ｖ_ｒｅｆｍを一致させておくと、比較部３０の出力は、標本化部１０の電荷注入による電圧変動を出力することになる。

補正制御部５０は、比較部３０の論理値出力が反転する方向に参照電圧源４０の参照電圧Ｖ_ｒｅｆｍを調節する（Ｓ７７）。すなわち、補正制御部５０は、電圧Ｖ_ｉｎｍと参照電圧Ｖ_ｒｅｆｍとが一致するように参照電圧Ｖ_ｒｅｆｍを調節する。補正制御部５０は、調節した参照電圧Ｖ_ｒｅｆｍの値を補正値として保持しておく。

続いて、補正制御部５０は、入力切替部６０のスイッチ群を制御して、標本化部１０の入力と参照電圧源の補正用電圧Ｖ_ｉｎｃｍの出力とを切断する。併せて、補正制御部５０は、標本化部１０の差動入力端の短絡を開放し、標本化部１０の入力を入力Ｉｎと接続させる（Ｓ７８）。

そして、補正制御部５０は、参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよび参照電圧Ｖ_ｒｅｆｍを保持した補正値に設定し、アンプ制御部２５を通じて差動アンプ２１および２２を駆動させる（Ｓ７９）。

このように、この実施形態のＡＤ変換器によれば、プリアンプに設けられた２つの差動アンプそれぞれを停止可能に構成したので、標本化部１０の入力を無入力とした場合に比較部において電荷注入によるレベル変動を検出することができる。すなわち、標本化部や比較部に特別な回路を追加しなくても電荷注入によるレベル変動を補正することができる。

なお、上記実施形態では、２つの参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍそれぞれについて補正動作を行っているが、これには限定されない。標本化部１０の差動入力端それぞれのスイッチ素子の寄生容量が同程度であれば、どちらか一方の参照電圧を補正した後に他方の参照電圧を当該補正値に一致させても構わない。すなわち、図４のステップ７２〜７７のうちステップ７５〜７７を省略し、参照電圧Ｖ_ｒｅｆｍを補正済みの参照電圧Ｖ_ｒｅｆｐと一致させるように構成してもよい。

（プリアンプの一方の作動アンプを停止させる意義）
図６Ａおよび図６Ｂを参照して、プリアンプの差動アンプの一方を停止する意義を説明する。標本化部１０のサンプリング用スイッチ素子は、一対の差動信号ラインそれぞれに接続されており、スイッチ素子それぞれの寄生容量は、概ね同程度である。すなわち、標本化部１０の一対のスイッチそれぞれで発生する電荷注入は、概ね同程度ということになる。したがって、図６Ａに示すように、プリアンプ２０を通常に動作させた場合、比較部３０に設けられた加算器３１（減算器）は、電荷注入による電圧変動分を相殺してしまい、検出することができない（数式１参照）。

そこで、図６Ｂに示すように、差動アンプ２２（または差動アンプ２１）を停止させる。この動作・構成により、プリアンプ２０の出力は、電荷注入により変動した入力電圧Ｖ_ｉｎｐ（またはＶ_ｉｎｍ）および電荷注入の影響を受けていない参照電圧Ｖ_ｒｅｆｐ（またはＶ_ｒｅｆｍ）になる。すなわち、電荷注入による電圧変動を後段の比較部において検出可能となる（数式２）。

アナログ入力無信号時、プリアンプ２０のＶ_ｉｎｐには、標本化部１０の出力同相電圧が入力される。一方、参照電圧Ｖ_ｒｅｆｐには、参照電圧源４０からの同相電圧が入力される。理想的には、標本化部１０の出力同相電圧と、参照電圧の同相電圧は一致するから（Ｖ_ｉｎｐ＝Ｖ_ｒｅｆｐ）、プリアンプ出力ΔＶ_ｏｕｔはゼロとなる。しかし実際には、標本化部１０における電荷注入により、プリアンプ２０は、標本化部１０の出力の同相電圧変動量を増幅することになる。すなわち、比較部３０において、標本化部１０での電荷注入による同相電圧変動量を検出することができる。

この実施形態のＡＤ変換器１は、プリアンプ２０に設けられた差動アンプを個別に停止可能としたので、標本化部１０や比較部３０に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。

（プリアンプの具体例）
図７を参照して、この実施形態のプリアンプ２０の具体例を説明する。図７に示すプリアンプは、互いにソースが接続されたＭＯＳＦＥＴＱ_ｐ１およびＱ_ｐ２と、ソースが接地されドレインがＭＯＳＦＥＴＱ_ｐ１・Ｑ_ｐ２のソースに接続されたＭＯＳＦＥＴＱ_ｐ３と、を有している。ＭＯＳＦＥＴＱ_ｐ１のドレインは出力Ｖ_ｏｕｔｐに接続されるとともに抵抗器を介して電源Ｖｄｄに接続されている。一方、ＭＯＳＦＥＴＱ_ｐ２のドレインは出力Ｖ_ｏｕｔｍに接続されるとともに抵抗器を介して電源Ｖｄｄに接続されている。ＭＯＳＦＥＴＱ_ｐ１・Ｑ_ｐ２のゲートは、それぞれ入力電圧Ｖ_ｉｎｐおよび参照電圧Ｖ_ｒｅｆｐと接続されている。

さらに、図７に示すプリアンプは、互いにソースが接続されたＭＯＳＦＥＴＱ_ｍ１およびＱ_ｍ２と、ソースが接地されドレインがＭＯＳＦＥＴＱ_ｍ１・Ｑ_ｍ２のソースに接続されたＭＯＳＦＥＴＱ_ｍ３と、を有している。ＭＯＳＦＥＴＱ_ｍ１のドレインは出力Ｖ_ｏｕｔｐに接続されるとともに抵抗器を介して電源Ｖｄｄに接続されている。一方、ＭＯＳＦＥＴＱ_ｍ２のドレインは出力Ｖ_ｏｕｔｍに接続されるとともに抵抗器を介して電源Ｖｄｄに接続されている。ＭＯＳＦＥＴＱ_ｍ１・Ｑ_ｍ２のゲートは、それぞれ参照電圧Ｖ_ｒｅｆｍおよび入力電圧Ｖ_ｉｎｍと接続されている。

ＭＯＳＦＥＴＱ_ｐ３およびＱ_ｍ３のゲートは、それぞれいずれか一方が電源Ｖｄｄと接続されるように構成したスイッチＳＷ_ｐ１・ＳＷ_ｍ１と、それぞれいずれか一方がグランドに接続されるように構成したスイッチＳＷ_ｐ２・ＳＷ_ｍ２とが接続されている。

図７に示すプリアンプでは、スイッチＳＷ_ｐ１・ＳＷ_ｍ１・ＳＷ_ｐ２・ＳＷ_ｍ２を制御することで、ＭＯＳＦＥＴＱ_ｐ１・Ｑ_ｐ２・Ｑ_ｐ３とＭＯＳＦＥＴＱ_ｍ１・Ｑ_ｍ２・Ｑ_ｍ３のいずれかの動作を停止させることができる。

（第２の実施形態）
次に、図８および図９を参照して、第２の実施形態のＡＤ変換器について説明する。この実施形態のＡＤ変換器２は、図１に示す第１の実施形態のＡＤ変換器における参照電圧源が生成する２つの参照電圧Ｖ_ｒｅｆｐ・Ｖ_ｒｅｆｍを固定とする一方で、標本化部とプリアンプの間に標本化部１０の出力同相電圧または参照電圧Ｖ_ｒｅｆｐ・Ｖ_ｒｅｆｍの電圧レベルを調節するレベル補正部を設けたものである。以下の説明において、図１〜３に示すＡＤ変換器の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。

参照電圧源１４０は、プリアンプ２０に参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍを供給する。ただし、参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍの値は、予め設定された固定値とされている。図８に示すように、この実施形態の参照電圧源１４０は、参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍに加えて、標本化部１０の入力に補正用電圧Ｖ_ｉｎｃｍを供給することができる。

レベル補正部１４５は、補正制御部５０からの制御信号に基づき、標本化部１０の出力同相電圧と、参照電圧源４０の出力同相電圧とが一致するようにいずれかの同相電圧を補正する。レベル補正部１４５は、標本化部１０の差動出力Ｖ_ｉｎｐおよびＶ_ｉｎｍ、または参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍの少なくとも一方の信号ライン上に、電圧レベルを制御するレベルシフタを備えている。図９に示す例では、標本化部１０の差動出力Ｖ_ｉｎｐおよびＶ_ｉｎｍのライン上にレベルシフタ１４６および１４７が設けられており、補正制御部５０からの制御信号によりそれぞれの電圧レベルの調整を可能としている。

この実施形態の補正制御部５０は、第１の実施形態における参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍを調節する代わりに、レベル補正部１４５のレベルシフタ１４６・１４７の電圧レベルを調節する。したがって、第１の実施形態と同様に、標本化部１０や比較部３０に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。また、参照電圧源１４０の参照電圧の値を調節する必要がないから、参照電圧の精度を高めることができ、比較部の比較精度を高めることができる。

（第３の実施形態）
次に、図１０を参照して、第３の実施形態のＡＤ変換器について説明する。この実施形態のＡＤ変換器３は、図８に示す第２の実施形態のＡＤ変換器におけるレベル補正部１４５に代えて、利得制御可能な入力バッファ２７０を入力切替部６０と標本化部１０の間に設けたものである。以下の説明において、図１〜３，８，９に示すＡＤ変換器の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。

図１０に示すように、この実施形態のＡＤ変換器３は、入力バッファ２７０を有している。入力バッファ２７０は、補正制御部５０からの制御信号に基づき、標本化部１０の出力同相電圧と、参照電圧源４０の出力同相電圧が一致するように、標本化部１０の入力同相電圧を制御する。すなわち、入力バッファ２７０は、標本化部１０に入力される差動入力信号のレベルを、標本化部１０における電荷注入に対応する電圧レベル分低下させることができる。

この実施形態の補正制御部５０は、第２の実施形態におけるレベル補正部１４５のレベルシフタの電圧レベルを調節する代わりに、標本化部１０に入力される差動入力の同相電圧レベルを調節する。したがって、第１および第２の実施形態と同様に、標本化部１０や比較部３０に変更を加えることなく電荷注入による電圧変動を検知し補正することができる。また、参照電圧源１４０の参照電圧の値を調節する必要がないから、参照電圧の精度を高めることができ、比較部の比較精度を高めることができる。

（第４の実施形態）
次に、図１１を参照して、第４の実施形態のＡＤ変換器について説明する。この実施形態のＡＤ変換器４は、図１に示す第１の実施形態のＡＤ変換器にＤＣオフセットキャンセラを追加したものである。以下の説明において、図１〜３に示すＡＤ変換器１の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。

図１１に示すように、この実施形態のＡＤ変換器４は、ＤＣオフセットキャンセラ３８０を有している。ＤＣオフセットキャンセラ３８０は、比較部３０の出力に基づいて、プリアンプ２０および比較部３０におけるＤＣオフセットを抑圧する。プリアンプ２０をなす差動アンプ２１・２２を停止させることによる同相電圧レベルの補正は、プリアンプ２０や比較部３０にＤＣオフセットが存在すると、補正精度が劣化してしまう。このため、ＤＣオフセットキャンセラ３８０でＤＣオフセットを抑圧した上で、プリアンプ２０を用いた同相電圧レベルの補正を行うことで、高い精度での同相電圧変動の補正が可能になる。すなわち、図４に示すステップ７１に先だって、ＤＣオフセットキャンセラ３８０がＤＣオフセット補正処理を実行する。

なお、この実施形態では第１の実施形態のＡＤ変換器１にＤＣオフセットキャンセラ３８０を追加しているが、これには限定されない。図８に示す第２の実施形態のＡＤ変換器２や、図１０に示す第３の実施形態のＡＤ変換器３にＤＣオフセットキャンセラを追加しても、同様の効果を奏することができる。

（第５の実施形態）
次に、図１２を参照して、第５の実施形態のＡＤ変換器について説明する。この実施形態のＡＤ変換器５は、図１に示す第１の実施形態のＡＤ変換器を用いて並列型ＡＤ変換器を構成したものである。以下の説明において図１〜３に示すＡＤ変換器１の構成と共通する構成は共通の符号を付して示し、重複する説明を省略する。

図１２に示すように、この実施形態のＡＤ変換器５は、プリアンプ２０および比較部３０からなるユニットを複数具備する。そして、ＡＤ変換器５は、比較部３０それぞれの論理値出力を符号化するエンコーダ４９０と、エンコーダ４９０の出力に基づいて、参照電圧源４０の参照電圧Ｖ_ｒｅｆｐおよびＶ_ｒｅｆｍの制御、プリアンプ２０それぞれの差動アンプ２１および２２の制御、および入力切替部６０の制御を実現する補正制御部４５０とを備えている。

この実施形態のＡＤ変換器では、同相電圧変動量をデジタルの情報として得ることができる。したがって、第１の実施形態のＡＤ変換器と比べて、同相電圧の変動量を高速に検出し補正することが可能となる。なお、この実施形態では、第１の実施形態のＡＤ変換器を用いているが、これには限定されない。図８に示す第２の実施形態のＡＤ変換器２や、図１０に示す第３の実施形態のＡＤ変換器３、さらには図１１に示す第４の実施形態のＡＤ変換器４を用いて第５の実施形態のＡＤ変換器を構成しても同様の効果を奏することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…ＡＤ変換器、１０…標本化部、２０…プリアンプ、２１，２２…差動アンプ、２３，２４…加算器、２５…アンプ制御部、３０…比較部、４０…参照電圧源、５０…補正制御部、６０…入力切替部。

Claims

差動入力信号をサンプリングして第１の標本化信号および第２の標本化信号からなる差動標本化信号を出力する標本化部と、
第１の参照信号および第２の参照信号を生成する参照信号生成部と、
前記第１の参照信号を用いて前記第１の標本化信号を増幅し第１の差動出力を出力する第１の差動アンプ、
前記第２の参照信号を用いて前記第２の標本化信号を増幅し第２の差動出力を出力する第２の差動アンプ、
前記第１の差動出力の一方および前記第２の差動出力の一方を加算して第１の増幅出力を生成する第１の加算部、および
前記第１の差動出力の他方および前記第２の差動出力の他方を加算して第２の増幅出力を生成する第２の加算部を備えて、前記第１の増幅出力および前記第２の増幅出力からなる差動増幅信号を出力するプリアンプと、
前記第１の増幅出力および前記第２の増幅出力を比較する比較部と、
前記比較部の比較結果に基づいて、前記第１および第２の差動アンプそれぞれの動作を制御するとともに、前記第１および第２の差動アンプそれぞれの動作に応じて、前記第１および第２の参照信号または前記第１および第２の標本化信号の同相電圧レベルを制御する補正制御部と、
を具備するＡＤ変換器。
補正制御部は、前記第１の差動アンプを動作させるとともに前記第２の差動アンプを停止させ、前記標本化部が無入力状態のときの前記第１の参照信号および前記第１の標本化信号それぞれの同相電圧が略同レベルとなるように、前記第１の参照信号または前記第１の標本化信号の同相電圧レベルを制御することを特徴とする請求項１記載のＡＤ変換器。
前記比較部の比較結果に基づいて、前記プリアンプおよび前記比較部の少なくとも一方のＤＣオフセットを補正するＤＣオフセットキャンセラをさらに備えたことを特徴とする請求項１記載のＡＤ変換器。
前記参照信号生成部は、前記補正制御部からの制御信号に基づいて、前記第１および第２の参照信号の同相電圧レベルを制御可能であることを特徴とする請求項１記載のＡＤ変換器。
前記補正制御部からの制御信号に基づいて、前記第１および第２の標本化信号の同相電圧レベルを調節するレベル補正部をさらに備えたことを特徴とする請求項１記載のＡＤ変換器。
前記補正制御部からの制御信号に基づいて、前記差動入力信号の同相電圧レベルを制御するバッファをさらに備えたことを特徴とする請求項１記載のＡＤ変換器。
差動入力信号をサンプリングして第１の標本化信号および第２の標本化信号からなる差動標本化信号を出力する標本化部と、
第１の参照信号および第２の参照信号を生成する参照信号生成部と、
前記第１の参照信号を用いて前記第１の標本化信号を増幅し第１の差動出力を出力する第１の差動アンプ、
前記第２の参照信号を用いて前記第２の標本化信号を増幅し第２の差動出力を出力する第２の差動アンプ、
前記第１の差動出力の一方および前記第２の差動出力の一方を加算して第１の増幅出力を生成する第１の加算部、および
前記第１の差動出力の他方および前記第２の差動出力の他方を加算して第２の増幅出力を生成する第２の加算部を備えて、前記第１の増幅出力および前記第２の増幅出力からなる差動増幅信号を出力する複数のプリアンプと、
前記第１の増幅出力および前記第２の増幅出力を比較する複数の比較部と、
前記複数の比較部の比較結果に基づいてバイナリコードを生成するエンコーダ部と、
前記エンコーダ部が生成したバイナリコードに基づいて、前記第１および第２の差動アンプそれぞれの動作を制御するとともに、前記第１および第２の差動アンプそれぞれの動作に応じて、前記第１および第２の参照信号または前記第１および第２の標本化信号の同相電圧レベルを制御する補正制御部と、
を具備するＡＤ変換器。