JP4876980B2

JP4876980B2 - クロック発生装置

Info

Publication number: JP4876980B2
Application number: JP2007053946A
Authority: JP
Inventors: 英明小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2012-02-15
Anticipated expiration: 2027-03-05
Also published as: JP2008219464A

Description

本発明は、クロック発生装置に係わり、特にＬＣ型のＶＣＯを使用したクロック発生装置に関する。

ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）は、電圧によって発振周波数を制御する発振器であり、ＰＬＬ（Phase Locked Loop）回路の構成部品として使用されることが多い。ＶＣＯ発振周波数制御回路は、このＶＣＯの発振周波数を制御する回路である。

ＬＣ型ＶＣＯは、共振素子として可変容量とコイルを用いて構成した回路であり、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いて構成することができる。ＬＣ型ＶＣＯは可変容量の調整幅が非常に小さい。このため、このようなＬＣ型ＶＣＯは、複数の容量を用意しておき、これらをスイッチで選択できるような構成を採っている（たとえば特許文献１参照）。

図１１は、従来提案されたこのようなＬＣ型ＶＣＯの一例を表わしたものである。ＬＣ型ＶＣＯ１００は、図示しないＰＬＬ回路のローパスフィルタから入力される制御電圧１０１を印加される第１および第２の可変容量素子１０２、１０３と、これら第１および第２の可変容量素子１０２、１０３からなる直列回路に並列に接続されたインダクタ１０４と、このインダクタ１０４の両端に接続され、ＰＭＯＳ（Positive-channel Metal-Oxide Semiconductor）トランジスタ１０５とＮＭＯＳ（Negative-channel Metal-Oxide Semiconductor）トランジスタ１０６の組み合わせと、ＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８の組み合わせからなるインバータ回路と、このインバータ回路を構成するＰＭＯＳトランジスタ１０５とＮＭＯＳトランジスタ１０６の接続点とアースの間ならびにＰＭＯＳトランジスタ１０７とＮＭＯＳトランジスタ１０８の接続点とアースの間とに並列に接続された複数組の容量１１１〜１１６およびスイッチ１１７〜１２２の接点との直列回路からなる容量アレイによって構成されている。

容量アレイを構成する各スイッチ１１７〜１２２には、コード情報１２３が供給されるようになっている。このコード情報に対応してスイッチ１１７〜１２２がオンまたはオフ状態に設定されることで、容量アレイとしての容量が所望の値に設定されるようになっている。そして、制御電圧１０１の値と、複数組の容量１１１〜１１６およびスイッチ１１７〜１２２の直列回路からなる容量アレイによる容量の設定によって、第２の可変容量素子１０３とインダクタ１０４の接続点から所定の発振周波数の信号１２５が出力されることになる。

図１２は、このようなＬＣ型ＶＣＯにおける各コード情報が与えられた場合の発振周波数と制御電圧との関係を表わしたものである。この図で複数の平行な直線は設定されるそれぞれの容量に対応したコード情報１３１₀〜１３１_mを表わしている。一例としては、コード情報１３１_nが与えられて容量アレイがこれに対応する容量に設定されると、制御電圧１０１が最小電圧Ｖ_minから最大電圧Ｖ_maxまで変更されるとき、信号１２５の発振周波数Ｆは、最小周波数Ｆ_nminから最大周波数Ｆ_nmaxまで変動することになる。

したがって、図１１に示したＬＣ型ＶＣＯから出力される信号１２５の発振周波数の所望の値を仮に周波数Ｆであるとすると、制御電圧１０１が最小電圧Ｖ_minから最大電圧Ｖ_maxまで変更されるときの中間の電圧Ｖ_Mで周波数Ｆが発振されるようなコード情報１３１を外部から与えて、容量アレイによる容量の設定を行っておく必要がある。この例では、コード情報１３１_nが与えられたときに、中間の電圧Ｖ_Mで周波数Ｆが得られるので、周波数Ｆに対して十分なマージンが得られることになる。
特開２００５−３１８５０９号公報（第００８１段落、図１）

しかしながら、このようにコード情報１３１の選択によってＬＣ型ＶＣＯ１００の特性を十分なマージンが得られるように設定しても、その後の環境変化によって、その特性が大きく変化してしまう場合がある。

図１３は、環境変化によってＬＣ型ＶＣＯの特性が変化した場合の一例を示したものである。コード情報１３１_nで与えられる容量アレイによる容量の設定による特性が、その後の環境変化１４１によって破線１４２で示すように変化したとする。そうすると、今までは制御電圧１０１を調整することで所望の周波数Ｆ₁を得ることができたのに、制御電圧１０１を最小電圧Ｖ_minから最大電圧Ｖ_maxまで変化させても、その周波数Ｆ₁を得ることができなくなる。すなわち、ＰＬＬ回路は、このＬＣ型ＶＣＯ１００で信号１２５を所望の周波数Ｆに維持することができなくなる。

図１１に示したＬＣ型ＶＣＯ１００では、所望の周波数Ｆの出力を安定化させるために、最小電圧Ｖ_minと最大電圧Ｖ_maxの中間の電圧Ｖ_Mで所望の周波数Ｆが得られるようにコード情報１３１₀〜１３１_mを初期的に選択することを提案している。しかしながら、近年、クロックサイクルが一段と高速化しており、初期的に選択したコード情報に対して十分なマージンが得られることで、環境変化に対して安定したクロックを発振させる要請が強い。

そこで本発明の目的は、ＰＬＬ回路を使用し、より幅広い環境変動に適応して周波数を一定値にロックすることのできるクロック発生装置を提供することにある。

本発明では、（イ）容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記した制御電圧を発生させるマスタ側ＰＬＬ回路と、（ロ）容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の前記した信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記した制御電圧を発生させるスレーブ側ＰＬＬ回路と、（ハ）前記したマスタ側ＰＬＬ回路の前記した制御電圧を環境変動に対応するものとして検出する制御電圧検出手段と、（ニ）この制御電圧検出手段が前記した制御電圧として採り得る任意の電圧としての第１の電圧以上の電圧を検出したとき、あるいは前記した制御電圧検出手段が第１の電圧未満の電圧を検出したとき、前記した第１の電圧よりも低い電圧で、あるいは前記した第１の電圧よりも高い電圧で同一の周波数のクロックを発生できるように前記したスレーブ側ＰＬＬ回路の前記した容量スイッチによる容量の設定を予め前記した環境変動による前記した第１の電圧の変動方向に応じてコード情報の値を加算したり減算して変更させるスレーブ側ＰＬＬ回路制御手段と、（ホ）初期的に前記したマスタ側ＰＬＬ回路の前記した電圧制御発振器の出力を選択し、前記した制御電圧検出手段が第１の電圧よりも高く制御電圧の上限値よりも低い予め定めた第２の電圧あるいは第１の電圧よりも低く制御電圧の下限値よりも高い予め定めた第３の電圧を検出したとき、前記したスレーブ側ＰＬＬ回路の前記した電圧制御発振器の出力を選択してクロックを出力するクロック選択手段とをクロック発生装置が具備する。

また本発明では、（イ）容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記した制御電圧を発生させるマスタ側ＰＬＬ回路と、（ロ）容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の前記した信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記した制御電圧を発生させるスレーブ側ＰＬＬ回路と、（ハ）前記したマスタ側ＰＬＬ回路の前記した制御電圧を環境変動に対応するものとして検出する制御電圧検出手段と、（ニ）この制御電圧検出手段が前記した制御電圧として採り得る任意の電圧としての第１の電圧以上の電圧を検出したとき、あるいは前記した制御電圧検出手段が第１の電圧未満の電圧を検出したとき、前記した第１の電圧よりも低い電圧で、あるいは前記した第１の電圧よりも高い電圧で同一の周波数のクロックを発生できるように前記したスレーブ側ＰＬＬ回路の前記した容量スイッチによる容量の設定を予め前記した環境変動による前記した第１の電圧の変動方向に応じてコード情報の値を加算したり減算して変更させるスレーブ側ＰＬＬ回路制御手段と、（ホ）初期的に前記したマスタ側ＰＬＬ回路の前記した電圧制御発振器の出力を選択し、前記したスレーブ側ＰＬＬ回路制御手段によって前記したスレーブ側ＰＬＬ回路の前記した容量スイッチの設定の変更が行われた後の所定の時点で、このスレーブ側ＰＬＬ回路の前記した電圧制御発振器の出力を選択してクロックを出力するクロック選択手段とをクロック発生装置が具備する。

以上説明したように本発明によれば、ＰＬＬ回路から出力されるクロックのロック状態をより広範囲な環境変化に対して維持することが可能になるので、ＰＬＬ回路を用いたシステムの高性能化や高信頼性化が可能になる。また、クロック発生装置は同様の回路構成の２つのＰＬＬ回路を使用するので、コストアップを最小限に抑えることができる。

以下実施例につき本発明を詳細に説明する。

図１は、本発明の一実施例におけるＶＣＯ発振周波数制御回路を使用したクロック発生装置の構成を表わしたものである。このクロック発生装置２００は、第１および第２のＰＬＬ回路２０１、２０２を備えており、それぞれに基準クロック２０３が供給されるようになっている。また、第１のＰＬＬ回路２０１の出力する第１のクロック２０５と、第２のＰＬＬ回路２０２の出力する第２のクロック２０６は、出力セレクタ２０７に入力されるようになっている。出力セレクタ２０７は、ＶＣＯ制御回路２０８から供給される選択信号２０９によって第１のクロック２０５と第２のクロック２０６のいずれかを選択し、出力クロック２１１として出力するようになっている。ここで第１のＰＬＬ回路２０１はマスタ側の回路となっており、初期的にそのクロック２０５が出力クロック２１１として採用されている。環境変動によって第１のクロック２０５が所望の周波数を維持できないようになると、スレーブ側の第２のＰＬＬ回路２０２の出力する第２のクロック２０６が出力セレクタ２０７によって選択されるようになっている。

クロック発生装置２００には、以上の回路の他に基準電圧検出回路２１２が設けられている。基準電圧検出回路２１２は、クロック発生装置２００の外部から電圧Ｖ_H、Ｖ_M、Ｖ_Lの３種類の基準電圧信号２１３_H、２１３_M、２１３_Lを入力すると共にマスタ側の第１のＰＬＬ回路２０１の出力するチャージポンプ出力２１４を入力して、ＶＣＯ制御回路２０８にその制御のための選択出力２１５と比較出力２１６を与えるようになっている。ＶＣＯ制御回路２０８は、初期設定コード２１７の供給を受け、選択信号２０９を出力セレクタ２０７に出力すると共に、第１および第２のＰＬＬ回路２０１、２０２に第１および第２のコード情報２１８、２１９のうちの対応するものを供給するようになっている。第１および第２のコード情報２１８、２１９は、それぞれｍビット（ｍは任意の正の整数）の調整値のコード［ｍ−１：０］で構成されている。

このようなクロック発生装置２００で、第１のＰＬＬ回路２０１は、基準クロック２０３を入力する第１の位相比較器（ＰＦＤ）２２１₁と、第１のチャージポンプ（ＣＰ）２２２₁と、第１のループフィルタ２２３₁と、第１のＶＣＯ２２４₁および第１のディバイダ（ＤＩＶ）２２５₁によって構成されている。ここで第１の位相比較器２２１₁は、基準クロック２０３と第１のディバイダ２２５₁の出力するクロック２２６₁との位相差を検出するようになっている。電流源としての第１のチャージポンプ２２２₁に接続された第１のループフィルタ２２３₁は、この第１の検出出力２２７₁の交流成分をカットして直流に変換し、第１のＶＣＯ２２４₁は変換後の直流電圧としての第１の制御電圧２２８₁に応じた周波数の第１のクロック２０５を出力することになる。

一方、第２のＰＬＬ回路２０２は、基準クロック２０３を入力する第２の位相比較器２２１₂と、第２のチャージポンプ２２２₂と、第２のループフィルタ２２３₂と、第２のＶＣＯ２２４₂および第２のディバイダ２２５₂によって構成されている。ここで第２の位相比較器２２１₂は、基準クロック２０３と第２のディバイダ２２５₂の出力するクロック２２６₂との位相差を検出するようになっている。電流源としての第２のチャージポンプ２２２₂に接続された第２のループフィルタ２２３₂は、この第２の検出出力２２７₂を直流に変換し、第２のＶＣＯ２２４₂は変換後の直流電圧としての第２の制御電圧２２８₂に応じた周波数の第２のクロック２０６を出力することになる。

なお、第１のＰＬＬ回路２０１における第１のチャージポンプ２２２₁のチャージポンプ出力２１４が基準電圧検出回路２１２に入力されるようになっている。また、ＶＣＯ制御回路２０８の第１のコード情報２１８が第１のＰＬＬ回路２０１の第１のＶＣＯ２２４₁に供給され、第２のコード情報２１９が第２のＰＬＬ回路２０２の第２のＶＣＯ２２４₂に供給されるようになっている。

図２は、第１のＰＬＬ回路に使用されている第１のＶＣＯの具体的な回路構成を表わしたものである。なお、図１に示した第２のＶＣＯ２２４₂は、この第１のＶＣＯ２２４₁と回路構成が同一なので、その説明は省略する。

第１のＶＣＯ２２４₁は、図１に示した第１のループフィルタ２２３₁の出力としての第１の制御電圧２２８₁を印加される第１および第２の可変容量素子２３１、２３２と、これら第１および第２の可変容量素子２３１、２３２からなる直列回路に並列に接続されたインダクタ２３３と、このインダクタ２３３の両端に接続され、ＰＭＯＳトランジスタ２３５とＮＭＯＳトランジスタ２３６の組み合わせと、ＰＭＯＳトランジスタ２３７とＮＭＯＳトランジスタ２３８の組み合わせからなるインバータ回路と、このインバータ回路を構成するＰＭＯＳトランジスタ２３５とＮＭＯＳトランジスタ２３６の接続点と図示しないアースの間に並列に接続された複数組の容量２４１〜２４３およびスイッチ２４４〜２４６の接点との直列回路からなる第１の容量スイッチ２４７と、同じくインバータ回路を構成するＰＭＯＳトランジスタ２３７とＮＭＯＳトランジスタ２３８の接続点と図示しないアースの間に並列に接続された複数組の容量２５１〜２５３およびスイッチ２５４〜２５６の接点との直列回路からなる第２の容量スイッチ２５７によって構成されている。

第１の容量スイッチ２４７のスイッチ２４４〜２４６と、第２の容量スイッチ２５７のスイッチ２５４〜２５６は、第１のコード情報２１８が供給されており、これに応じてこれらの接点がオンまたはオフに設定される。これにより第１および第２の容量スイッチ２４７、２５７の容量が調整され、所望の発振周波数が設定されるようになっている。

図３は、図１に示した基準電圧検出回路の構成を具体的に表わしたものである。基準電圧検出回路２１２は、第１〜第３のアナログ電圧比較回路２６１〜２６３を備えている。これら第１〜第３のアナログ電圧比較回路２６１〜２６３の一方の入力端子ＩＮ＋、ＩＮ−、ＩＮ＋には、第１の制御電圧端子２６４から第１の制御電圧２２８₁が入力されるようになっている。また、第１のアナログ電圧比較回路２６１の他方の入力端子ＩＮ−には、Ｖ_H基準電圧入力端子２６５から基準電圧信号２１３_Hが入力され、第２のアナログ電圧比較回路２６２の他方の入力端子ＩＮ−には、Ｖ_L基準電圧入力端子２６６から基準電圧信号２１３_Lが入力され、第３のアナログ電圧比較回路２６３の他方の入力端子ＩＮ−には、Ｖ_M基準電圧入力端子２６７から基準電圧信号２１３_Mが入力されるようになっている。

このうち第１のアナログ電圧比較回路２６１の比較結果２６８は選択回路２７１の一方の入力端子に入力され、第２のアナログ電圧比較回路２６２の比較結果２６９は選択回路２７１の他方の入力端子に入力される。第３のアナログ電圧比較回路２６３の比較出力２１６は、比較出力端子２７２から図１に示したＶＣＯ制御回路２０８に入力されると共に、選択回路２７１に選択のための制御信号として入力されるようになっている。選択回路２７１は比較出力２１６の内容に応じて選択出力２１５を出力する。この選択出力２１５は、選択出力端子２７３を経由して図１に示したＶＣＯ制御回路２０８に入力されることになる。

このような基準電圧検出回路２１２の動作を説明する。第１のアナログ電圧比較回路２６１は、高い電圧レベルの基準電圧信号２１３_Hを第１の制御電圧２２８₁と比較する。そして、第１の制御電圧２２８₁の方が基準電圧信号２１３_Hよりも高ければ、比較結果２６８をＨ（ハイ）レベルとする。これ以外の場合、すなわち第１の制御電圧２２８₁が基準電圧信号２１３_H以下であれば、比較結果２６８をＬ（ロー）レベルとする。

第２のアナログ電圧比較回路２６２は、低い電圧レベルの基準電圧信号２１３_Lを第１の制御電圧２２８₁と比較する。そして、第１の制御電圧２２８₁の方が基準電圧信号２１３_Lよりも低ければ、比較結果２６９をＨレベルとする。これ以外の場合、すなわち第１の制御電圧２２８₁が２１３_L以上であれば、比較結果２６８をＬレベルとする。

第３のアナログ電圧比較回路２６３は、中間の電圧レベルの基準電圧信号２１３_Mを第１の制御電圧２２８₁と比較する。そして、第１の制御電圧２２８₁の方が基準電圧信号２１３_Mよりも高ければ、比較出力２１６をＨレベルとする。これ以外の場合、すなわち第１の制御電圧２２８₁が基準電圧信号２１３_M以下であれば、比較出力２１６をＬレベルとする。

選択回路２７１は、第３のアナログ電圧比較回路２６３の比較出力２１６がＨレベルのときには比較結果２６８を選択し、これを選択出力２１５とする。これに対して、第３のアナログ電圧比較回路２６３の比較出力２１６がＬレベルのときには比較結果２６９を選択、これを選択出力２１５とする。

図４は、図１に示したＶＣＯ制御回路の具体的な構成を表わしたものである。ＶＣＯ制御回路２０８は、初期設定コード２１７入力端子２８１から入力された初期設定コード２１７を増加回路２８２および減少回路２８３に入力すると共に、第１のコード情報２１８として第１のコード情報出力端子２８４に供給するようになっている。増加回路２８２は、入力された初期設定コード２１７としての［Ｃｏｄｅ０］に「１」を加算して、出力ノ−ド［Ｃｏｄｅ＋］として選択回路２８６の一方の入力端子に供給するようになっている。これに対して減少回路２８３は、、入力された初期設定コード２１７としての［Ｃｏｄｅ０］から「１」を減算して、出力ノ−ド［Ｃｏｄｅ−］として選択回路２８６の他方の入力端子に供給するようになっている。

選択回路２８６は、比較入力端子２８７から比較出力２１６を入力して、これを出力ノ−ド［Ｃｏｄｅ＋］と出力ノ−ド［Ｃｏｄｅ−］の選択に使用するようになっている。選択回路２８６の出力は、第２のコード情報２１９として第２のコード情報出力端子２８８に入力される。また、選択出力入力端子２８９から入力される選択出力２１５は、そのまま選択信号２０９として選択出力出力端子２９１に入力されるようになっている。

このような構成のＶＣＯ制御回路２０８で選択回路２８６は、図３の基準電圧検出回路２１２から出力される比較出力２１６がＨレベルのとき、増加回路２８２から出力される出力ノ−ド［Ｃｏｄｅ＋］を第２のコード情報２１９として出力する。また、選択回路２８６は、この比較出力２１６がＬレベルのときには、減少回路２８３から出力される出力ノ−ド［Ｃｏｄｅ−］を第２のコード情報２１９として出力する。

なお、図３あるいは図４で説明した第１〜第３のアナログ電圧比較回路２６１〜２６３、選択回路２７１、２８６、増加回路２８２および減少回路２８３は、当業者によく知られた回路である。したがって、これらの回路の詳細な説明は省略する。

図５は、環境変動によって第１の制御電圧が高くなった場合のクロック発生装置の動作を説明するためのものである。図１〜図４と共に説明する。本実施例のクロック発生装置２００では、第１のＰＬＬ回路２０１がマスタ側の回路として初期的に選択されている。したがって、すでに説明した通り、出力セレクタ２０７は初期的に第１のＰＬＬ回路２０１から出力される第１のクロック２０５を選択して、出力クロック２１１として出力する。

図５（ａ）に示した右肩上がりの直線は、この環境変化に基づいて第１の制御電圧２２８₁が徐々に上昇している様子を表わしている。このように第１の制御電圧２２８₁が徐々に上昇したとする。すると、時刻ｔ₁に第１の制御電圧２２８₁が図３に示した基準電圧信号２１３_Mの電圧Ｖ_Mよりも高レベルとなる。これにより、図５（ｂ）に示した比較出力２１６がＬレベルからＨレベルに変化する。

このとき初期設定コード２１７の値が任意の整数「ｎ」であったとする。基準電圧検出回路２１２における第３のアナログ電圧比較回路２６３の比較出力２１６は、ＶＣＯ制御回路２０８に入力されて選択回路２８６に切り替えのための制御信号として供給されている。比較出力２１６が前記したようにＨレベルのとき、増加回路２８２から出力される出力ノ−ド［Ｃｏｄｅ＋］が第２のコード情報２１９として出力される。したがって、第２のコード情報２１９は、初期設定コード２１７の値「ｎ」が「１」加算された「ｎ＋１」になる。

この第２のコード情報２１９は第２のＰＬＬ回路２０２の第２のＶＣＯ２２４₂に供給される。これにより、第２のＶＣＯ２２４₂では、第１の制御電圧２２８₁の上昇に対応して図２の第１の容量スイッチ２４７および第２の容量スイッチ２５７に相当する回路部分の容量の調整が行われる。このとき、ＶＣＯ制御回路２０８から第１のＰＬＬ回路２０１に対して出力される第１のコード情報２１８は、増加回路２８２や減少回路２８３による変更を受けない。したがって、現在、出力クロック２１１を出力している第１のＰＬＬ回路２０１については初期設定コード２１７の値「ｎ」がそのまま伝達されるので、図２の第１の容量スイッチ２４７および第２の容量スイッチ２５７自体の容量の調整は行われない。

この後の時刻ｔ₂に、図５（ａ）に示すように、第１の制御電圧２２８₁が図３に示した基準電圧信号２１３_Hの電圧Ｖ_Hよりも高レベルとなったとする。すると、第１のアナログ電圧比較回路２６１の比較結果２６８が図５（ｃ）に示すように時刻ｔ₂にＬレベルからＨレベルに変化する。このとき、図５（ｄ）に示すように第２のアナログ電圧比較回路２６２の比較結果２６９はＬレベルのままであり、図３に示した第３のアナログ電圧比較回路２６３の比較出力２１６はＨレベルになっている。

したがって、基準電圧検出回路２１２の選択回路２７１は比較結果２６８を選択し、これを選択出力２１５としてＶＣＯ制御回路２０８に送出する。ＶＣＯ制御回路２０８はこれを選択信号２０９（図５(ｅ）)として選択出力出力端子２９１を経由して図１の出力セレクタ２０７に入力する。この結果、この時点から出力セレクタ２０７はそれまでの第１のＰＬＬ回路２０１の第１のクロック２０５の代わりに第２のＰＬＬ回路２０２の第２のクロック２０９を選択して、出力クロック２１１として出力することになる。

以上のように、環境変化に基づいて第１の制御電圧２２８₁が基準電圧信号２１３_Hの電圧Ｖ_Hよりも高レベルになると、第１のＰＬＬ回路２０１から第２のＰＬＬ回路２０２に出力の切り替えが行われる。第２のＰＬＬ回路２０２は、第１の制御電圧２２８₁の上昇したことの情報を事前に受けて対応する調整をすでに行っている。このため、環境変化に基づく第１の制御電圧２２８₁の上昇に十分対応できることになる。

図６および図７は、図５で説明したように第１の制御電圧の電圧レベルが上昇していったときの第１の制御電圧と第２の制御電圧の関係を示したものである。これらの図では、第１のＰＬＬ回路２０１による第１の制御電圧２２８₁を実線で、第２のＰＬＬ回路２０２による第２の制御電圧２２８₂を破線で示している。

このうち図６では、第１の制御電圧２２８₁のレベルが、所望の周波数Ｆ₁を得ることのできる状態で電圧Ｖ_Mと電圧Ｖ_Hの間にある。この状態のとき、第２のＰＬＬ回路２０２では、第１のＰＬＬ回路２０１のコード情報[ｎ]が「１」だけ加算されたコード情報[ｎ＋１]に変化しており、第２の制御電圧２２８₂の電圧レベルは、所望の周波数Ｆ₁を得る状態で電圧Ｖ_Mよりも低い状態にある。このように第２のＰＬＬ回路２０２は、環境の変化に対応できるような準備を行っている。

一方、図７に示したように第１の制御電圧２２８₁のレベルが、所望の周波数Ｆ₁を得ることのできる状態で電圧Ｖ_Hを超えたときには、図１に示す第２のＰＬＬ回路２０２側の出力する第２のクロック２０６が出力セレクタ２０７で選択され、出力クロック２１１として出力される。このようにして、本実施例のクロック発生装置２００は第１の制御電圧２２８₁が高くなる場合の環境変動により柔軟に対応できることになる。

図８は、以上説明したのとは逆に、環境変動によって第１の制御電圧が低くなった場合のクロック発生装置の動作を説明するためのものである。図１〜図４と共に説明する。この場合にも、図１に示したクロック発生装置２００で第１のＰＬＬ回路２０１がマスタ側の回路として初期的に選択されている。したがって、すでに説明した通り、出力セレクタ２０７は初期的に第１のＰＬＬ回路２０１から出力される第１のクロック２０５を選択して、出力クロック２１１として出力している。

図８（ａ）に示した右肩下がりの直線は、この環境変化に基づいて第１の制御電圧２２８₁が徐々に下降している様子を表わしている。このように第１の制御電圧２２８₁が徐々に下降したとする。すると、時刻ｔ₃に第１の制御電圧２２８₁が図３に示した基準電圧信号２１３_Mの電圧Ｖ_Mよりも低レベルとなる。これにより、図８（ｂ）に示した比較出力２１６がＨレベルからＬレベルに変化する。

このとき初期設定コード２１７の値が任意の整数「ｎ」であったとする。基準電圧検出回路２１２における第３のアナログ電圧比較回路２６３の比較出力２１６は、ＶＣＯ制御回路２０８に入力されて選択回路２８６に切り替えのための制御信号として供給されている。比較出力２１６が前記したようにＬレベルのとき、減少回路２８３から出力される出力ノ−ド［Ｃｏｄｅ−］が第２のコード情報２１９として出力される。したがって、第２のコード情報２１９は、初期設定コード２１７の値「ｎ」が「１」減算された「ｎ−１」になる。

この第２のコード情報２１９は第２のＰＬＬ回路２０２の第２のＶＣＯ２２４₂に供給される。これにより、第２のＶＣＯ２２４₂では、第１の制御電圧２２８₁の下降に対応して図２の第１の容量スイッチ２４７および第２の容量スイッチ２５７に相当する回路部分の容量の調整が行われる。このとき、ＶＣＯ制御回路２０８から第１のＰＬＬ回路２０１に対して出力される第１のコード情報２１８は、増加回路２８２や減少回路２８３による変更を受けない。したがって、現在、出力クロック２１１を出力している第１のＰＬＬ回路２０１については初期設定コード２１７の値「ｎ」がそのまま伝達されるので、図２の第１の容量スイッチ２４７および第２の容量スイッチ２５７自体の容量の調整は行われない。

この後の時刻ｔ₄に、図８（ａ）に示すように、第１の制御電圧２２８₁が図３に示した基準電圧信号２１３_Lの電圧Ｖ_Lよりもたか低レベルとなったとする。すると、第２のアナログ電圧比較回路２６２の比較結果２６９が図８(ｄ)に示すように時刻ｔ₄にＬレベルからＨレベルに変化する。このとき、図８(ｃ)に示すように第１のアナログ電圧比較回路２６１の比較結果２６８はＬレベルのままであり、図３に示した第３のアナログ電圧比較回路２６３の比較出力２１６はＬレベルになっている。

したがって、基準電圧検出回路２１２の選択回路２７１は比較結果２６９を選択し、これを選択出力２１５としてＶＣＯ制御回路２０８に送出する。ＶＣＯ制御回路２０８はこれを選択信号２０９（図８(ｅ）)として選択出力出力端子２９１を経由して図１の出力セレクタ２０７に入力する。この結果、この時点から出力セレクタ２０７はそれまでの第１のＰＬＬ回路２０１の第１のクロック２０５の代わりに第２のＰＬＬ回路２０２の第２のクロック２０９を選択して、出力クロック２１１として出力することになる。

以上のように、環境変化に基づいて第１の制御電圧２２８₁が基準電圧信号２１３_Lの電圧Ｖ_Lよりも低レベルになると、第１のＰＬＬ回路２０１から第２のＰＬＬ回路２０２に出力の切り替えが行われる。第２のＰＬＬ回路２０２は、第１の制御電圧２２８₁の下降したことの情報を事前に受けて対応する調整をすでに行っている。このため、環境変化に基づく第１の制御電圧２２８₁の下降に十分対応できることになる。

図９および図１０は、図８で説明したように第１の制御電圧の電圧レベルが下降していったときの第１の制御電圧と第２の制御電圧の関係を示したものである。これらの図では、図６および図７と同様に、第１のＰＬＬ回路２０１による第１の制御電圧２２８₁を実線で、第２のＰＬＬ回路２０２による第２の制御電圧２２８₂を破線で示している。

このうち図９では、第１の制御電圧２２８₁のレベルが、所望の周波数Ｆ₁を得ることのできる状態で電圧Ｖ_Mと電圧Ｖ_Lの間にある。この状態のとき、第２のＰＬＬ回路２０２では、第１のＰＬＬ回路２０１のコード情報[ｎ]が「１」だけ減算されたコード情報[ｎ−１]に変化しており、第２の制御電圧２２８₂の電圧レベルは、所望の周波数Ｆ₁を得る状態で電圧Ｖ_Mよりも高い状態にある。このように第２のＰＬＬ回路２０２は、環境の変化に対応できるような準備を行っている。

一方、図１０に示したように第１の制御電圧２２８₁のレベルが、所望の周波数Ｆ₁を得ることのできる状態で電圧Ｖ_Lを下回ったときには、図１に示す第２のＰＬＬ回路２０２側の出力する第２のクロック２０６が出力セレクタ２０７で選択され、出力クロック２１１として出力される。このようにして、本実施例のクロック発生装置２００は第１の制御電圧２２８₁が低くなる場合の環境変動により柔軟に対応できることになる。

しかも本実施例のクロック発生装置２００は、環境変動の方向に応じて第２のＰＬＬ回路２０２側の容量調整のためのコード情報の値を加算したり減算することにしたので、２つのＰＬＬ回路が予め固定的な範囲で用意されている場合と異なり、環境変動に広範囲に応えることができる。

なお、実施例では基準となる電圧を３つ設定しておき、これを用いてマスタとしての第１のＰＬＬ回路２０１からスレーブとしての第２のＰＬＬ回路２０２への容量の変更の指示と出力するクロックの切り替えを行うことにしたが、これに限定されるものではない。要は、ある時点で第１のＰＬＬ回路２０１の状態に応じて第２のＰＬＬ回路２０２への容量の変更の指示をして、容量の変更が行われた後以降に第２のＰＬＬ回路２０２の出力するクロックに切り替えればよい。したがって、容量の変更の指示をしてからある程度時間が経った場合には、更に電圧が一歩進んだ段階にあることをチェックせずに第２のＰＬＬ回路２０２の出力するクロックに切り替えてもよい。

また、実施例では環境変動によってコード情報の値を増加させる場合と減少させる場合の双方に対応するようにしたが、増加あるいは減少の一方であることが明らかな場合には、一方向の制御にのみ対応させてもよい。

本発明の一実施例におけるＶＣＯ発振周波数制御回路を使用したクロック発生装置のブロック図である。本実施例の第１のＰＬＬ回路に使用されている第１のＶＣＯの具体的な回路構成を表わした回路図である。図１に示した基準電圧検出回路の構成を具体的に表わした回路図である。図１に示したＶＣＯ制御回路の具体的な構成を表わした回路図である。本実施例で環境変動によって第１の制御電圧が高くなった場合のクロック発生装置の動作を示すタイミング図である。本実施例で第１の制御電圧の電圧レベルが電圧Ｖ_Mよりも上昇したときの第１の制御電圧と第２の制御電圧の関係を示した説明図である。本実施例で第１の制御電圧の電圧レベルが電圧Ｖ_Hよりも上昇したときの第１の制御電圧と第２の制御電圧の関係を示した説明図である。本実施例で環境変動によって第１の制御電圧が低くなった場合のクロック発生装置の動作を示すタイミング図である。本実施例で第１の制御電圧の電圧レベルが電圧Ｖ_Mよりも下降したときの第１の制御電圧と第２の制御電圧の関係を示した説明図である。本実施例で第１の制御電圧の電圧レベルが電圧Ｖ_Lよりも下降したときの第１の制御電圧と第２の制御電圧の関係を示した説明図である。従来提案されたＬＣ型ＶＣＯの一例を表わした回路図である。ＬＣ型ＶＣＯにおける各コード情報が与えられた場合の発振周波数と制御電圧との関係を表わした特性図である。環境変化によってＬＣ型ＶＣＯの特性が変化した場合の一例を示した説明図である。

符号の説明

２００クロック発生装置
２０１第１のＰＬＬ回路
２０２第２のＰＬＬ回路
２０７出力セレクタ
２０８ＶＣＯ制御回路
２１２基準電圧検出回路
２２４₁ 第１のＶＣＯ
２２４₂ 第２のＶＣＯ
２２８₁ 第１の制御電圧
２４７第１の容量スイッチ
２５７第２の容量スイッチ
２６１第１のアナログ電圧比較回路
２６２第２のアナログ電圧比較回路
２７１、２８６選択回路
２８２増加回路
２８３減少回路

Claims

容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記制御電圧を発生させるマスタ側ＰＬＬ回路と、
容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の前記信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記制御電圧を発生させるスレーブ側ＰＬＬ回路と、
前記マスタ側ＰＬＬ回路の前記制御電圧を環境変動に対応するものとして検出する制御電圧検出手段と、
この制御電圧検出手段が前記制御電圧として採り得る任意の電圧としての第１の電圧以上の電圧を検出したとき、あるいは前記制御電圧検出手段が第１の電圧未満の電圧を検出したとき、前記第１の電圧よりも低い電圧で、あるいは前記第１の電圧よりも高い電圧で同一の周波数のクロックを発生できるように前記スレーブ側ＰＬＬ回路の前記容量スイッチによる容量の設定を予め前記環境変動による前記第１の電圧の変動方向に応じてコード情報の値を加算したり減算して変更させるスレーブ側ＰＬＬ回路制御手段と、
初期的に前記マスタ側ＰＬＬ回路の前記電圧制御発振器の出力を選択し、前記制御電圧検出手段が第１の電圧よりも高く制御電圧の上限値よりも低い予め定めた第２の電圧あるいは第１の電圧よりも低く制御電圧の下限値よりも高い予め定めた第３の電圧を検出したとき、前記スレーブ側ＰＬＬ回路の前記電圧制御発振器の出力を選択してクロックを出力するクロック選択手段
とを具備することを特徴とするクロック発生装置。
容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記制御電圧を発生させるマスタ側ＰＬＬ回路と、
容量を段階的に調整する容量スイッチで回路の調整を行うことで制御電圧に応じた周波数のクロックを出力する電圧制御発振器を備え、基準となる周波数の前記信号を入力してその位相をこの電圧制御発振器を経た信号の位相と比較しその比較結果に応じた値の前記制御電圧を発生させるスレーブ側ＰＬＬ回路と、
前記マスタ側ＰＬＬ回路の前記制御電圧を環境変動に対応するものとして検出する制御電圧検出手段と、
この制御電圧検出手段が前記制御電圧として採り得る任意の電圧としての第１の電圧以上の電圧を検出したとき、あるいは前記制御電圧検出手段が第１の電圧未満の電圧を検出したとき、前記第１の電圧よりも低い電圧で、あるいは前記第１の電圧よりも高い電圧で同一の周波数のクロックを発生できるように前記スレーブ側ＰＬＬ回路の前記容量スイッチによる容量の設定を予め前記環境変動による前記第１の電圧の変動方向に応じてコード情報の値を加算したり減算して変更させるスレーブ側ＰＬＬ回路制御手段と、
初期的に前記マスタ側ＰＬＬ回路の前記電圧制御発振器の出力を選択し、前記スレーブ側ＰＬＬ回路制御手段によって前記スレーブ側ＰＬＬ回路の前記容量スイッチの設定の変更が行われた後の所定の時点で、このスレーブ側ＰＬＬ回路の前記電圧制御発振器の出力を選択してクロックを出力するクロック選択手段
とを具備することを特徴とするクロック発生装置。