JP4124511B2 - 充電ポンプ - Google Patents
充電ポンプ Download PDFInfo
- Publication number
- JP4124511B2 JP4124511B2 JP10635498A JP10635498A JP4124511B2 JP 4124511 B2 JP4124511 B2 JP 4124511B2 JP 10635498 A JP10635498 A JP 10635498A JP 10635498 A JP10635498 A JP 10635498A JP 4124511 B2 JP4124511 B2 JP 4124511B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- charge
- auxiliary
- circuit
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100255984 Mus musculus S1pr1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、充電ポンプ（チャージ・ポンプ、charge pumps）と充電ポンプを含む回路とに関する。充電ポンプは、例えば、高周波での応用例のためのＣＭＯＳ位相ロック・ループ（phase locked loop = PLL）回路を含む位相ロック・ループ回路において、用いる。
【０００２】
【従来の技術及び発明が解決しようとする課題】
１５５ＭＨｚの可変データ速度に固定（ロック）するための位相ロック・ループ回路に関する従来の提案では、複数の充電ポンプが含まれている。充電ポンプは、基準電流源を含み、これがミラーされスイッチングされて電流パルスを提供し、容量性ノード上の電荷を維持する。平衡条件の下では、等しく逆向きの電流パルスを、ＰＭＯＳ及びＮＭＯＳトランジスタのスイッチングによって、交互に印加しなければならない。その際に、容量性ノードの正味（ネット）の電位状態は、スイッチングしている信号の間の相対的な時間差を反映する。充電ポンプの構成要素をその充電ポンプの動作を安定させるために可能な限り機能的に同様にするためには、レイアウト方法が用いられる。しかし、充電ポンプの製造過程及び動作での変数がその機能に影響を与えて、理想値から逸脱させることがあり得る。このような変数には、製造過程におけるプロセス変数や、使用の際の電圧及び温度変動が含まれる。高周波で動作させるために回路技術に対してなされる高度な要求の結果として、ある状況下では、電荷ノードは意図している平衡点とは異なる電位値を呈するが、これは、従属する回路を意図していないレベルで動作させる原因となりうる。更に高い周波数での動作が要求されるにつれて、一致した振る舞いを得る困難は、増大する。
【０００３】
従って、本発明の目的は、製造過程や動作パラメータにおける変動をよりよく補償することができる改良された充電ポンプを提供することである。
【０００４】
【課題を解決するための手段】
本発明のある側面によると、主たる（メインの）第１及び第２のスイッチング・トランジスタを有する主たるポンプ回路と、補助ポンプ回路と、を備えており、充電ポンプは、補助ポンプ回路の動作に応答して、少なくとも第１のスイッチング・トランジスタに可変バイアスを提供する充電ポンプが提供される。
【０００５】
補助ポンプ回路を別個に提供することによって、この回路が、制御の形式で用いられ、主たるポンプ回路のスイッチング・トランジスタの一方のバイアスを調整する信号を提供することが可能になる。補助ポンプ回路は、モニタすることができ、主たるポンプ回路を制御するモニタ制御信号から、バイアスを発生させることができる。このようにして、主たるポンプ回路のスイッチング・トランジスタの少なくとも１つの動作を、制御することができる。別個のＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタが存在する場合には、典型的には、ＰＭＯＳトランジスタへのバイアスを制御することだけが、必要である。
【０００６】
好ましくは、補助ポンプ回路は、補助的な第１及び第２のスイッチング・トランジスタを備えている。このようにして、主たるポンプ回路の構成を、補助ポンプ回路において、ミラーさせることができる。
【０００７】
好ましくは、補助ポンプ回路の動作のモニタリングは、補助的な第１及び第２のスイッチング・トランジスタが補助電荷蓄積装置（charge storage）に結合されている又は結合可能であって電荷蓄積装置の充電レベルを制御するように構成することによって、達成される。電荷蓄積装置は、補助ポンプ回路の一部として又はそれに直ちに隣接するものとして形成される。電荷蓄積装置は、１又は複数のトランジスタ及び／又は１又は複数のキャパシタ（コンデンサ）とから構成され得る。あるいは、それ以外の任意の他の電荷蓄積装置の構成もあり得る（例えば、主たる充電ポンプの電荷蓄積装置に対して用いることができる２次のローパス・フィルタに類似する２次ローパス・フィルタなど）。
【０００８】
好ましくは、補助充電ポンプ回路は、自己調整（self-regulating）フィードバック・ループを含む。このようにして、補助ポンプ回路は、それ自身の動作を効果的にモニタする。
【０００９】
ある実施例では、補助的で制御可能な電流源が、補助的な第１のスイッチング・トランジスタと電圧供給線との間に接続されており、補助的で制御可能な電流源は、電荷蓄積装置の充電レベルに応答して、自己調整バイアスを補助的な第１のスイッチング・トランジスタに提供する。この補助的で制御可能な電流源は、好ましくは、電荷蓄積装置の充電レベルに応答して自己調整バイアスを補助的な第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１０】
この実施例では、主たる制御可能な電流源が、主たる第１のスイッチング・トランジスタと電圧供給線との間に接続され、主たる制御可能な電流源は、補助的なポンプ回路の動作に応答する。好ましくは、主たる制御可能な電流源は、電荷蓄積装置の充電レベル、すなわち、電荷蓄積装置への供給端子における電圧に応答して、自己調整バイアスを主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１１】
本発明のある実施例では、この充電ポンプは、別の主たる第１及び第２のスイッチング・トランジスタを有する別の主たるポンプ回路を備えており、この充電ポンプは、補助的なポンプ回路の動作に応答して可変バイアスを少なくとも別の主たる第１のスイッチング・トランジスタに提供するように構成されている。別の主たるポンプ回路もまた同じ補助ポンプ回路に応答することにより、回路の節約と動作の信頼性とを得ることができる。
【００１２】
好ましくは、別の主たる制御可能な電流源は、電荷蓄積装置の充電レベル、すなわち、電荷蓄積装置への供給端子における電圧に応答して、自己調整バイアスを別の主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１３】
本発明の好適実施例では、第１のスイッチング・トランジスタは、ＰＭＯＳトランジスタである。
【００１４】
補助ポンプ回路は、好ましくは、補助的な第１及び第２のスイッチング・トランジスタのそれぞれのゲートが最大の動作周波数クロックに対応するクロック周波数によって駆動されるように構成することによって、この充電ポンプ回路に対する最大の動作周波数で動作可能であるように構成される。
【００１５】
好ましくは、それぞれのポンプ回路は、実質的に同じ幾何学的構成（geometry）を有している。
【００１６】
更に好ましくは、充電ポンプは、ミラー基準回路を備えている。
【００１７】
本発明は、上述した充電ポンプを含む位相ロック・ループを提供する。この充電ポンプ回路及び／又は位相ロック・ループは、集積回路として集積することができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例を、添付の図面を参照することによって説明するが、複数の図面にまたがって、同じ構成要素には同じ参照番号が付されている。
【００１９】
図１は、高速位相ロック・ループ１０の概略的なブロック図である。
【００２０】
この位相ロック・ループは、例えば、６２２ＭＨｚのデータ速度以上などの高周波の可変データ速度に位相ロックするように構成することができる。
【００２１】
図１の位相ロック・ループは、マルチプレクサ３０と、位相及び周波数検出器回路３４と、第１の充電ポンプ３６と、電圧制御発振器３８と、バッファ回路４０とを含む。また更に、８分割／選択回路４２と、HOGGE4回路（すなわち、従来型の４相Hogge回路）４４と、第２の充電ポンプ４６とを含む。
【００２２】
ここで、図１の回路の動作を、更に詳細に説明する。図１の回路は、MODE信号の制御の下で２つの位相（フェーズ）で動作する。図１の上部に、異なるモードを示すテーブルが示されている。
【００２３】
第１のフェーズでは、回路は、固定された周波数（すなわち、６２２ＭＨｚのくロック）に固定され、第２のフェーズでは、回路は、切り換えられて、固定されたクロック周波数に基づくが可変のビット長を有するランダムなデータ・パターンを受け取る。
【００２４】
第１のフェーズでは、固定された周波数（６２２／８＝７７ＭＨｚ）での基準データREFINが、基準入力１６において供給される。ハイであるMODEA信号が入力１２に供給されると、それによって、マルチプレクサ３０は、基準入力１６を選択し、この基準入力を位相及び周波数検出器３４のデータ入力DATAに与える。ハイであるMODEA信号により、位相及び周波数検出器３４と第１の充電ポンプ３６とがイネーブルされる。位相及び周波数検出器３４は、基準データ入力DATAと、８分割／選択回路４２から位相及び周波数検出器３４のＦＢ入力にフィードバックされた信号とを比較する。位相及び周波数検出器３４は、DATAにおいて入力された信号と位相及び周波数検出器３４へのＦＢ入力との間の差に基づいて、アップUP及びダウンDN信号をそれぞれ出力する。充電ポンプ３６は、LP2端子２２における外部フィルタ・キャパシタ（例えば、図４に図解されているように、２次のローパス・フィルタとして実現されている）を、アップUP及びダウンDN信号に従って充電及び放電させる。
【００２５】
電圧制御発振器３８は、LP2端子２２における電圧レベル（すなわち、充電レベル）をモニタするように接続されている。従って、外部フィルタ・キャパシタは、電圧制御発振器（ＶＣＯ）３８の制御入力LP2に供給される制御電圧を平滑化する平滑化キャパシタとして、効果的に作用する。電圧制御発振器３８の出力は、バッファ４０でバッファされた後に、所望の周波数（この例では、６２２ＭＨｚ）を有する出力クロックCKOUT２０として供給される。
【００２６】
バッファ４０の出力は、また、８分割／選択回路４２にフィードバックされる。８分割／選択回路４２の８分割機能は、入力１２において供給されるハイであるMODEA信号によってイネーブルされる。これによって、６２２ＭＨｚの信号は８による除算がなされ、８分割／選択回路４２のＦＢ出力に７７ＭＨｚの信号が生じ、これが、位相及び周波数検出器３４のＦＢ入力に与えられる。このようにして、ＶＣＯ３８は、基準周波数にロックされたCKOUT信号を発生することになる。
【００２７】
第２の動作フェーズでは、回路は、６２２ＭＨｚのクロックに基づくが任意のビット長のランダムなデータ・パターンを受け取るように切り換わる。この場合には、比較するクロックが存在せず、従って、位相ロックを提供するためには、データ・エッジのフェージングを見る必要がある。位相ロックを提供するためには、従来型のHogge4回路（すなわち、４相のHogge回路）が用いられる。MODEA信号がローになると、マルチプレクサ３０は、データDATAを、入力端子１４からマルチプレクサ３０の出力Ｚに与える。位相及び周波数検出器３４と第１の充電ポンプ３６とは、MODEA信号がローになるときにディセーブルされる。８分割／選択回路４２の８分割機能は、６２２ＭＨｚのＣＫ信号がHogge回路４４への入力のためのＦＢ信号を形成するように直接に送られるように、ディセーブルされる。Hogge回路４４は、次に、MODEA信号がローになることによって、イネーブルされる。Hogge回路４４は、既知の態様で動作し、そのDATA入力におけるデータとそのＦＢ入力において供給される信号とを比較する。Hogge回路４４は、訂正パルスＰ１、Ｎ１、Ｐ２、Ｎ２のシーケンスを、それらと同様の参照記号が付してある出力から、第２の充電ポンプ４６の同じ参照記号の付された入力に、与える。Ｐ１、Ｎ１、Ｐ２、Ｎ２は、非常に高周波のパルスであり、僅かにナノ秒の長さを有する。第２の充電ポンプ４６は、キャパシタ（図示せず）上に蓄積された電荷を端子LP2において制御する信号をLP1Bにおいて提供するように動作する２つのポンプ回路を含む。入力クロック周波数に僅かな変動がある場合には、蓄積装置であるキャパシタの充電レベルに変動が生じ、これは、電圧制御発振器へのLP2入力において供給される電圧に変化を生じさせ、従って、動作周波数の制御を提供する。平衡条件では、充電されたノードは、意図した平衡電位値を有しなければならない。この目的については、本発明の実施例による充電ポンプ４６の例との関係で、後に説明する。また、図１に示すように、Hogge回路４４の出力は、このHogge回路のDATA入力で受け取ったデータをDATAOUT端子２４に送るように接続されている。
【００２８】
充電されたノードLP2は意図される平衡電位を有さなければならないが、図１に示されたものと同様の構成を有するが本発明による充電ポンプを有していない（そして、図１に示されたCK入力も有していない）従来技術による位相ロック・ループでは、充電されたノードが意図された平衡点からドリフトする可能性があることがわかっている。
【００２９】
図２は、図１に示された充電ポンプ３６の回路図である。図２は、ポンプ回路の例示的な実現例を図解している。図２及び図３では、文字Ｓ、Ｇ及びＤは、それぞれが、トランジスタのソース、ゲート及びドレインを示している。
【００３０】
図２では、充電ポンプは、主たる（メインの）充電回路５１とミラー回路５５とを含む。充電ポンプ回路５１は、位相及び周波数検出器３４からUP信号を受け取るこの充電ポンプのＰ入力に接続されたＰチャネル金属酸化物半導体（ＰＭＯＳ）スイッチング・トランジスタ５２と、位相及び周波数検出器３４からDN信号を受け取る充電ポンプ３６のＮ入力に接続されたＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ５４と、を含む。ＰＭＯＳスイッチング・トランジスタ５２とＮＭＯＳスイッチング・トランジスタ５４とは、UP及びDN信号に応答して交互に動作し、充電ポンプ３６の出力LP1５６を介して、端子LP2におけるフィルタ・キャパシタを充電及び放電する。ＰＭＯＳスイッチング・トランジスタ５２は、カスコード（cascode）構成に接続されているＰＭＯＳトランジスタ５８及び６０を含む定電流源を介して、電圧レールPLLVDDに接続されている。同様に、ＮＭＯＳスイッチング・トランジスタ５４は、カスコード構成に接続されているＮＭＯＳトランジスタ６２及び６４を含む定電流源を介して、電圧レールVSSに接続されている。
【００３１】
基準回路５５は、トランジスタ・スイッチ６６においてイネーブル入力ENAを受け取る。トランジスタ５２、５４、５８、６０、６２及び６４は、それぞれが、基準回路５５におけるトランジスタ６８、７０、７２、７４、７６及び７８によってミラーされ、スイッチング・トランジスタ５２及び５４のバイアシングを正確に定義する。主たるポンプ回路及び基準回路において複数のカスコード段を用いることによって、優れた線形性と電流制御とが得られる。図２に示された充電ポンプは、図１に示された本発明の実施例では、充電ポンプ３６として用いることができる。
【００３２】
図１に示された一般的な構造を有する（しかし、６２２ＭＨｚではなく１５５ＭＨｚでの動作のために設計されている）位相ロック・ループ回路に関する従来型の設計では、第２の充電ポンプ４６のために図２に示されている２つの回路の使用が提案されている（ただし、図１に示された充電ポンプ２４のCK入力へのフィードバックは、なし）。この２つの回路が必要である理由は、Hogge回路４４から出力される４つの信号Ｐ１、Ｎ１、Ｐ２、Ｎ２による。しかし、既に述べたように、従来型の構成では、高周波の条件下で、所望の動作安定性を達成できないことがわかっている。プロセス特性を注意深く一致させ安定性を与える回路レイアウトを与えても、ある動作条件では、意図した平衡点からのドリフトが検出された。広範囲に調査を行った結果、可能性のある原因としては、ＰＭＯＳ及びＮＭＯＳトランジスタにおける電荷移動度（charge mobility）の内在的な差異であり得ると判断されている。これは、結果的に、プロセス特性が完全に一致するときであっても、異なる散乱特性（diffusion characteristics）を生じさせるものである。
【００３３】
図３は、図１の充電ポンプ４６として用いるための、本発明の実施例による充電ポンプの回路図である。図３に示されている充電ポンプ８０の実施例では、基準段８２と、第１の主たるポンプ回路８４と、別の主たるポンプ回路８６と、補助的なポンプ回路８８と、が存在している。
【００３４】
主たる充電ポンプ８４は、Hogge回路４４からＰ１及びＮ１信号をそれぞれ受け取るように接続されたＰＭＯＳスイッチング・トランジスタ１５２とＮＭＯＳスイッチング・トランジスタ１５４とを含む。第１及び第２のスイッチング・トランジスタ１５２及び１５４の間の共通点１５６が、図１の端子LP2（図示せず）におけるキャパシタに接続するために端子LPB1に接続されるスイッチングされた出力を形成する。
【００３５】
ＰＭＯＳトランジスタ１５８及び１６０を含む電流源は、電圧レールPLLVDDとＰＭＯＳスイッチング・トランジスタ１５２のソースとの間に接続されている。ＮＭＯＳトランジスタ１６２及び１６４によって形成される電流源は、電圧レールVSSとＮＭＯＳスイッチング・トランジスタ１５４のソースとの間に接続されている。
【００３６】
別の主たる充電ポンプ８６は、Hogge回路４４からＰ２及びＮ２信号をそれぞれ受け取るように接続されたＰＭＯＳスイッチング・トランジスタ２５２とＮＭＯＳスイッチング・トランジスタ２５４とを含む。第１及び第２のスイッチング・トランジスタ２５２及び２５４の間の共通点２５６が、図１の端子LP2（図示せず）におけるキャパシタに接続するために端子LPB1に接続されるスイッチングされた出力を形成する。
【００３７】
ＰＭＯＳトランジスタ２５８及び２６０を含む電流源は、電圧レールPLLVDDとＰＭＯＳスイッチング・トランジスタ２５２のソースとの間に接続されている。ＮＭＯＳトランジスタ２６２及び２６４によって形成される電流源は、電圧レールVSSとＮＭＯＳスイッチング・トランジスタ２５４のソースとの間に接続されている。
【００３８】
図３の基準回路８２は、図２の基準回路５５と実質的に同じである。例えば、イネーブル信号ENAは、トランジスタ１６６において受け取られ、トランジスタ１７０、１７６及び１７８は、主たるポンプ回路のトランジスタ１５４、１６２及び１６１と別の主たるポンプ回路８６のトランジスタ２５４、２６２及び２６４とに、電流ミラーを提供する。トランジスタ１６８、１７２及び１７４はまた、主たるポンプ回路８４のトランジスタ１５２、１５８及び１６０と別の主たるポンプ回路８６のトランジスタ２５２、２５８及び２６０とに、電流ミラーを提供する。
【００３９】
しかし、図２ではＰＭＯＳトランジスタ５８のゲートはＰＭＯＳトランジスタ７２のゲートに接続されているが、図３の回路では、ＰＭＯＳトランジスタ１５８及び２５８のゲートは、補助ポンプ回路８８に接続されている。補助ポンプ回路８８は、主たる及び別の主たるポンプ回路８４及び８６と同様の全体的構成を有している。特に、ＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４とが存在している。ＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４との間の共通点３５６は、主たる及び別の主たるポンプ回路８４及び８６のＰＭＯＳトランジスタ１５８及び２５８のゲートにそれぞれ接続されている。ＰＭＯＳトランジスタ３５８及び３６０を含む電流源が、ＰＭＯＳスイッチング・トランジスタ３５２のソースと電圧レールPLLVDDとの間に接続されている。ＮＭＯＳトランジスタ３６２及び３６４を含む電流源が、ＮＭＯＳスイッチング・トランジスタ３５４のソースと電圧レールVSSとの間に接続されている。
【００４０】
ＮＭＯＳトランジスタ３６２及び３６４によって形成される電流源は、主たるポンプ回路８４の対応するトランジスタ１６２及び１６４と別の主たるポンプ回路８６の対応するトランジスタ２６２及び２６４との場合と同じ態様で、基準回路８２に接続されている。同様に、ＰＭＯＳトランジスタ３６０は基準回路８２に接続され、ＰＭＯＳトランジスタ３５８のゲートは、補助ポンプ回路８８のＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４との間の共通点３５６に接続されている。共通点３５６はまた、補助ポンプ回路８８に対して基準キャパシタとして作用するトランジスタ３８０のゲートに、接続CAPを介して、接続されている。基準キャパシタンス・トランジスタ３８０のソース及びドレインは、共に、電圧供給レールVSSに接続されている。図３に示されているように、基準キャパシタンス・トランジスタ３８０は、充電ポンプと一体的な部分である。また、キャパシタンスは、ポンプ回路４６から出力されるCAPを介して、外部的な基準キャパシタ／キャパシタンスとして提供することもできる。
【００４１】
補助ポンプ回路８８のＰＭＯＳスイッチング・トランジスタ３５２のゲートとＮＭＯＳスイッチング・トランジスタ３５４のゲートとは、ポンプ回路へのクロック信号入力CKに共通に接続されている。クロック信号入力CKは、図１の端子２０において出力クロック信号CKOUTを受け取るように接続されている。従って、補助ポンプ回路は、その最大の予測される速度で動作して、それ自身のキャパシタ（例えば、図３において実現されているように、基準キャパシタンス・トランジスタ３８０）を充電及び放電する。
【００４２】
電荷移動度が異なっていることの結果として、ＰＭＯＳトランジスタの充電サイクルがＮＭＯＳトランジスタ３５４の放電サイクルによって用いられるほどの電荷を供給しない場合には、結果的に、基準キャパシタンス・トランジスタ３８０から電荷が失われることになる。これによって、共通基準点３５６での電圧は低下する傾向にある。基準点３５６における電圧降下は、ＰＭＯＳトランジスタ３５８にが与える駆動を増加させ、これにより、ＰＭＯＳスイッチング・トランジスタ３５２は、共通の基準点３５６を、意図した平衡電位に戻すように駆動することになる。
【００４３】
換言すると、ＰＭＯＳの駆動が弱い場合には、キャパシタの基準電圧は低下し、その結果として、ＰＭＯＳトランジスタ３５２により多くの駆動が与えられて、弱いＰＭＯＳトランジスタの効果を補償する。結果として、ＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタ３５２及び３５４の効果を、動的な態様で一致させることができる。
【００４４】
図３の回路から理解すべきことは、補助ポンプ回路８８において提供されるフィードバック制御が主たる及び別の主たるポンプ回路８４及び８６にミラーされるということである。基準回路、主たるポンプ回路、別の主たるポンプ回路及び補助ポンプ回路の対応するトランジスタが共通のプロセスによって集積回路上に製造され、使用の際に同じ電圧及び温度変動を受ける場合には（これは、ディスクリートな素子のしｓに対して達成しうる）、補助ポンプ回路８８において提供されるフィーバック・ループが、主たる及び別の主たるポンプ回路８４及び８６のＰＭＯＳスイッチング・トランジスタ１５２及び２５２へのバイアシングを自動的に補償し、それぞれのポンプ回路のＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタの動作を一致させることができる。
【００４５】
図４は、図１に示されている位相ロック・ループ１０を含む集積回路４００の実現例の概略的なブロック図である。この集積回路の、本発明のこの実現例を理解するのに関係する特徴だけが記載されている。この集積回路は、例えば、供給電圧や、他の処理回路への入力及び出力などの追加的な入力及び出力を、図４に示され手いる回路ブロック以外にも含むことを理解すべきである。
【００４６】
図４に示されているように、図１の位相ロック・ループ１０は、複数の入力／出力ピンに接続されている。位相ロック・ループ１０のDATA入力１４は、６２２ＭＨｚのデータ信号４１２のソースに接続するために、ピン４１０に接続されている。位相ロック・ループ１０のREFIN入力１６は、７７ＭＨｚの水晶発振子４１６への接続のために、ピン４１４に接続されている。位相ロック・ループ１０のLP2端子２２は、主たる充電ポンプのための外部的な電荷蓄積装置を含む又は形成する２次のローパス・フィルタ４２０への接続のために、ピン４１８に接続されている。
【００４７】
７７ＭＨｚのピン４１４はまた、ロック検出器４２４の一方の入力に接続されている。ロック検出器４２４への他方の入力は、８分割回路４２２に接続されている。８分割回路４２２への入力は、位相ロック・ループのCKOUT端子２０に接続されている。ロック検出器４２４は、８分割された位相ロック・ループの出力と７７ＭＨｚ発振器からのクロック信号との比較に基づいて、MODEA信号を制御する。ロックが見出されると、MODEA信号はローに設定され、その後では、位相ロック・ループ１０は、６２２ＭＨｚのデータ信号に応答して、第２のモード又は動作フェーズで動作する。位相ロックが維持される場合には、ロック検出器は、MODEA信号をローに維持する。しかし、ロックが失われていることをロック検出器が検出するときには、MODEA信号はハイに設定され、位相ロック・ループ１０は、ロックが再度確立されるまで、REFIN信号とフィードバックされたCK信号との比較に戻る。
【００４８】
図４はまた、位相ロック・ループ１０のDATAOUT及びCKOUT端子２４及び２０からデータ信号とクロック信号との両方を受け取るクロック及びデータ信号に依存する他の処理回路を示している。集積回路４００は、また、データ及び／又はクロック信号（DATA及びCK）に依存しない他の回路（図示せず）を含むこともある。また、位相ロック・ループ１０の端子と集積回路のピンとの間の直接の接続は示されていないが、他の中間的な回路を、適切なものとして提供することも可能である。
【００４９】
従って、以上で、自己補償されるスイッチング駆動（ドライブ）を含む充電ポンプを説明した。主たるポンプ回路と共に補助ポンプ回路を用いることによって、主たるポンプ回路のスイッチング・トランジスタの動作の自動的なフィードバック制御を提供することができる。本発明の好適実施例では、補助ポンプ回路は、主たるポンプ回路と同じ集積回路の上に、主たるポンプ回路と隣接して構成されている。補助ポンプ回路は、主たるポンプ回路と、幾何学的配列及び構成において実質的に同じである。補助ポンプ回路は、補助キャパシタを充電するが、このキャパシタは、充電ポンプ構造の内部に集積されることも、外部的に提供されることも可能である。主たる充電ポンプは、位相ロック・ループ素子のループ・フィルタの一部を形成する外部的なキャパシタ及びそれ以外の素子を充電する。
【００５０】
発生した周波数に接続することによって、補助ポンプ段は、最大の動作周波数でスイッチングがなされる。補助キャパシタ上の電位は、動的に動作しているＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタの相対的な強度を示し、プロセス、電圧及び温度変動にさらされる。この電位は、フィードバックされ、システムを安定化するようにＰＭＯＳトランジスタをバイアスし、それによって、平衡点が得られる。この電位はまた、主たるポンプ回路のトランジスタを制御するのに用いられる。従って、主たる充電ポンプは、最適なレベルで動作するようになり、位相ロック・ループが機能するための正しい電位を維持する。補助キャパシタ上の電荷は、プロセス、電圧及び温度変動とは無関係に、システムの最大速度で充電パルスを提供するＰＭＯＳ及びＮＭＯＳトランジスタの相対的な動的特性（dynamic characteristics）に比例する。
【００５１】
本発明の特定の実施例について以上で説明したが、本発明の技術的範囲から逸脱することなく、多くの修正及び／又は追加をなすことができることを理解すべきである。例えば、集積回路に関する説明を行ったが、１又は複数のディスクリートな素子を用いる場合にも本発明は応用できる。上述した特定の実施例では主たる及び別の主たる充電ポンプ回路８４及び８６が提供されているが、別の実施例では、ただ１つの主たる充電ポンプ回路だけを提供することもできる（例えば、主たるポンプ回路８４）。従って、例えば、図３に示した回路から別の主たるポンプ回路８６を除いたものを用いて、図１の充電ポンプ３５を実現することもできる。また、図１に示した位相ロック・ループ回路の別の実施例では、図１の４方向のHogge回路４４の代わりに、２方向のHogge回路を用いてもよい。その場合には、２方向のHogge回路は、第１及び第２の出力だけを提供する（例えば、Ｐ１及びＮ１）。従って、充電ポンプ４６の主たるポンプ回路８４など、ただ１つの主たるポンプ回路を用いることが必要となるだけである。また、６２２ＭＨｚの周波数に対する本発明の実施例を説明したが、本発明は、それよりも低い周波数（例えば、１５５ＭＨｚ）又はそれよりも高い周波数のための回路にも応用できる。
【００５２】
本発明のこれ以外の実施例では別の電流源及び基準回路の構成を提供することができることを理解すべきである。また、本発明は、特にＣＭＯＳ回路に関して説明したが、それ以外の回路技術にも応用することができる。
【図面の簡単な説明】
【図１】本発明による充電ポンプの実施例を組み入れた位相ロック・ループの一例の概略的なブロック図である。
【図２】図１の位相ロック・ループの回路の一部で用いることができる従来型の充電ポンプの回路図である。
【図３】図１の位相ロック・ループの別の部分で用いることができる本発明による充電ポンプの実施例の回路図である。
【図４】図１の位相ロック・ループを含む集積回路の回路図である。
【発明の属する技術分野】
本発明は、充電ポンプ（チャージ・ポンプ、charge pumps）と充電ポンプを含む回路とに関する。充電ポンプは、例えば、高周波での応用例のためのＣＭＯＳ位相ロック・ループ（phase locked loop = PLL）回路を含む位相ロック・ループ回路において、用いる。
【０００２】
【従来の技術及び発明が解決しようとする課題】
１５５ＭＨｚの可変データ速度に固定（ロック）するための位相ロック・ループ回路に関する従来の提案では、複数の充電ポンプが含まれている。充電ポンプは、基準電流源を含み、これがミラーされスイッチングされて電流パルスを提供し、容量性ノード上の電荷を維持する。平衡条件の下では、等しく逆向きの電流パルスを、ＰＭＯＳ及びＮＭＯＳトランジスタのスイッチングによって、交互に印加しなければならない。その際に、容量性ノードの正味（ネット）の電位状態は、スイッチングしている信号の間の相対的な時間差を反映する。充電ポンプの構成要素をその充電ポンプの動作を安定させるために可能な限り機能的に同様にするためには、レイアウト方法が用いられる。しかし、充電ポンプの製造過程及び動作での変数がその機能に影響を与えて、理想値から逸脱させることがあり得る。このような変数には、製造過程におけるプロセス変数や、使用の際の電圧及び温度変動が含まれる。高周波で動作させるために回路技術に対してなされる高度な要求の結果として、ある状況下では、電荷ノードは意図している平衡点とは異なる電位値を呈するが、これは、従属する回路を意図していないレベルで動作させる原因となりうる。更に高い周波数での動作が要求されるにつれて、一致した振る舞いを得る困難は、増大する。
【０００３】
従って、本発明の目的は、製造過程や動作パラメータにおける変動をよりよく補償することができる改良された充電ポンプを提供することである。
【０００４】
【課題を解決するための手段】
本発明のある側面によると、主たる（メインの）第１及び第２のスイッチング・トランジスタを有する主たるポンプ回路と、補助ポンプ回路と、を備えており、充電ポンプは、補助ポンプ回路の動作に応答して、少なくとも第１のスイッチング・トランジスタに可変バイアスを提供する充電ポンプが提供される。
【０００５】
補助ポンプ回路を別個に提供することによって、この回路が、制御の形式で用いられ、主たるポンプ回路のスイッチング・トランジスタの一方のバイアスを調整する信号を提供することが可能になる。補助ポンプ回路は、モニタすることができ、主たるポンプ回路を制御するモニタ制御信号から、バイアスを発生させることができる。このようにして、主たるポンプ回路のスイッチング・トランジスタの少なくとも１つの動作を、制御することができる。別個のＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタが存在する場合には、典型的には、ＰＭＯＳトランジスタへのバイアスを制御することだけが、必要である。
【０００６】
好ましくは、補助ポンプ回路は、補助的な第１及び第２のスイッチング・トランジスタを備えている。このようにして、主たるポンプ回路の構成を、補助ポンプ回路において、ミラーさせることができる。
【０００７】
好ましくは、補助ポンプ回路の動作のモニタリングは、補助的な第１及び第２のスイッチング・トランジスタが補助電荷蓄積装置（charge storage）に結合されている又は結合可能であって電荷蓄積装置の充電レベルを制御するように構成することによって、達成される。電荷蓄積装置は、補助ポンプ回路の一部として又はそれに直ちに隣接するものとして形成される。電荷蓄積装置は、１又は複数のトランジスタ及び／又は１又は複数のキャパシタ（コンデンサ）とから構成され得る。あるいは、それ以外の任意の他の電荷蓄積装置の構成もあり得る（例えば、主たる充電ポンプの電荷蓄積装置に対して用いることができる２次のローパス・フィルタに類似する２次ローパス・フィルタなど）。
【０００８】
好ましくは、補助充電ポンプ回路は、自己調整（self-regulating）フィードバック・ループを含む。このようにして、補助ポンプ回路は、それ自身の動作を効果的にモニタする。
【０００９】
ある実施例では、補助的で制御可能な電流源が、補助的な第１のスイッチング・トランジスタと電圧供給線との間に接続されており、補助的で制御可能な電流源は、電荷蓄積装置の充電レベルに応答して、自己調整バイアスを補助的な第１のスイッチング・トランジスタに提供する。この補助的で制御可能な電流源は、好ましくは、電荷蓄積装置の充電レベルに応答して自己調整バイアスを補助的な第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１０】
この実施例では、主たる制御可能な電流源が、主たる第１のスイッチング・トランジスタと電圧供給線との間に接続され、主たる制御可能な電流源は、補助的なポンプ回路の動作に応答する。好ましくは、主たる制御可能な電流源は、電荷蓄積装置の充電レベル、すなわち、電荷蓄積装置への供給端子における電圧に応答して、自己調整バイアスを主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１１】
本発明のある実施例では、この充電ポンプは、別の主たる第１及び第２のスイッチング・トランジスタを有する別の主たるポンプ回路を備えており、この充電ポンプは、補助的なポンプ回路の動作に応答して可変バイアスを少なくとも別の主たる第１のスイッチング・トランジスタに提供するように構成されている。別の主たるポンプ回路もまた同じ補助ポンプ回路に応答することにより、回路の節約と動作の信頼性とを得ることができる。
【００１２】
好ましくは、別の主たる制御可能な電流源は、電荷蓄積装置の充電レベル、すなわち、電荷蓄積装置への供給端子における電圧に応答して、自己調整バイアスを別の主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えている。
【００１３】
本発明の好適実施例では、第１のスイッチング・トランジスタは、ＰＭＯＳトランジスタである。
【００１４】
補助ポンプ回路は、好ましくは、補助的な第１及び第２のスイッチング・トランジスタのそれぞれのゲートが最大の動作周波数クロックに対応するクロック周波数によって駆動されるように構成することによって、この充電ポンプ回路に対する最大の動作周波数で動作可能であるように構成される。
【００１５】
好ましくは、それぞれのポンプ回路は、実質的に同じ幾何学的構成（geometry）を有している。
【００１６】
更に好ましくは、充電ポンプは、ミラー基準回路を備えている。
【００１７】
本発明は、上述した充電ポンプを含む位相ロック・ループを提供する。この充電ポンプ回路及び／又は位相ロック・ループは、集積回路として集積することができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例を、添付の図面を参照することによって説明するが、複数の図面にまたがって、同じ構成要素には同じ参照番号が付されている。
【００１９】
図１は、高速位相ロック・ループ１０の概略的なブロック図である。
【００２０】
この位相ロック・ループは、例えば、６２２ＭＨｚのデータ速度以上などの高周波の可変データ速度に位相ロックするように構成することができる。
【００２１】
図１の位相ロック・ループは、マルチプレクサ３０と、位相及び周波数検出器回路３４と、第１の充電ポンプ３６と、電圧制御発振器３８と、バッファ回路４０とを含む。また更に、８分割／選択回路４２と、HOGGE4回路（すなわち、従来型の４相Hogge回路）４４と、第２の充電ポンプ４６とを含む。
【００２２】
ここで、図１の回路の動作を、更に詳細に説明する。図１の回路は、MODE信号の制御の下で２つの位相（フェーズ）で動作する。図１の上部に、異なるモードを示すテーブルが示されている。
【００２３】
第１のフェーズでは、回路は、固定された周波数（すなわち、６２２ＭＨｚのくロック）に固定され、第２のフェーズでは、回路は、切り換えられて、固定されたクロック周波数に基づくが可変のビット長を有するランダムなデータ・パターンを受け取る。
【００２４】
第１のフェーズでは、固定された周波数（６２２／８＝７７ＭＨｚ）での基準データREFINが、基準入力１６において供給される。ハイであるMODEA信号が入力１２に供給されると、それによって、マルチプレクサ３０は、基準入力１６を選択し、この基準入力を位相及び周波数検出器３４のデータ入力DATAに与える。ハイであるMODEA信号により、位相及び周波数検出器３４と第１の充電ポンプ３６とがイネーブルされる。位相及び周波数検出器３４は、基準データ入力DATAと、８分割／選択回路４２から位相及び周波数検出器３４のＦＢ入力にフィードバックされた信号とを比較する。位相及び周波数検出器３４は、DATAにおいて入力された信号と位相及び周波数検出器３４へのＦＢ入力との間の差に基づいて、アップUP及びダウンDN信号をそれぞれ出力する。充電ポンプ３６は、LP2端子２２における外部フィルタ・キャパシタ（例えば、図４に図解されているように、２次のローパス・フィルタとして実現されている）を、アップUP及びダウンDN信号に従って充電及び放電させる。
【００２５】
電圧制御発振器３８は、LP2端子２２における電圧レベル（すなわち、充電レベル）をモニタするように接続されている。従って、外部フィルタ・キャパシタは、電圧制御発振器（ＶＣＯ）３８の制御入力LP2に供給される制御電圧を平滑化する平滑化キャパシタとして、効果的に作用する。電圧制御発振器３８の出力は、バッファ４０でバッファされた後に、所望の周波数（この例では、６２２ＭＨｚ）を有する出力クロックCKOUT２０として供給される。
【００２６】
バッファ４０の出力は、また、８分割／選択回路４２にフィードバックされる。８分割／選択回路４２の８分割機能は、入力１２において供給されるハイであるMODEA信号によってイネーブルされる。これによって、６２２ＭＨｚの信号は８による除算がなされ、８分割／選択回路４２のＦＢ出力に７７ＭＨｚの信号が生じ、これが、位相及び周波数検出器３４のＦＢ入力に与えられる。このようにして、ＶＣＯ３８は、基準周波数にロックされたCKOUT信号を発生することになる。
【００２７】
第２の動作フェーズでは、回路は、６２２ＭＨｚのクロックに基づくが任意のビット長のランダムなデータ・パターンを受け取るように切り換わる。この場合には、比較するクロックが存在せず、従って、位相ロックを提供するためには、データ・エッジのフェージングを見る必要がある。位相ロックを提供するためには、従来型のHogge4回路（すなわち、４相のHogge回路）が用いられる。MODEA信号がローになると、マルチプレクサ３０は、データDATAを、入力端子１４からマルチプレクサ３０の出力Ｚに与える。位相及び周波数検出器３４と第１の充電ポンプ３６とは、MODEA信号がローになるときにディセーブルされる。８分割／選択回路４２の８分割機能は、６２２ＭＨｚのＣＫ信号がHogge回路４４への入力のためのＦＢ信号を形成するように直接に送られるように、ディセーブルされる。Hogge回路４４は、次に、MODEA信号がローになることによって、イネーブルされる。Hogge回路４４は、既知の態様で動作し、そのDATA入力におけるデータとそのＦＢ入力において供給される信号とを比較する。Hogge回路４４は、訂正パルスＰ１、Ｎ１、Ｐ２、Ｎ２のシーケンスを、それらと同様の参照記号が付してある出力から、第２の充電ポンプ４６の同じ参照記号の付された入力に、与える。Ｐ１、Ｎ１、Ｐ２、Ｎ２は、非常に高周波のパルスであり、僅かにナノ秒の長さを有する。第２の充電ポンプ４６は、キャパシタ（図示せず）上に蓄積された電荷を端子LP2において制御する信号をLP1Bにおいて提供するように動作する２つのポンプ回路を含む。入力クロック周波数に僅かな変動がある場合には、蓄積装置であるキャパシタの充電レベルに変動が生じ、これは、電圧制御発振器へのLP2入力において供給される電圧に変化を生じさせ、従って、動作周波数の制御を提供する。平衡条件では、充電されたノードは、意図した平衡電位値を有しなければならない。この目的については、本発明の実施例による充電ポンプ４６の例との関係で、後に説明する。また、図１に示すように、Hogge回路４４の出力は、このHogge回路のDATA入力で受け取ったデータをDATAOUT端子２４に送るように接続されている。
【００２８】
充電されたノードLP2は意図される平衡電位を有さなければならないが、図１に示されたものと同様の構成を有するが本発明による充電ポンプを有していない（そして、図１に示されたCK入力も有していない）従来技術による位相ロック・ループでは、充電されたノードが意図された平衡点からドリフトする可能性があることがわかっている。
【００２９】
図２は、図１に示された充電ポンプ３６の回路図である。図２は、ポンプ回路の例示的な実現例を図解している。図２及び図３では、文字Ｓ、Ｇ及びＤは、それぞれが、トランジスタのソース、ゲート及びドレインを示している。
【００３０】
図２では、充電ポンプは、主たる（メインの）充電回路５１とミラー回路５５とを含む。充電ポンプ回路５１は、位相及び周波数検出器３４からUP信号を受け取るこの充電ポンプのＰ入力に接続されたＰチャネル金属酸化物半導体（ＰＭＯＳ）スイッチング・トランジスタ５２と、位相及び周波数検出器３４からDN信号を受け取る充電ポンプ３６のＮ入力に接続されたＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ５４と、を含む。ＰＭＯＳスイッチング・トランジスタ５２とＮＭＯＳスイッチング・トランジスタ５４とは、UP及びDN信号に応答して交互に動作し、充電ポンプ３６の出力LP1５６を介して、端子LP2におけるフィルタ・キャパシタを充電及び放電する。ＰＭＯＳスイッチング・トランジスタ５２は、カスコード（cascode）構成に接続されているＰＭＯＳトランジスタ５８及び６０を含む定電流源を介して、電圧レールPLLVDDに接続されている。同様に、ＮＭＯＳスイッチング・トランジスタ５４は、カスコード構成に接続されているＮＭＯＳトランジスタ６２及び６４を含む定電流源を介して、電圧レールVSSに接続されている。
【００３１】
基準回路５５は、トランジスタ・スイッチ６６においてイネーブル入力ENAを受け取る。トランジスタ５２、５４、５８、６０、６２及び６４は、それぞれが、基準回路５５におけるトランジスタ６８、７０、７２、７４、７６及び７８によってミラーされ、スイッチング・トランジスタ５２及び５４のバイアシングを正確に定義する。主たるポンプ回路及び基準回路において複数のカスコード段を用いることによって、優れた線形性と電流制御とが得られる。図２に示された充電ポンプは、図１に示された本発明の実施例では、充電ポンプ３６として用いることができる。
【００３２】
図１に示された一般的な構造を有する（しかし、６２２ＭＨｚではなく１５５ＭＨｚでの動作のために設計されている）位相ロック・ループ回路に関する従来型の設計では、第２の充電ポンプ４６のために図２に示されている２つの回路の使用が提案されている（ただし、図１に示された充電ポンプ２４のCK入力へのフィードバックは、なし）。この２つの回路が必要である理由は、Hogge回路４４から出力される４つの信号Ｐ１、Ｎ１、Ｐ２、Ｎ２による。しかし、既に述べたように、従来型の構成では、高周波の条件下で、所望の動作安定性を達成できないことがわかっている。プロセス特性を注意深く一致させ安定性を与える回路レイアウトを与えても、ある動作条件では、意図した平衡点からのドリフトが検出された。広範囲に調査を行った結果、可能性のある原因としては、ＰＭＯＳ及びＮＭＯＳトランジスタにおける電荷移動度（charge mobility）の内在的な差異であり得ると判断されている。これは、結果的に、プロセス特性が完全に一致するときであっても、異なる散乱特性（diffusion characteristics）を生じさせるものである。
【００３３】
図３は、図１の充電ポンプ４６として用いるための、本発明の実施例による充電ポンプの回路図である。図３に示されている充電ポンプ８０の実施例では、基準段８２と、第１の主たるポンプ回路８４と、別の主たるポンプ回路８６と、補助的なポンプ回路８８と、が存在している。
【００３４】
主たる充電ポンプ８４は、Hogge回路４４からＰ１及びＮ１信号をそれぞれ受け取るように接続されたＰＭＯＳスイッチング・トランジスタ１５２とＮＭＯＳスイッチング・トランジスタ１５４とを含む。第１及び第２のスイッチング・トランジスタ１５２及び１５４の間の共通点１５６が、図１の端子LP2（図示せず）におけるキャパシタに接続するために端子LPB1に接続されるスイッチングされた出力を形成する。
【００３５】
ＰＭＯＳトランジスタ１５８及び１６０を含む電流源は、電圧レールPLLVDDとＰＭＯＳスイッチング・トランジスタ１５２のソースとの間に接続されている。ＮＭＯＳトランジスタ１６２及び１６４によって形成される電流源は、電圧レールVSSとＮＭＯＳスイッチング・トランジスタ１５４のソースとの間に接続されている。
【００３６】
別の主たる充電ポンプ８６は、Hogge回路４４からＰ２及びＮ２信号をそれぞれ受け取るように接続されたＰＭＯＳスイッチング・トランジスタ２５２とＮＭＯＳスイッチング・トランジスタ２５４とを含む。第１及び第２のスイッチング・トランジスタ２５２及び２５４の間の共通点２５６が、図１の端子LP2（図示せず）におけるキャパシタに接続するために端子LPB1に接続されるスイッチングされた出力を形成する。
【００３７】
ＰＭＯＳトランジスタ２５８及び２６０を含む電流源は、電圧レールPLLVDDとＰＭＯＳスイッチング・トランジスタ２５２のソースとの間に接続されている。ＮＭＯＳトランジスタ２６２及び２６４によって形成される電流源は、電圧レールVSSとＮＭＯＳスイッチング・トランジスタ２５４のソースとの間に接続されている。
【００３８】
図３の基準回路８２は、図２の基準回路５５と実質的に同じである。例えば、イネーブル信号ENAは、トランジスタ１６６において受け取られ、トランジスタ１７０、１７６及び１７８は、主たるポンプ回路のトランジスタ１５４、１６２及び１６１と別の主たるポンプ回路８６のトランジスタ２５４、２６２及び２６４とに、電流ミラーを提供する。トランジスタ１６８、１７２及び１７４はまた、主たるポンプ回路８４のトランジスタ１５２、１５８及び１６０と別の主たるポンプ回路８６のトランジスタ２５２、２５８及び２６０とに、電流ミラーを提供する。
【００３９】
しかし、図２ではＰＭＯＳトランジスタ５８のゲートはＰＭＯＳトランジスタ７２のゲートに接続されているが、図３の回路では、ＰＭＯＳトランジスタ１５８及び２５８のゲートは、補助ポンプ回路８８に接続されている。補助ポンプ回路８８は、主たる及び別の主たるポンプ回路８４及び８６と同様の全体的構成を有している。特に、ＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４とが存在している。ＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４との間の共通点３５６は、主たる及び別の主たるポンプ回路８４及び８６のＰＭＯＳトランジスタ１５８及び２５８のゲートにそれぞれ接続されている。ＰＭＯＳトランジスタ３５８及び３６０を含む電流源が、ＰＭＯＳスイッチング・トランジスタ３５２のソースと電圧レールPLLVDDとの間に接続されている。ＮＭＯＳトランジスタ３６２及び３６４を含む電流源が、ＮＭＯＳスイッチング・トランジスタ３５４のソースと電圧レールVSSとの間に接続されている。
【００４０】
ＮＭＯＳトランジスタ３６２及び３６４によって形成される電流源は、主たるポンプ回路８４の対応するトランジスタ１６２及び１６４と別の主たるポンプ回路８６の対応するトランジスタ２６２及び２６４との場合と同じ態様で、基準回路８２に接続されている。同様に、ＰＭＯＳトランジスタ３６０は基準回路８２に接続され、ＰＭＯＳトランジスタ３５８のゲートは、補助ポンプ回路８８のＰＭＯＳスイッチング・トランジスタ３５２とＮＭＯＳスイッチング・トランジスタ３５４との間の共通点３５６に接続されている。共通点３５６はまた、補助ポンプ回路８８に対して基準キャパシタとして作用するトランジスタ３８０のゲートに、接続CAPを介して、接続されている。基準キャパシタンス・トランジスタ３８０のソース及びドレインは、共に、電圧供給レールVSSに接続されている。図３に示されているように、基準キャパシタンス・トランジスタ３８０は、充電ポンプと一体的な部分である。また、キャパシタンスは、ポンプ回路４６から出力されるCAPを介して、外部的な基準キャパシタ／キャパシタンスとして提供することもできる。
【００４１】
補助ポンプ回路８８のＰＭＯＳスイッチング・トランジスタ３５２のゲートとＮＭＯＳスイッチング・トランジスタ３５４のゲートとは、ポンプ回路へのクロック信号入力CKに共通に接続されている。クロック信号入力CKは、図１の端子２０において出力クロック信号CKOUTを受け取るように接続されている。従って、補助ポンプ回路は、その最大の予測される速度で動作して、それ自身のキャパシタ（例えば、図３において実現されているように、基準キャパシタンス・トランジスタ３８０）を充電及び放電する。
【００４２】
電荷移動度が異なっていることの結果として、ＰＭＯＳトランジスタの充電サイクルがＮＭＯＳトランジスタ３５４の放電サイクルによって用いられるほどの電荷を供給しない場合には、結果的に、基準キャパシタンス・トランジスタ３８０から電荷が失われることになる。これによって、共通基準点３５６での電圧は低下する傾向にある。基準点３５６における電圧降下は、ＰＭＯＳトランジスタ３５８にが与える駆動を増加させ、これにより、ＰＭＯＳスイッチング・トランジスタ３５２は、共通の基準点３５６を、意図した平衡電位に戻すように駆動することになる。
【００４３】
換言すると、ＰＭＯＳの駆動が弱い場合には、キャパシタの基準電圧は低下し、その結果として、ＰＭＯＳトランジスタ３５２により多くの駆動が与えられて、弱いＰＭＯＳトランジスタの効果を補償する。結果として、ＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタ３５２及び３５４の効果を、動的な態様で一致させることができる。
【００４４】
図３の回路から理解すべきことは、補助ポンプ回路８８において提供されるフィードバック制御が主たる及び別の主たるポンプ回路８４及び８６にミラーされるということである。基準回路、主たるポンプ回路、別の主たるポンプ回路及び補助ポンプ回路の対応するトランジスタが共通のプロセスによって集積回路上に製造され、使用の際に同じ電圧及び温度変動を受ける場合には（これは、ディスクリートな素子のしｓに対して達成しうる）、補助ポンプ回路８８において提供されるフィーバック・ループが、主たる及び別の主たるポンプ回路８４及び８６のＰＭＯＳスイッチング・トランジスタ１５２及び２５２へのバイアシングを自動的に補償し、それぞれのポンプ回路のＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタの動作を一致させることができる。
【００４５】
図４は、図１に示されている位相ロック・ループ１０を含む集積回路４００の実現例の概略的なブロック図である。この集積回路の、本発明のこの実現例を理解するのに関係する特徴だけが記載されている。この集積回路は、例えば、供給電圧や、他の処理回路への入力及び出力などの追加的な入力及び出力を、図４に示され手いる回路ブロック以外にも含むことを理解すべきである。
【００４６】
図４に示されているように、図１の位相ロック・ループ１０は、複数の入力／出力ピンに接続されている。位相ロック・ループ１０のDATA入力１４は、６２２ＭＨｚのデータ信号４１２のソースに接続するために、ピン４１０に接続されている。位相ロック・ループ１０のREFIN入力１６は、７７ＭＨｚの水晶発振子４１６への接続のために、ピン４１４に接続されている。位相ロック・ループ１０のLP2端子２２は、主たる充電ポンプのための外部的な電荷蓄積装置を含む又は形成する２次のローパス・フィルタ４２０への接続のために、ピン４１８に接続されている。
【００４７】
７７ＭＨｚのピン４１４はまた、ロック検出器４２４の一方の入力に接続されている。ロック検出器４２４への他方の入力は、８分割回路４２２に接続されている。８分割回路４２２への入力は、位相ロック・ループのCKOUT端子２０に接続されている。ロック検出器４２４は、８分割された位相ロック・ループの出力と７７ＭＨｚ発振器からのクロック信号との比較に基づいて、MODEA信号を制御する。ロックが見出されると、MODEA信号はローに設定され、その後では、位相ロック・ループ１０は、６２２ＭＨｚのデータ信号に応答して、第２のモード又は動作フェーズで動作する。位相ロックが維持される場合には、ロック検出器は、MODEA信号をローに維持する。しかし、ロックが失われていることをロック検出器が検出するときには、MODEA信号はハイに設定され、位相ロック・ループ１０は、ロックが再度確立されるまで、REFIN信号とフィードバックされたCK信号との比較に戻る。
【００４８】
図４はまた、位相ロック・ループ１０のDATAOUT及びCKOUT端子２４及び２０からデータ信号とクロック信号との両方を受け取るクロック及びデータ信号に依存する他の処理回路を示している。集積回路４００は、また、データ及び／又はクロック信号（DATA及びCK）に依存しない他の回路（図示せず）を含むこともある。また、位相ロック・ループ１０の端子と集積回路のピンとの間の直接の接続は示されていないが、他の中間的な回路を、適切なものとして提供することも可能である。
【００４９】
従って、以上で、自己補償されるスイッチング駆動（ドライブ）を含む充電ポンプを説明した。主たるポンプ回路と共に補助ポンプ回路を用いることによって、主たるポンプ回路のスイッチング・トランジスタの動作の自動的なフィードバック制御を提供することができる。本発明の好適実施例では、補助ポンプ回路は、主たるポンプ回路と同じ集積回路の上に、主たるポンプ回路と隣接して構成されている。補助ポンプ回路は、主たるポンプ回路と、幾何学的配列及び構成において実質的に同じである。補助ポンプ回路は、補助キャパシタを充電するが、このキャパシタは、充電ポンプ構造の内部に集積されることも、外部的に提供されることも可能である。主たる充電ポンプは、位相ロック・ループ素子のループ・フィルタの一部を形成する外部的なキャパシタ及びそれ以外の素子を充電する。
【００５０】
発生した周波数に接続することによって、補助ポンプ段は、最大の動作周波数でスイッチングがなされる。補助キャパシタ上の電位は、動的に動作しているＰＭＯＳ及びＮＭＯＳスイッチング・トランジスタの相対的な強度を示し、プロセス、電圧及び温度変動にさらされる。この電位は、フィードバックされ、システムを安定化するようにＰＭＯＳトランジスタをバイアスし、それによって、平衡点が得られる。この電位はまた、主たるポンプ回路のトランジスタを制御するのに用いられる。従って、主たる充電ポンプは、最適なレベルで動作するようになり、位相ロック・ループが機能するための正しい電位を維持する。補助キャパシタ上の電荷は、プロセス、電圧及び温度変動とは無関係に、システムの最大速度で充電パルスを提供するＰＭＯＳ及びＮＭＯＳトランジスタの相対的な動的特性（dynamic characteristics）に比例する。
【００５１】
本発明の特定の実施例について以上で説明したが、本発明の技術的範囲から逸脱することなく、多くの修正及び／又は追加をなすことができることを理解すべきである。例えば、集積回路に関する説明を行ったが、１又は複数のディスクリートな素子を用いる場合にも本発明は応用できる。上述した特定の実施例では主たる及び別の主たる充電ポンプ回路８４及び８６が提供されているが、別の実施例では、ただ１つの主たる充電ポンプ回路だけを提供することもできる（例えば、主たるポンプ回路８４）。従って、例えば、図３に示した回路から別の主たるポンプ回路８６を除いたものを用いて、図１の充電ポンプ３５を実現することもできる。また、図１に示した位相ロック・ループ回路の別の実施例では、図１の４方向のHogge回路４４の代わりに、２方向のHogge回路を用いてもよい。その場合には、２方向のHogge回路は、第１及び第２の出力だけを提供する（例えば、Ｐ１及びＮ１）。従って、充電ポンプ４６の主たるポンプ回路８４など、ただ１つの主たるポンプ回路を用いることが必要となるだけである。また、６２２ＭＨｚの周波数に対する本発明の実施例を説明したが、本発明は、それよりも低い周波数（例えば、１５５ＭＨｚ）又はそれよりも高い周波数のための回路にも応用できる。
【００５２】
本発明のこれ以外の実施例では別の電流源及び基準回路の構成を提供することができることを理解すべきである。また、本発明は、特にＣＭＯＳ回路に関して説明したが、それ以外の回路技術にも応用することができる。
【図面の簡単な説明】
【図１】本発明による充電ポンプの実施例を組み入れた位相ロック・ループの一例の概略的なブロック図である。
【図２】図１の位相ロック・ループの回路の一部で用いることができる従来型の充電ポンプの回路図である。
【図３】図１の位相ロック・ループの別の部分で用いることができる本発明による充電ポンプの実施例の回路図である。
【図４】図１の位相ロック・ループを含む集積回路の回路図である。
Claims (21)
- 主たる第１及び第２のスイッチング・トランジスタを有する主たるポンプ回路と、
クロック信号に応答して可変バイアスを増加させる第１の補助素子と前記クロック信号に応答して前記可変バイアスを減少させる第２の補助素子とを有する補助ポンプ回路と、
を備えており、前記補助ポンプ回路の動作に応答して、少なくとも前記主たる第１のスイッチング・トランジスタに前記可変バイアスを提供することを特徴とする充電ポンプ。 - 請求項１記載の充電ポンプにおいて、前記第１及び第２の補助素子は、補助的な第１及び第２のスイッチング・トランジスタを備えていることを特徴とする充電ポンプ。
- 請求項２記載の充電ポンプにおいて、前記補助的な第１及び第２のスイッチング・トランジスタは、電荷蓄積装置に結合されている又は結合可能であり、前記電荷蓄積装置の充電レベルを制御することを特徴とする充電ポンプ。
- 請求項３記載の充電ポンプにおいて、前記電荷蓄積装置は、１又は複数のトランジスタを備えていることを特徴とする充電ポンプ。
- 請求項３記載の充電ポンプにおいて、前記電荷蓄積装置は、１又は複数のキャパシタを備えていることを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプにおいて、前記補助ポンプ回路は、自己調整フィードバック・ループを含むことを特徴とする充電ポンプ。
- 請求項３記載の充電ポンプにおいて、補助的で制御可能な電流源が、前記補助的な第１のスイッチング・トランジスタと電圧供給線との間に接続されており、前記補助的で制御可能な電流源は、前記電荷蓄積装置の充電レベルに応答して、自己調整バイアスを前記補助的な第１のスイッチング・トランジスタに提供することを特徴とする充電ポンプ。
- 請求項７記載の充電ポンプにおいて、前記補助的で制御可能な電流源は、前記電荷蓄積装置の充電レベルに応答して自己調整バイアスを前記補助的な第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えていることを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプにおいて、主たる制御可能な電流源が、前記主たる第１のスイッチング・トランジスタと電圧供給線との間に接続されており、前記主たる制御可能な電流源は、前記補助ポンプ回路の動作に応答することを特徴とする充電ポンプ。
- 請求項８記載の充電ポンプにおいて、主たる制御可能な電流源が、前記主たる第１のスイッチング・トランジスタと電圧供給線との間に接続されており、前記主たる制御可能な電流源は、前記電荷蓄積装置の充電レベルに応答して自己調整バイアスを前記主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えていることを特徴とする充電ポンプ。
- 主たる第１及び第２のスイッチング・トランジスタを有する主たるポンプ回路と、
補助ポンプ回路と、
別の主たる第１及び第２のスイッチング・トランジスタを有する別の主たるポンプ回路と、
を備えており、前記補助ポンプ回路の動作に応答して可変バイアスを前記主たる第１のスイッチング・トランジスタと前記別の主たる第１のスイッチング・トランジスタとに少なくとも提供するように構成されていることを特徴とする充電ポンプ。 - 請求項９記載の充電ポンプにおいて、
別の主たる第１及び第２のスイッチング・トランジスタを有する別の主たるポンプ回路と、前記別の主たる第１のスイッチング・トランジスタと電圧供給線との間に接続された別の主たる制御可能な電流源と、
を備えており、前記別の主たる制御可能な電流源は、前記補助ポンプ回路の動作に応答することを特徴とする充電ポンプ。 - 請求項１０記載の充電ポンプにおいて、
別の主たる第１及び第２のスイッチング・トランジスタを有する別の主たるポンプ回路と、
前記別の主たる第１のスイッチング・トランジスタと電圧供給線との間に接続された別の主たる制御可能な電流源と、
を備えており、前記別の主たる制御可能な電流源は、前記電荷蓄積装置の充電レベルに応答して自己調整バイアスを前記別の主たる第１のスイッチング・トランジスタに提供するバイアス・トランジスタを備えていることを特徴とする充電ポンプ。 - 請求項１記載の充電ポンプにおいて、前記第１のスイッチング・トランジスタはＰＭＯＳトランジスタであることを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプにおいて、前記第２のスイッチング・トランジスタはＮＭＯＳトランジスタであることを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプにおいて、前記補助ポンプ回路は、この充電ポンプの最大動作周波数で動作可能であるように構成されていることを特徴とする充電ポンプ。
- 充電ポンプであって、
主たる第１及び第２のスイッチング・トランジスタを有する主たるポンプ回路と、
この充電ポンプの最大動作周波数で動作可能であるように構成されている補助ポンプ回路と、
を備え、この充電ポンプは、前記補助ポンプ回路の動作に応答して少なくとも前記主たる第１のスイッチング・トランジスタに可変バイアスを提供するように構成され、
前記補助ポンプ回路の補助的な第１及び第２のスイッチング・トランジスタのゲートは、それぞれが、前記最大動作周波数に対応するクロック周波数によって駆動されることを特徴とする充電ポンプ。 - 請求項１記載の充電ポンプにおいて、前記主たるポンプ回路と前記補助ポンプ回路とはそれぞれが実質的に同じ幾何学的構造を有することを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプにおいて、前記主たるポンプ回路に接続された電流ミラー基準回路を更に備えていることを特徴とする充電ポンプ。
- 請求項１記載の充電ポンプを備えていることを特徴とする位相ロック・ループ。
- 請求項１記載の充電ポンプを備えていることを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9707707A GB2324423B (en) | 1997-04-16 | 1997-04-16 | Charge pump |
| GB9707707.7 | 1997-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303742A JPH10303742A (ja) | 1998-11-13 |
| JP4124511B2 true JP4124511B2 (ja) | 2008-07-23 |
Family
ID=10810884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10635498A Expired - Fee Related JP4124511B2 (ja) | 1997-04-16 | 1998-04-16 | 充電ポンプ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6043716A (ja) |
| JP (1) | JP4124511B2 (ja) |
| GB (1) | GB2324423B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168560A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路 |
| US7796162B2 (en) * | 2000-10-26 | 2010-09-14 | Front Row Technologies, Llc | Providing multiple synchronized camera views for broadcast from a live venue activity to remote viewers |
| US6456165B1 (en) | 2000-08-18 | 2002-09-24 | International Business Machines Corporation | Phase error control for phase-locked loops |
| JP3430155B2 (ja) * | 2001-01-31 | 2003-07-28 | Ｎｅｃエレクトロニクス株式会社 | 電源昇圧回路 |
| US6510394B2 (en) | 2001-02-02 | 2003-01-21 | Texas Instruments Incorporated | Charge pump with switched capacitor feedback |
| US6903585B2 (en) * | 2003-06-27 | 2005-06-07 | Analog Devices, Inc. | Pulse width modulated common mode feedback loop and method for differential charge pump |
| US7005896B2 (en) * | 2003-09-29 | 2006-02-28 | Via Technologies, Inc. | High-speed low-noise charge pump |
| US7176733B2 (en) | 2003-12-11 | 2007-02-13 | Mosaid Technologies, Inc. | High output impedance charge pump for PLL/DLL |
| US20070018699A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Partial cascode phase locked loop architecture |
| US7855591B2 (en) * | 2006-06-07 | 2010-12-21 | Atmel Corporation | Method and system for providing a charge pump very low voltage applications |
| US7652522B2 (en) * | 2006-09-05 | 2010-01-26 | Atmel Corporation | High efficiency low cost bi-directional charge pump circuit for very low voltage applications |
| US11355173B2 (en) * | 2019-12-30 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power supply generator assist |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8702424A (nl) * | 1987-10-12 | 1989-05-01 | Philips Nv | Oscillatorschakeling met een faseregellus. |
| KR920010749B1 (ko) * | 1989-06-10 | 1992-12-14 | 삼성전자 주식회사 | 반도체 집적소자의 내부전압 변환회로 |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
| KR0149220B1 (ko) * | 1994-12-27 | 1998-12-01 | 김주용 | 챠지 펌프 회로 |
-
1997
- 1997-04-16 GB GB9707707A patent/GB2324423B/en not_active Expired - Fee Related
-
1998
- 1998-04-13 US US09/059,243 patent/US6043716A/en not_active Expired - Lifetime
- 1998-04-16 JP JP10635498A patent/JP4124511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6043716A (en) | 2000-03-28 |
| GB9707707D0 (en) | 1997-06-04 |
| GB2324423A (en) | 1998-10-21 |
| GB2324423B (en) | 1999-07-21 |
| JPH10303742A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0788236B1 (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US7330058B2 (en) | Clock and data recovery circuit and method thereof | |
| EP1037366B1 (en) | Charge pump circuit having switching circuits for reducing leakage currents | |
| US6188252B1 (en) | Horizontal oscillation circuit capable of changing frequency | |
| US6870411B2 (en) | Phase synchronizing circuit | |
| JP2908398B1 (ja) | ディジタルｐｌｌ回路および発振器の遅延素子 | |
| US6222421B1 (en) | Phase-locked loop | |
| KR100319607B1 (ko) | 아날로그 디엘엘회로 | |
| US7443249B2 (en) | Phase locked loop for stably operating in a matter that is insensitive to variation in process, voltage and temperature and method of operating the same | |
| EP1933464B1 (en) | Adaptive bandwith phase locked loop with feedforward divider | |
| US20050046497A1 (en) | Synchronous clock generation circuit capable of ensuring wide lock-in range and attaining lower jitter | |
| JP4124511B2 (ja) | 充電ポンプ | |
| US20080238505A1 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
| EP0583586B1 (en) | Charge pump in a phase lock loop | |
| US7696831B2 (en) | Phase locked loop and method for controlling the same | |
| JPH1065530A (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| US6826248B2 (en) | Phase locked loop circuit | |
| KR20080004072A (ko) | 높은 개시 이득과 함께 위상 노이즈/지터를 줄일 수 있는전압 제어 발진기 및 그 방법 | |
| US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
| US7030705B2 (en) | Section selection loop filter and phase locked loop circuit having the same | |
| JPH1155114A (ja) | Ｐｌｌ回路 | |
| US6590459B2 (en) | Phase lock circuit | |
| JP2017079353A (ja) | クロックリカバリ回路 | |
| KR100905826B1 (ko) | 위상 동기 루프 장치 | |
| JPH11355134A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070903 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| LAPS | Cancellation because of no payment of annual fees |