KR0149220B1 - 챠지 펌프 회로 - Google Patents

챠지 펌프 회로 Download PDF

Info

Publication number
KR0149220B1
KR0149220B1 KR1019940037306A KR19940037306A KR0149220B1 KR 0149220 B1 KR0149220 B1 KR 0149220B1 KR 1019940037306 A KR1019940037306 A KR 1019940037306A KR 19940037306 A KR19940037306 A KR 19940037306A KR 0149220 B1 KR0149220 B1 KR 0149220B1
Authority
KR
South Korea
Prior art keywords
charge pump
pump circuit
output
series
level shift
Prior art date
Application number
KR1019940037306A
Other languages
English (en)
Other versions
KR960025705A (ko
Inventor
김주영
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037306A priority Critical patent/KR0149220B1/ko
Priority to GB9526040A priority patent/GB2296605B/en
Priority to US08/576,902 priority patent/US7078956B1/en
Priority to CN95113187A priority patent/CN1041584C/zh
Publication of KR960025705A publication Critical patent/KR960025705A/ko
Application granted granted Critical
Publication of KR0149220B1 publication Critical patent/KR0149220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Abstract

본 발명은 챠지 펌프 회로에 관한 것으로, 챠지 펌프 회로를 구성함에 있어 각 스테이지 사이에 챠지 펌프 회로의 연결상태를 구간별로 변화시킬 수 있는 직렬 및 병렬 스위치 회로와 이를 조절하기 위한 레벨 쉬프트 회로를 구성함으로써, 챠지 펌프 회로의 초기 동작시에 발생되는 저속의 전송 능률을 해결할 수 있고, 고전압을 이용하는 플래쉬 메모리 소자의 프로그램시 프로그램 시간을 단축시킬 수 있는 챠지 펌프 회로에 관한 것이다.

Description

챠지 펌프 회로
제1도는 종래의 챠지 펌프 회로도.
제2도는 제1도를 설명하기 위해 도시한 등가회로도.
제3도는 본 발명에 따른 챠지 펌프 회로의 상세한 회로도.
제4a 내지 4c도는 제3도를 설명하기 위해 도시한 등가회로도.
제5도는 제3도의 레벨 쉬프트 회로의 상세한 회로도.
제6a도는 종래 및 본 발명에 따른 챠지 펌프 회로의 파형도.
제6b도는 제6a도를 설명하기 위해 도시한 스테이지의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1A 내지 1D : 유니트 스테이지 2A 내지 2C : 직렬 및 병렬 스위칭 회로
3A 내지 3C : 레벨 쉬프트 회로 4 : 보조 챠지 펌프 회로
5 : 챠지 펌프 회로
본 발명은 챠지 펌프 회로(Charge Pump Circuit)에 관한 것으로, 특히 챠지 펌프 회로를 구성함에 있어서 각 스테이지 사이에 챠지 펌프 회로의 연결상태를 구간별로 변화시킬 수 있는 직렬 및 병렬 스위치 회로와 이를 조절하기 위한 레벨 쉬프트 회로를 구성함으로써, 고속 펌핑이 가능하도록 한 챠지 펌프 회로에 관한 것이다.
일반적으로 챠지 펌프 회로는 플래쉬 메모리(Flash Memory) 소자를 포함한 비 휘발성 메모리 소자와 같이 프로그램시 일시적으로 고전압(High Voltage)을 이용하는 반도체 분야에서 폭넓게 이용될 수 있는 기술이다.
제1도는 종래의 챠지 펌프 회로에 관한 것으로서, 제2도를 통해 동작을 설명하면 다음과 같다.
챠지 펌프 회로를 구성함에 있어서 전원단자(VDD)와 출력단자(Z) 사이에 캐패시터(C)와 다이오드(D)로 구성된 각 스테이지(1)들이 직렬로 접속되며, 상기 각 스테이지(1)들은 각각 위상이 반전된 2-위상 클럭(2-Phase clock) 신호(ø 및 øb)가 교호로 입력되게 된다. 그러나 이러한 종래의 챠지 펌프 회로는 많은 스테이지가 직렬로 연결되어 너무 많은 전원이 소모될 뿐만 아니라 동작 초기에 챠지 펌프 회로의 전송 능률이 떨어지는 단점이 있다.
따라서 본 발명은 챠지 펌프 회로를 구성함에 있어서 각 스테이지 사이에 챠지 펌프 회로의 연결상태를 구간별로 변화시킬 수 있는 직렬 및 병렬 스위치 회로와 이를 조절하기 위한 레벨 쉬프트 회로를 구성함으로써, 챠지 펌프 회로의 초기 동작시에 발생되는 저속의 전송 능률을 해결할 수 있는 챠지 펌프 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 다수의 유니트 스테이지가 직렬로 접속되며 상기 다수의 유니트 스테이지가 2-위상 클럭 신호에 의해 각각 구동되는 챠지 펌프 회로에 있어서, 상기 2-위상 클럭 신호를 입력으로 하는 보조 챠지 펌프 회로와, 상기 보조 챠지 펌프 회로의 출력전압을 각각 입력으로 하며 다수의 콘트롤 전압에 따라 고전위 및 저전위 상태의 제어 전압을 각각 출력하기 위한 다수의 레벨 쉬프트 회로와, 상기 다수의 유니트 스테이지 사이에 각각 접속되며 상기 다수의 레벨 쉬프트 회로 각각의 출력 전압에 따라 구동되는 다수의 직렬 및 병렬 스위칭 회로를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제3도는 본 발명에 따른 챠지 펌프 회로의 상세한 회로도로서, 다수의 유니트 스테이지(1A 내지 1D)(이하, 스테이지이라 함)가 2-위상 클럭신호(ø 및 øb)에 의해 구동되는 챠지 펌프 회로(5)에서, 각 스테이지(1A 내지 1D) 사이에는 패스 트랜지스터(n1 내지 n6)(pass transistor)로 구성된 각각의 직렬 및 병렬 스위칭회로(2A 내지 2C)와, 상기 각각의 직렬 및 병렬 스위칭 회로(2A 내지 2C)를 조절하기 위한 다수의 레벨 쉬프트 회로(3A 내지 3C)가 접속된다. 또한, 상기 각 직렬 및 병렬 스위칭 회로(2A 내지 2C)의 패스 트랜지스터(n1,n2,n3)가 턴온(Trun On)될 경우에는 현재 스테이지의 출력전압이 바로 다음단의 스테이지로 공급되게 된다. 그러나, 각 직렬 및 병렬 스위칭 회로(2A 내지 2C)의 패스 트랜지스터(n4,n5,n6)가 턴온 되면, 해당 스테이지의 출력전압이 바로 챠지 펌프 회로(5)의 최종 출력단자(z)로 직접 공급되게 된다.
한편, 상기 직렬 및 병렬 스위칭 회로(2A 내지 2C)의 패스 트랜지스터(n1 내지 n6)의 스위칭 동작은 각 레벨 쉬프트 회로(3A 내지 3C)의 출력전압에 따라 제어된다. 즉, 상기 각 레벨 쉬프트 회로(3A 내지 3C)에서 각 콘트롤 전압(S1 내지 S3)에 따라 반전된 위상을 갖는 제어신호(OUT 및 OUTb)가 출력되어 상기 직렬 및 병렬 스위칭 회로(2A 내지 2C)의 각 패스 트랜지스터(n1 내지 n6)의 게이트 단자로 공급되게 된다. 그러나, 상기 챠지 펌프 회로(5)의 각 스테이지(1A 내지 1D)의 출력전압을 로스(Loss)없이 전달하기 위해서는 최소한 각 패스 트랜지스터(n1 내지 n6)의 문턱전압(VT)보다 높은 전압을 필요로 하게 된다. 이를 해결하기 위해 상기 2-위상 클럭 신호(ø 및 øb)를 입력으로 하는 보조 챠지 펌프 회로(4)의 출력전압을 상기 각 레벨 쉬프트 회로(3)로 공급하게 된다.
제4a도 내지 4c도는 제3도를 설명하기 위해 도시한 등가회로도로서, 제4a도에서는 스테이지 수를 줄여서 자체 캐패시터를 늘려주도록 하고, 제4b도에서는 스테이지 수를 늘리면서 자체 캐패시터를 줄여 나가도록 하였다. 따라서, 제4c도에 나타낸 바와 같이 결과적으로 종래의 챠지 펌프 회로와 같은 형태가 되도록 하였다.
제5도는 제3도의 레벨 쉬프트 회로의 상세한 회로도로서, 그 동작을 설명하면 다음과 같다.
본 발명에 사용된 레벨 쉬프트 회로(3A 내지 3C)는 상기 보조 챠지 펌프 회로(4)의 출력전압이 입력되는 제1콘트롤 전압 입력단자(S4)와 제1 및 제2출력단자(KOUT 및 KOUTb)간에 PMOS 크로스 커플 래치(PMOS-CROSS Couple Latch )형태로 구성된 제1 및 제2PMOS 트랜지스터(P1 및 P2)와, 상기 제1출력단자(KOUT) 및 접지단자(Vss)간에 직렬접속되며 전원전압(Vcc) 및 제2콘트롤 전압 입력단자(S5)를 통해 입력되는 제어전압을 각각 입력으로 하는 제1 및 제3NMOS 트랜지스터(N1 및 N3)와, 상기 제2출력단자(KOUTb) 및 접지단자(Vss)간에 직렬접속되며 상기 전원전압(Vcc) 및 인버터(I1)를 경유한 반전된 제2콘트롤 전압(S5)을 각각 입력으로 하는 제2 및 제4NMOS 트랜지스터(N2 및 N4)로 구성된다.
상기 레벨 쉬프트 회로는 각 콘트롤 전압 입력단자(S4 및 S5)를 통해 입력되는 제어 전압에 따라 출력단자(KOUT 및 KOUTb)로 공급되는 전압이 고전위(High Voltage) 및 저전위(Low Voltage) 상태로 출력되게 된다. 한편, 레벨 쉬프트 회로의 고전위 출력신호원으로는 보조 챠지 펌프 회로(4)가 필요하게 된다. 상기 보조 챠지 펌프 회로(4)의 로딩 캐패시턴스(Loading Capacitance)로는 상기한 스위칭 회로의 패스 트랜지스터(n1 내지 n6)의 게이트 캐패시턴스밖에는 없으므로 챠지 펌프 회로(5)보다 상승시간이 빠르다. 그러므로, 제3도에서 상기 챠지 펌프 회로(5)의 스테이지(1A 내지 1D) 각각의 출력은 패스 트랜지스터(n1 내지 n6)를 통해 손실 없이 전달되게 된다.
제6a 및 6b도는 챠지 펌프 회로(5)의 파형 및 구성도로서, 제6a도에서 종래의 챠지 펌프 회로의 파형도(x)와 본 발명에 따른 챠지 펌프 회로의 파형도(y)를 비교하였다.
종래의 챠지 펌프 회로(x)는 동작 초기에 전원전압(Vcc)보다 훨씬 낮은 전압에서 펌핑 동작을 시작하여 전원전압(Vcc) 레벨까지 상승되는데 많은 시간이 소요됨을 알 수 있다. 그러나, 본 발명에 따른 챠지 펌프 회로(y)는 초기상태일지라도 전원전압(Vcc)레벨로 전압이 바로 상승됨을 알 수 있다.
제6b도는 본 발명에 따른 챠지 펌프 회로의 각 스테이지의 연결상태를 나타낸 구성도로서, 초기상태 구간인 제1단계(STEP1)에서는 레벨 쉬프트 회로의 출력에 따라 구동되는 직렬 및 병렬 스위치 회로(2A 내지 2C)를 사용해 상기 각 스테이지(1A 내지 1D)의 출력을 모두 챠지 펌프 회로(5)의 출력단자(z)로 연결시켜 스테이지 수를 1개로 하고, 캐패시턴스는 4C가 되도록 한다. 이후, 제2단계(step2)에서는 스테이지(1A 및 1C)는 출력을 다음단 스테이지(1B 및 1D)에 직렬 연결되도록 하고, 상기 스테이지(1B 및 1D)의 출력을 챠지 펌프 회로(5)의 출력단자(z)로 각각 연결되게 하여 캐패시턴스를 2C가 되게 하고, 스테이지 수는 2개가 되도록 한다. 이후, 최종 단계(step3)에서는 기존의 챠지 펌프 회로와 같이 각 스테이지(1A 내지 1D)의 출력을 모두 직렬로 연결하므로써 스테이지 수는 4개로 하고, 캐패시턴스가 1C가 되도록 한다.
상술한 바와 같이 본 발명에 의하면 챠지 펌프회로를 구성함에 있어서, 스테이지 사이에 직렬 및 병렬 스위치 회로와 이를 조정하도록 하는 레벨 쉬프트 회로를 접속하여 챠지 펌프 회로의 연결상태를 구간별로 변화시켜 주므로써, 챠지 펌프 회로의 초기 동작시에 발생되는 저속의 전송 능률을 해결할 수 있고, 고전압을 이용하는 플래쉬 메모리 소자의 프로그램시 프로그램 시간을 단축시킬 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 다수의 유니트 스테이지가 직렬로 접속되며 상기 다수의 유니트 스테이지가 2-위상 클럭 신호에 의해 각각 구동되는 챠지 펌프 회로에 있어서, 상기 2-위상 클럭 신호를 입력으로 하는 보조 챠지 펌프 회로와, 상기 보조 챠지 펌프 회로의 출력 전압을 각각 입력으로 하며 다수의 콘트롤 전압 각각에 따라 고전위 및 저전위 상태의 제어 전압을 각각 출력하기 위한 다수의 레벨 쉬프트 회로와, 상기 다수의 유니트 스테이지 사이에 각각 접속되며 상기 다수의 레벨 쉬프트 회로 각각의 출력 전압에 따라 구동되는 다수의 직렬 및 병렬 스위칭 회로를 포함하여 구성된 것을 특징으로 하는 챠지 펌프 회로.
  2. 상기 레벨 쉬프트 회로는 제1콘트롤 전압 입력단자와 제1 및 제2출력단자간에 PMOS 크로스커플 래치 형태로 구성되는 제1 및 제2PMOS 트랜지스터와, 상기 제1출력단자 및 접지단자간에 직렬접속되며 전원전압 및 제2콘트롤 전압 입력단자를 통해 입력되는 제어 전압을 각각 입력으로 하는 제1 및 제3NMOS 트랜지스터와, 상기 제2출력단자 및 접지단자간에 직렬 접속되며 상기 전원전압 및 인버터를 경유한 반전된 제2콘트롤 전압을 각각 입력으로 하는 제2 및 제4NMOS 트랜지스터를 포함하여 구성된 것을 특징으로 하는 챠지 펌프 회로.
  3. 제1항에 있어서, 상기 직렬 및 병렬 스위칭 회로는 상기 다수의 유니트 스테이지 사이에 각각 접속되며 상기 다수의 레벨 쉬프트 회로 각각의 출력 전압에 따라 상기 해당 유니트 스테이지의 출력 전압을 다음단의 유니트 스테이지 및 상기 챠지 펌프 회로의 최종 출력단자로 각각 공급하기 위한 한쌍의 NMOS 패스 트랜지스터로 구성된 것을 특징으로 하는 챠지 펌프 회로.
KR1019940037306A 1994-12-27 1994-12-27 챠지 펌프 회로 KR0149220B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940037306A KR0149220B1 (ko) 1994-12-27 1994-12-27 챠지 펌프 회로
GB9526040A GB2296605B (en) 1994-12-27 1995-12-20 Charge pump circuit
US08/576,902 US7078956B1 (en) 1994-12-27 1995-12-22 Charge pump circuit
CN95113187A CN1041584C (zh) 1994-12-27 1995-12-27 电荷泵电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037306A KR0149220B1 (ko) 1994-12-27 1994-12-27 챠지 펌프 회로

Publications (2)

Publication Number Publication Date
KR960025705A KR960025705A (ko) 1996-07-20
KR0149220B1 true KR0149220B1 (ko) 1998-12-01

Family

ID=19403876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037306A KR0149220B1 (ko) 1994-12-27 1994-12-27 챠지 펌프 회로

Country Status (4)

Country Link
US (1) US7078956B1 (ko)
KR (1) KR0149220B1 (ko)
CN (1) CN1041584C (ko)
GB (1) GB2296605B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976605B2 (en) 2011-08-26 2015-03-10 SK Hynix Inc. High voltage generation circuit and semiconductor device including the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
FR2761214B1 (fr) * 1997-03-19 1999-05-21 Sgs Thomson Microelectronics Circuit elevateur de tension du type pompe de charge a nombre d'etages controle
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
KR100564414B1 (ko) * 1998-10-29 2006-09-20 주식회사 하이닉스반도체 반도체장치의 차지펌프
DE10017920A1 (de) * 2000-04-11 2001-10-25 Infineon Technologies Ag Ladungspumpenanordnung
JP3430155B2 (ja) * 2001-01-31 2003-07-28 Ｎｅｃエレクトロニクス株式会社 電源昇圧回路
US6927441B2 (en) * 2001-03-20 2005-08-09 Stmicroelectronics S.R.L. Variable stage charge pump
ITMI20021902A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Architettura di pompa di carica modulare
JP3964334B2 (ja) * 2003-02-06 2007-08-22 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 超音波診断装置
JP4849907B2 (ja) * 2006-02-22 2012-01-11 セイコーインスツル株式会社 チャージポンプ回路
US10090027B2 (en) 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
DE3931596A1 (de) * 1989-03-25 1990-10-04 Eurosil Electronic Gmbh Spannungsvervielfacherschaltung
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
GB2245112A (en) * 1990-06-13 1991-12-18 Philips Electronic Associated Dc/dc voltage multiplier.
US5237209A (en) * 1992-03-02 1993-08-17 Analog Devices, Inc. Bipolar voltage doubler circuit
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5335200A (en) 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
US5414614A (en) * 1994-06-06 1995-05-09 Motorola, Inc. Dynamically configurable switched capacitor power supply and method
JP3167904B2 (ja) * 1994-12-27 2001-05-21 日本鋼管株式会社 電圧昇圧回路
US5587680A (en) * 1995-06-30 1996-12-24 Mts Systems Corporation Pulse generator with charge pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976605B2 (en) 2011-08-26 2015-03-10 SK Hynix Inc. High voltage generation circuit and semiconductor device including the same

Also Published As

Publication number Publication date
GB2296605B (en) 1999-06-23
GB9526040D0 (en) 1996-02-21
CN1131837A (zh) 1996-09-25
GB2296605A (en) 1996-07-03
CN1041584C (zh) 1999-01-06
KR960025705A (ko) 1996-07-20
US7078956B1 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
KR0149220B1 (ko) 챠지 펌프 회로
KR100246194B1 (ko) 고속동작 디 플립플롭
JPH09198887A (ja) 高電圧発生回路
WO1981002080A1 (en) Dynamic ratioless circuitry for random logic applications
US5705946A (en) Low power low voltage level shifter
US6803799B1 (en) Low power flip flop
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
EP0055073B1 (en) Improvements in or relating to electronic clock generators
US4068137A (en) Binary frequency divider
US10157645B2 (en) Booster circuit and non-volatile memory including the same
KR100208443B1 (ko) 네가티브 전압 구동회로
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
JPH05101685A (ja) 高電圧電荷ポンプ
KR100418719B1 (ko) 플래쉬 메모리 장치의 펌핑 회로
US5909151A (en) Ring oscillator circuit
US6630846B2 (en) Modified charge recycling differential logic
KR100349349B1 (ko) 승압 전압 발생기
KR100227075B1 (ko) 인버터 회로
KR100290472B1 (ko) 반도체 메모리 장치용 펄스 스위치 회로
KR100223281B1 (ko) 네가티브 챠지펌프 회로
KR100407989B1 (ko) 고전압 발생 회로
KR100596748B1 (ko) 다이내믹 시모스 로직
KR100483052B1 (ko) 위상지연회로
KR19990030380U (ko) 레벨 쉬프터
KR0167686B1 (ko) 반도체 메모리의 고전압 펌프회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee