JP2004192465A - 定電圧発生回路及びｐｌｌ回路 - Google Patents
定電圧発生回路及びｐｌｌ回路 Download PDFInfo
- Publication number
- JP2004192465A JP2004192465A JP2002361386A JP2002361386A JP2004192465A JP 2004192465 A JP2004192465 A JP 2004192465A JP 2002361386 A JP2002361386 A JP 2002361386A JP 2002361386 A JP2002361386 A JP 2002361386A JP 2004192465 A JP2004192465 A JP 2004192465A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- generation circuit
- voltage generation
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】回路動作の立ち上がり時間の高速化のために、特別な回路を使用せずとも基準電圧の立ち上がり時間の高速化と安定した基準電圧を比較的簡素な回路構成で実現すること。
【解決手段】バンドギャップリファレンス回路１で発生させた基準電圧と、抵抗分圧電圧発生回路２によって発生させた基準電圧を、タイマー３の出力信号を用いてスイッチ回路４のＣＭＯＳスイッチＳＷ１、ＳＷ２を切り換えることにより、いずれかの基準電圧をＶＲＥＦ端子に出力させる。ＣＭＯＳスイッチＳＷ１、ＳＷ２は、抵抗分圧電圧発生回路２により発生した電圧またはバンドギャップリファレンス回路１により発生した電圧のどちらか一方の電圧を選択するものである。タイマー３は、スイッチ回路４のスイッチＳＷ１、ＳＷ２を制御するものである。
【選択図】 図１
【解決手段】バンドギャップリファレンス回路１で発生させた基準電圧と、抵抗分圧電圧発生回路２によって発生させた基準電圧を、タイマー３の出力信号を用いてスイッチ回路４のＣＭＯＳスイッチＳＷ１、ＳＷ２を切り換えることにより、いずれかの基準電圧をＶＲＥＦ端子に出力させる。ＣＭＯＳスイッチＳＷ１、ＳＷ２は、抵抗分圧電圧発生回路２により発生した電圧またはバンドギャップリファレンス回路１により発生した電圧のどちらか一方の電圧を選択するものである。タイマー３は、スイッチ回路４のスイッチＳＷ１、ＳＷ２を制御するものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、定電圧発生回路及びＰＬＬ回路に関し、より詳細には、切り換え機能を持有する定電圧発生回路と、この定電圧発生回路を用いたＰＬＬ回路に関する。
【０００２】
【従来の技術】
従来から定電圧発生回路としては、バイポーラトランジスタのバンドギャップ電圧を用いた定電圧発生回路が用いられている。ただ、その立ち上がり時間を早めるために、そのバンドギャップ電圧発生回路内に特別な回路を追加して対応している（例えば、特許文献１，２参照）。
【０００３】
また、定電圧発生回路として抵抗分割を用いた回路も存在するが、電源電圧に大きく依存するため、現在では定電圧発生回路としてはあまり用いられていない。
【０００４】
ＰＬＬ回路、特に近年の移動体通信用途のＰＬＬシンセサイザに関しては、非ロック状態からロック状態への引き込み時間の高速化が求められており、そのためさまざまな方式が採られている（例えば、特許文献３，４参照）。
【０００５】
今日のＰＬＬ回路では、チャージポンプは電流出力型のタイプを使用することが多いが、この時、電流の供給源としては、定電圧発生回路で発生させた電圧を電圧電流変換させたものを使用することが一般的である。この定電圧発生回路には、通常バンドギャップ電圧発生回路を使用する。その理由としては、チャージポンプの出力電流値は、ＰＬＬ回路のロック状態での安定性を左右するからである。抵抗分割による定電圧発生回路では、チャージポンプ出力電流値が電源電圧の変動量の影響をそのまま受けてしまうため（例えば、電源電圧が１０％変動するとチャージポンプ出力電流値も同じく１０％変動する）、ＰＬＬ回路のロック状態においてこの回路を使用することはできない。
【０００６】
このため、ＰＬＬ回路の引き込み時間の高速化には、定電圧発生回路の立ち上がり時間の高速化も必須になる。
【０００７】
【特許文献１】
特開平１２−０７５９４７号公報（段落番号［００１８］及び図１）
【０００８】
【特許文献２】
特開平５−２０４４８０号公報（段落番号［０００５］及び図１）
【０００９】
【特許文献３】
特開平１０−３３６０２６号公報（段落番号［００２３］〜［００３２］及び図１）
【００１０】
【特許文献４】
特開平１０−３２７０７０号公報（段落番号［００１３］〜［００１８］及び図１）
【００１１】
【発明が解決しようとしている課題】
しかしながら、今日の半導体集積回路は、回路規模が大きくなり、１つの集積回路に上述した定電圧発生回路を基準電圧源として動作する回路が多く含まれる。したがって、この定電圧発生回路の特性が回路の特性に大きく関与することとなる。
【００１２】
その中でも、上述した定電圧発生回路の生成する基準電圧の立ち上がり時間は、特に引き込み時間の高速化を目標とするＰＬＬ回路に対して影響を与え、基準電圧源としてバンドギャップ電圧発生回路を使用する場合、立ち上がり時間の高速化のためには、上述した特許文献１，２のような特殊な回路構成にする必要があり、簡単な構成のバンドギャップ電圧発生回路が使用できないという問題がある。
【００１３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、回路動作の立ち上がり時間の高速化のために、特別な回路を使用せずとも基準電圧の立ち上がり時間の高速化と安定した基準電圧を比較的簡素な回路構成で実現するようにした定電圧発生回路及びＰＬＬ回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、抵抗分割によって所定の電圧を発生させる抵抗分圧電圧発生回路と、バンドギャップによって所定の電圧を発生させるバンドギャップリファレンス回路と、前記抵抗分圧電圧発生回路により発生した電圧または前記バンドギャップリファレンス回路により発生した電圧のどちらか一方の電圧を選択する選択手段と、電源投入時は、前記抵抗分圧電圧発生回路により発生した電圧を選択し、電源投入後は、前記バンドギャップリファレンス回路が所定の電圧を発生するようになったならば、前記抵抗分圧電圧発生回路により発生した電圧から前記バンドギャップリファレンス回路により発生した電圧に切り替えるように、前記選択手段を制御する制御手段とを備え、前記選択手段により選択された電圧を出力することを特徴とする。
【００１５】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記制御手段は、電源投入時から所定の時間が経過したことを検知し、その検知結果を出力するタイマーを有することを特徴とする。
【００１６】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記制御手段は、前記バンドギャップリファレンス回路により発生した電圧と基準となる所定の電圧とを比較し、前記バンドギャップリファレンス回路により発生した電圧が前記基準となる所定の電圧より大きくなったことを検知し、その検知結果を出力するコンパレータを有することを特徴とする。
【００１７】
また、請求項４に記載の発明は、請求項１，２又は３に記載の定電圧発生回路と、該定電圧発生回路により発生した電圧を電流に変換する電圧電流変換回路と、該電圧電流変換回路により変換された電流が供給されるチャージポンプ回路とを有することを特徴とするＰＬＬ回路である。
【００１８】
このように、本発明は、上述した課題を解決するために、電源投入当初には、抵抗分割によって所定の電圧を発生させる電圧発生回路で発生させた電圧を基準電圧として使用するようスイッチを設定し、電源投入時から所定の時間が経過したことを検知して出力するタイマーがその時間が経過したことを示す出力信号に基づいて、基準電圧を、抵抗分割によって発生させた電圧発生回路による電圧から、バンドギャップリファレンス回路により発生させた基準電圧に切り換えるようにしたものである。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の定電圧発生回路の一実施形態を示す図で、図中符号１はバンドギャップリファレンス回路、２は抵抗分圧電圧発生回路、３はタイマー（制御手段）、４はスイッチ回路（選択手段）を示している。
【００２０】
バンドギャップリファレンス回路１で発生させた基準電圧と、抵抗分圧電圧発生回路２によって発生させた基準電圧を、タイマー３の出力信号を用いてスイッチ回路４のＣＭＯＳスイッチＳＷ１、ＳＷ２を切り換えることにより、いずれかの基準電圧をＶＲＥＦ端子に出力させる回路である。
【００２１】
抵抗分圧電圧発生回路２は、抵抗分割によって所定の電圧を発生させるものである。バンドギャップリファレンス回路１は、バンドギャップによって所定の電圧を発生させるものである。ＣＭＯＳスイッチＳＷ１、ＳＷ２は、抵抗分圧電圧発生回路２により発生した電圧またはバンドギャップリファレンス回路１により発生した電圧のどちらか一方の電圧を選択するものである。
【００２２】
タイマー３は、電源投入時は、抵抗分圧電圧発生回路２により発生した電圧を選択し、電源投入後は、バンドギャップリファレンス回路１が所定の電圧を発生するようになったならば、抵抗分圧電圧発生回路２により発生した電圧からバンドギャップリファレンス回路１により発生した電圧に切り替えるように、スイッチＳＷ１、ＳＷ２を制御するものである。このように本発明の定電圧発生回路は、スイッチＳＷ１、ＳＷ２により選択された電圧を出力するように構成されている。
【００２３】
図２は、抵抗分割による電圧発生回路の実施の形態例を示す図である。
抵抗値Ｒ１、Ｒ２の値はＶｒｅｆ＝Ｖｃｃ＊（Ｒ１／Ｒ２）がバンドギャップリファレンス回路１より出力される電圧レベルに等しくなるように決定する。
【００２４】
図３は、本発明の基準電圧の高速立ち上げを使用した一例を示す図で、ＰＬＬ（Phase Locked Loop）回路の概略を示す図である。図中符号５は電圧電流変換回路、６はチャージポンプ、７は周波数位相比較器、８は分周器、９は電圧制御発振回路（ＶＣＯ）を示している。
【００２５】
以下、図３に示したＰＬＬ回路について説明する。
一般的には基準となる周波数をもつ入力信号Ｆｒｅｆが供給され、その入力信号Ｆｒｅｆと位相同期し、分周比倍の信号Ｆｖｃｏを生成する。周波数位相比較器７は入力信号Ｆｒｅｆの位相と、電圧制御発振回路９の出力信号Ｆｖｃｏを分周器８で分周した信号Ｆｄｉｖの位相を比較し、電圧制御発振回路９の周波数感度が正の場合、Ｆｒｅｆが進んでいる時にはその位相差に応じたパルス幅を有するパルス信号ＵＰが出力され、Ｆｄｉｖが進んでいる時にはパルス信号ＤＯＷＮがチャージポンプ６に出力される。
【００２６】
ここで周波数感度が正というのは、電圧制御発振回路９の入力電圧Ｖｉｎが大きくなればなるほど、その出力信号であるＦｖｃｏの周波数が高くなることを意味する。チャージポンプ６は、周波数位相比較器７から出力されるパルス信号に応じた電流量をループフィルタ１０に供給し、ＵＰ信号が出力される時、チャージポンプ６はループフィルタ１０に電荷を充電し、逆にＤＯＷＮ信号が出力させるときには電荷を放電させ、それぞれパルス幅に応じた電圧分だけＶｉｎを上下させる。この動作を繰り返し、最終的にＦｒｅｆ信号とＦｄｉｖ信号の周波数と位相が一致したところでロック状態となる。チャージポンプ６は、一定電流値をＵＰ信号またはＤＯＷＮ信号のパルス幅に応じてループフィルタ１０に充放電するが、その元となる電流は電圧電流変換回路５から供給される。
【００２７】
図４は、電圧電流変換回路の一例を示す図である。
図４に示したａ点の電位がＶｒｅｆと同じになるように働き、結果としてＶｒｅｆ／Ｒとなる電流Ｉに電圧電流変換が可能となる。図４は電圧電流変換回路５、図５はチャージポンプ６、図６は周波数位相比較器７の一例を示した図である。
【００２８】
チャージポンプ６の電流は、基準電圧ＶＲＥＦを電圧電流変換回路５で変換して供給されるため、基準電圧の立ち上がりが遅くなるとチャージポンプ６自身に供給される電流も影響をうけ、ロック状態になるまでの時間も長くなってしまう。
【００２９】
そこで、本発明を使用すると、バンドギャップリファレンス回路１の立ち上がり時は基準電圧源として一時的に抵抗分割による抵抗分圧発生回路２を使用することにより上述したような状態を回避できる。
【００３０】
図７は、ＰＬＬ回路の非ロック状態からロック状態への遷移、抵抗分割による定電圧発生回路とバンドギャップによる定電圧発生回路（バンドギャップリファレンス回路）から発生させた基準電圧の切り換えタイミング、およびそれら基準電圧の立ち上がり時間の関係を示す図である。
【００３１】
図７に示した上半分は縦軸周波数、横軸時間、下半分は縦軸電圧、横軸時間である。なお、各ノード名は図３のノードに対応する。ＰＬＬ回路はある時間をかけて非ロック状態からロック状態に遷移する。ロック状態では前述したようにバンドギャップリファレンス回路による基準電圧を使用しなければならないが、非ロック状態においては抵抗分割による電圧発生回路を使用し基準電圧の立ち上がりの高速化が可能である。そこで図７に示すタイミングで基準電圧源を切り換えることにより、抵抗分割による定電圧発生回路とバンドギャップリファレンス回路の長所のみを使用し、ＰＬＬ回路の引き込み時間の高速化が実現できる。
【００３２】
図８は、タイマーの一例を示す図である。
カウンタ１１は、ＣＭＯＳ論理回路で構成するのが一般的である。また、図８のタイマーの代わりに図９に示すようなコンパレータ１２を使用してスイッチの切り換えを行う手法もとれる。この場合ＣＯＭＰ＿ＲＥＦの値はバンドギャップ出力電圧に比べ少し低く設定する。図９ではＣＯＭＰ＿ＲＥＦ信号の生成に抵抗分割回路を図示してあるが、実施例は特にこの構成のみに限らない。
【００３３】
【発明の効果】
以上説明したように本発明によれば、本発明の定電圧発生回路は、電源投入時から所定の時間が経過したことを検知して出力するタイマーを用いて、基準電圧を抵抗分割によって所定の電圧を発生させる電圧発生回路の出力電圧から、バンドギャップを用いて所定の電圧を発生させる電圧発生回路の出力電圧に切り換えることにより、特別な回路を使用せずとも基準電圧の立ち上がり時間の高速化と安定した基準電圧を比較的簡素な回路構成で提供し、同時にこの基準電圧源を使用して動作する他の回路、特にＰＬＬ回路の立ち上がり時間の高速化も実現できる。
【図面の簡単な説明】
【図１】本発明の定電圧発生回路の一実施形態を示す図である。
【図２】抵抗分割による電圧発生回路の実施の形態例を示す図である。
【図３】本発明の基準電圧の高速立ち上げを使用した一例を示す図である。
【図４】電圧電流変換回路の一例を示す図である。
【図５】チャージポンプの一例を示す図である。
【図６】周波数位相比較器の一例を示す図である。
【図７】ＰＬＬ回路の非ロック状態からロック状態への遷移、抵抗分割による定電圧発生回路とバンドギャップによる定電圧発生回路から発生させた基準電圧の切り換えタイミング、およびそれら基準電圧の立ち上がり時間の関係を示す図である。
【図８】タイマーの一例を示す図である。
【図９】図８のタイマーの代わりにコンパレータを使用した例を示す図である。
【符号の説明】
１ バンドギャップリファレンス回路
２ 抵抗分圧電圧発生回路
３ タイマー
４ スイッチ回路
５ 電圧電流変換回路
６ チャージポンプ
７ 周波数位相比較器
８ 分周器
９ 電圧制御発振回路（ＶＣＯ）
１０ ループフィルタ
１１ カウンタ
１２ コンパレータ
【発明の属する技術分野】
本発明は、定電圧発生回路及びＰＬＬ回路に関し、より詳細には、切り換え機能を持有する定電圧発生回路と、この定電圧発生回路を用いたＰＬＬ回路に関する。
【０００２】
【従来の技術】
従来から定電圧発生回路としては、バイポーラトランジスタのバンドギャップ電圧を用いた定電圧発生回路が用いられている。ただ、その立ち上がり時間を早めるために、そのバンドギャップ電圧発生回路内に特別な回路を追加して対応している（例えば、特許文献１，２参照）。
【０００３】
また、定電圧発生回路として抵抗分割を用いた回路も存在するが、電源電圧に大きく依存するため、現在では定電圧発生回路としてはあまり用いられていない。
【０００４】
ＰＬＬ回路、特に近年の移動体通信用途のＰＬＬシンセサイザに関しては、非ロック状態からロック状態への引き込み時間の高速化が求められており、そのためさまざまな方式が採られている（例えば、特許文献３，４参照）。
【０００５】
今日のＰＬＬ回路では、チャージポンプは電流出力型のタイプを使用することが多いが、この時、電流の供給源としては、定電圧発生回路で発生させた電圧を電圧電流変換させたものを使用することが一般的である。この定電圧発生回路には、通常バンドギャップ電圧発生回路を使用する。その理由としては、チャージポンプの出力電流値は、ＰＬＬ回路のロック状態での安定性を左右するからである。抵抗分割による定電圧発生回路では、チャージポンプ出力電流値が電源電圧の変動量の影響をそのまま受けてしまうため（例えば、電源電圧が１０％変動するとチャージポンプ出力電流値も同じく１０％変動する）、ＰＬＬ回路のロック状態においてこの回路を使用することはできない。
【０００６】
このため、ＰＬＬ回路の引き込み時間の高速化には、定電圧発生回路の立ち上がり時間の高速化も必須になる。
【０００７】
【特許文献１】
特開平１２−０７５９４７号公報（段落番号［００１８］及び図１）
【０００８】
【特許文献２】
特開平５−２０４４８０号公報（段落番号［０００５］及び図１）
【０００９】
【特許文献３】
特開平１０−３３６０２６号公報（段落番号［００２３］〜［００３２］及び図１）
【００１０】
【特許文献４】
特開平１０−３２７０７０号公報（段落番号［００１３］〜［００１８］及び図１）
【００１１】
【発明が解決しようとしている課題】
しかしながら、今日の半導体集積回路は、回路規模が大きくなり、１つの集積回路に上述した定電圧発生回路を基準電圧源として動作する回路が多く含まれる。したがって、この定電圧発生回路の特性が回路の特性に大きく関与することとなる。
【００１２】
その中でも、上述した定電圧発生回路の生成する基準電圧の立ち上がり時間は、特に引き込み時間の高速化を目標とするＰＬＬ回路に対して影響を与え、基準電圧源としてバンドギャップ電圧発生回路を使用する場合、立ち上がり時間の高速化のためには、上述した特許文献１，２のような特殊な回路構成にする必要があり、簡単な構成のバンドギャップ電圧発生回路が使用できないという問題がある。
【００１３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、回路動作の立ち上がり時間の高速化のために、特別な回路を使用せずとも基準電圧の立ち上がり時間の高速化と安定した基準電圧を比較的簡素な回路構成で実現するようにした定電圧発生回路及びＰＬＬ回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、抵抗分割によって所定の電圧を発生させる抵抗分圧電圧発生回路と、バンドギャップによって所定の電圧を発生させるバンドギャップリファレンス回路と、前記抵抗分圧電圧発生回路により発生した電圧または前記バンドギャップリファレンス回路により発生した電圧のどちらか一方の電圧を選択する選択手段と、電源投入時は、前記抵抗分圧電圧発生回路により発生した電圧を選択し、電源投入後は、前記バンドギャップリファレンス回路が所定の電圧を発生するようになったならば、前記抵抗分圧電圧発生回路により発生した電圧から前記バンドギャップリファレンス回路により発生した電圧に切り替えるように、前記選択手段を制御する制御手段とを備え、前記選択手段により選択された電圧を出力することを特徴とする。
【００１５】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記制御手段は、電源投入時から所定の時間が経過したことを検知し、その検知結果を出力するタイマーを有することを特徴とする。
【００１６】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記制御手段は、前記バンドギャップリファレンス回路により発生した電圧と基準となる所定の電圧とを比較し、前記バンドギャップリファレンス回路により発生した電圧が前記基準となる所定の電圧より大きくなったことを検知し、その検知結果を出力するコンパレータを有することを特徴とする。
【００１７】
また、請求項４に記載の発明は、請求項１，２又は３に記載の定電圧発生回路と、該定電圧発生回路により発生した電圧を電流に変換する電圧電流変換回路と、該電圧電流変換回路により変換された電流が供給されるチャージポンプ回路とを有することを特徴とするＰＬＬ回路である。
【００１８】
このように、本発明は、上述した課題を解決するために、電源投入当初には、抵抗分割によって所定の電圧を発生させる電圧発生回路で発生させた電圧を基準電圧として使用するようスイッチを設定し、電源投入時から所定の時間が経過したことを検知して出力するタイマーがその時間が経過したことを示す出力信号に基づいて、基準電圧を、抵抗分割によって発生させた電圧発生回路による電圧から、バンドギャップリファレンス回路により発生させた基準電圧に切り換えるようにしたものである。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の定電圧発生回路の一実施形態を示す図で、図中符号１はバンドギャップリファレンス回路、２は抵抗分圧電圧発生回路、３はタイマー（制御手段）、４はスイッチ回路（選択手段）を示している。
【００２０】
バンドギャップリファレンス回路１で発生させた基準電圧と、抵抗分圧電圧発生回路２によって発生させた基準電圧を、タイマー３の出力信号を用いてスイッチ回路４のＣＭＯＳスイッチＳＷ１、ＳＷ２を切り換えることにより、いずれかの基準電圧をＶＲＥＦ端子に出力させる回路である。
【００２１】
抵抗分圧電圧発生回路２は、抵抗分割によって所定の電圧を発生させるものである。バンドギャップリファレンス回路１は、バンドギャップによって所定の電圧を発生させるものである。ＣＭＯＳスイッチＳＷ１、ＳＷ２は、抵抗分圧電圧発生回路２により発生した電圧またはバンドギャップリファレンス回路１により発生した電圧のどちらか一方の電圧を選択するものである。
【００２２】
タイマー３は、電源投入時は、抵抗分圧電圧発生回路２により発生した電圧を選択し、電源投入後は、バンドギャップリファレンス回路１が所定の電圧を発生するようになったならば、抵抗分圧電圧発生回路２により発生した電圧からバンドギャップリファレンス回路１により発生した電圧に切り替えるように、スイッチＳＷ１、ＳＷ２を制御するものである。このように本発明の定電圧発生回路は、スイッチＳＷ１、ＳＷ２により選択された電圧を出力するように構成されている。
【００２３】
図２は、抵抗分割による電圧発生回路の実施の形態例を示す図である。
抵抗値Ｒ１、Ｒ２の値はＶｒｅｆ＝Ｖｃｃ＊（Ｒ１／Ｒ２）がバンドギャップリファレンス回路１より出力される電圧レベルに等しくなるように決定する。
【００２４】
図３は、本発明の基準電圧の高速立ち上げを使用した一例を示す図で、ＰＬＬ（Phase Locked Loop）回路の概略を示す図である。図中符号５は電圧電流変換回路、６はチャージポンプ、７は周波数位相比較器、８は分周器、９は電圧制御発振回路（ＶＣＯ）を示している。
【００２５】
以下、図３に示したＰＬＬ回路について説明する。
一般的には基準となる周波数をもつ入力信号Ｆｒｅｆが供給され、その入力信号Ｆｒｅｆと位相同期し、分周比倍の信号Ｆｖｃｏを生成する。周波数位相比較器７は入力信号Ｆｒｅｆの位相と、電圧制御発振回路９の出力信号Ｆｖｃｏを分周器８で分周した信号Ｆｄｉｖの位相を比較し、電圧制御発振回路９の周波数感度が正の場合、Ｆｒｅｆが進んでいる時にはその位相差に応じたパルス幅を有するパルス信号ＵＰが出力され、Ｆｄｉｖが進んでいる時にはパルス信号ＤＯＷＮがチャージポンプ６に出力される。
【００２６】
ここで周波数感度が正というのは、電圧制御発振回路９の入力電圧Ｖｉｎが大きくなればなるほど、その出力信号であるＦｖｃｏの周波数が高くなることを意味する。チャージポンプ６は、周波数位相比較器７から出力されるパルス信号に応じた電流量をループフィルタ１０に供給し、ＵＰ信号が出力される時、チャージポンプ６はループフィルタ１０に電荷を充電し、逆にＤＯＷＮ信号が出力させるときには電荷を放電させ、それぞれパルス幅に応じた電圧分だけＶｉｎを上下させる。この動作を繰り返し、最終的にＦｒｅｆ信号とＦｄｉｖ信号の周波数と位相が一致したところでロック状態となる。チャージポンプ６は、一定電流値をＵＰ信号またはＤＯＷＮ信号のパルス幅に応じてループフィルタ１０に充放電するが、その元となる電流は電圧電流変換回路５から供給される。
【００２７】
図４は、電圧電流変換回路の一例を示す図である。
図４に示したａ点の電位がＶｒｅｆと同じになるように働き、結果としてＶｒｅｆ／Ｒとなる電流Ｉに電圧電流変換が可能となる。図４は電圧電流変換回路５、図５はチャージポンプ６、図６は周波数位相比較器７の一例を示した図である。
【００２８】
チャージポンプ６の電流は、基準電圧ＶＲＥＦを電圧電流変換回路５で変換して供給されるため、基準電圧の立ち上がりが遅くなるとチャージポンプ６自身に供給される電流も影響をうけ、ロック状態になるまでの時間も長くなってしまう。
【００２９】
そこで、本発明を使用すると、バンドギャップリファレンス回路１の立ち上がり時は基準電圧源として一時的に抵抗分割による抵抗分圧発生回路２を使用することにより上述したような状態を回避できる。
【００３０】
図７は、ＰＬＬ回路の非ロック状態からロック状態への遷移、抵抗分割による定電圧発生回路とバンドギャップによる定電圧発生回路（バンドギャップリファレンス回路）から発生させた基準電圧の切り換えタイミング、およびそれら基準電圧の立ち上がり時間の関係を示す図である。
【００３１】
図７に示した上半分は縦軸周波数、横軸時間、下半分は縦軸電圧、横軸時間である。なお、各ノード名は図３のノードに対応する。ＰＬＬ回路はある時間をかけて非ロック状態からロック状態に遷移する。ロック状態では前述したようにバンドギャップリファレンス回路による基準電圧を使用しなければならないが、非ロック状態においては抵抗分割による電圧発生回路を使用し基準電圧の立ち上がりの高速化が可能である。そこで図７に示すタイミングで基準電圧源を切り換えることにより、抵抗分割による定電圧発生回路とバンドギャップリファレンス回路の長所のみを使用し、ＰＬＬ回路の引き込み時間の高速化が実現できる。
【００３２】
図８は、タイマーの一例を示す図である。
カウンタ１１は、ＣＭＯＳ論理回路で構成するのが一般的である。また、図８のタイマーの代わりに図９に示すようなコンパレータ１２を使用してスイッチの切り換えを行う手法もとれる。この場合ＣＯＭＰ＿ＲＥＦの値はバンドギャップ出力電圧に比べ少し低く設定する。図９ではＣＯＭＰ＿ＲＥＦ信号の生成に抵抗分割回路を図示してあるが、実施例は特にこの構成のみに限らない。
【００３３】
【発明の効果】
以上説明したように本発明によれば、本発明の定電圧発生回路は、電源投入時から所定の時間が経過したことを検知して出力するタイマーを用いて、基準電圧を抵抗分割によって所定の電圧を発生させる電圧発生回路の出力電圧から、バンドギャップを用いて所定の電圧を発生させる電圧発生回路の出力電圧に切り換えることにより、特別な回路を使用せずとも基準電圧の立ち上がり時間の高速化と安定した基準電圧を比較的簡素な回路構成で提供し、同時にこの基準電圧源を使用して動作する他の回路、特にＰＬＬ回路の立ち上がり時間の高速化も実現できる。
【図面の簡単な説明】
【図１】本発明の定電圧発生回路の一実施形態を示す図である。
【図２】抵抗分割による電圧発生回路の実施の形態例を示す図である。
【図３】本発明の基準電圧の高速立ち上げを使用した一例を示す図である。
【図４】電圧電流変換回路の一例を示す図である。
【図５】チャージポンプの一例を示す図である。
【図６】周波数位相比較器の一例を示す図である。
【図７】ＰＬＬ回路の非ロック状態からロック状態への遷移、抵抗分割による定電圧発生回路とバンドギャップによる定電圧発生回路から発生させた基準電圧の切り換えタイミング、およびそれら基準電圧の立ち上がり時間の関係を示す図である。
【図８】タイマーの一例を示す図である。
【図９】図８のタイマーの代わりにコンパレータを使用した例を示す図である。
【符号の説明】
１ バンドギャップリファレンス回路
２ 抵抗分圧電圧発生回路
３ タイマー
４ スイッチ回路
５ 電圧電流変換回路
６ チャージポンプ
７ 周波数位相比較器
８ 分周器
９ 電圧制御発振回路（ＶＣＯ）
１０ ループフィルタ
１１ カウンタ
１２ コンパレータ
Claims (4)
- 抵抗分割によって所定の電圧を発生させる抵抗分圧電圧発生回路と、
バンドギャップによって所定の電圧を発生させるバンドギャップリファレンス回路と、
前記抵抗分圧電圧発生回路により発生した電圧または前記バンドギャップリファレンス回路により発生した電圧のどちらか一方の電圧を選択する選択手段と、
電源投入時は、前記抵抗分圧電圧発生回路により発生した電圧を選択し、電源投入後は、前記バンドギャップリファレンス回路が所定の電圧を発生するようになったならば、前記抵抗分圧電圧発生回路により発生した電圧から前記バンドギャップリファレンス回路により発生した電圧に切り替えるように、前記選択手段を制御する制御手段とを備え、
前記選択手段により選択された電圧を出力することを特徴とする定電圧発生回路。 - 前記制御手段は、電源投入時から所定の時間が経過したことを検知し、その検知結果を出力するタイマーを有することを特徴とする請求項１に記載の定電圧発生回路。
- 前記制御手段は、前記バンドギャップリファレンス回路により発生した電圧と基準となる所定の電圧とを比較し、前記バンドギャップリファレンス回路により発生した電圧が前記基準となる所定の電圧より大きくなったことを検知し、その検知結果を出力するコンパレータを有することを特徴とする請求項１に記載の定電圧発生回路。
- 請求項１，２又は３に記載の定電圧発生回路と、該定電圧発生回路により発生した電圧を電流に変換する電圧電流変換回路と、該電圧電流変換回路により変換された電流が供給されるチャージポンプ回路とを有することを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361386A JP4219669B2 (ja) | 2002-12-12 | 2002-12-12 | 定電圧発生回路及びｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361386A JP4219669B2 (ja) | 2002-12-12 | 2002-12-12 | 定電圧発生回路及びｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004192465A true JP2004192465A (ja) | 2004-07-08 |
| JP4219669B2 JP4219669B2 (ja) | 2009-02-04 |
Family
ID=32760169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361386A Expired - Fee Related JP4219669B2 (ja) | 2002-12-12 | 2002-12-12 | 定電圧発生回路及びｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4219669B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157702A (ja) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | 基準電源装置及び制御装置 |
| JP2013045213A (ja) * | 2011-08-23 | 2013-03-04 | Hitachi Vehicle Energy Ltd | バンドギャップ基準電圧装置 |
| KR101387235B1 (ko) | 2012-03-20 | 2014-04-21 | 삼성전기주식회사 | 정전압 생성회로 및 정전압 생성 방법 |
| KR101629180B1 (ko) * | 2014-12-05 | 2016-06-13 | 현대오트론 주식회사 | Bgr의 오류 검출이 가능한 전원 관리 시스템 및 그 방법 |
| CN108495419A (zh) * | 2018-04-28 | 2018-09-04 | 深圳市晟碟半导体有限公司 | 一种降低谐波失真的led调光电路、调光装置及调光方法 |
-
2002
- 2002-12-12 JP JP2002361386A patent/JP4219669B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157702A (ja) * | 2007-12-27 | 2009-07-16 | Mitsubishi Electric Corp | 基準電源装置及び制御装置 |
| JP2013045213A (ja) * | 2011-08-23 | 2013-03-04 | Hitachi Vehicle Energy Ltd | バンドギャップ基準電圧装置 |
| KR101387235B1 (ko) | 2012-03-20 | 2014-04-21 | 삼성전기주식회사 | 정전압 생성회로 및 정전압 생성 방법 |
| US9152162B2 (en) | 2012-03-20 | 2015-10-06 | Samsung Electro-Mechanics Co., Ltd. | Constant voltage generating circuit and constant voltage generating method for generating a constant voltage with respect to a variable power supply voltage without using a regulator |
| KR101629180B1 (ko) * | 2014-12-05 | 2016-06-13 | 현대오트론 주식회사 | Bgr의 오류 검출이 가능한 전원 관리 시스템 및 그 방법 |
| CN108495419A (zh) * | 2018-04-28 | 2018-09-04 | 深圳市晟碟半导体有限公司 | 一种降低谐波失真的led调光电路、调光装置及调光方法 |
| CN108495419B (zh) * | 2018-04-28 | 2024-05-14 | 深圳市晟碟半导体有限公司 | 降低谐波失真的led调光电路、调光装置及调光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4219669B2 (ja) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001724B1 (ko) | 위상동기회로 | |
| KR100337998B1 (ko) | 위상동기루프회로 | |
| US20100214031A1 (en) | Spectrum spread clock generation device | |
| JP4623678B2 (ja) | Ｐｌｌ回路 | |
| JP3119205B2 (ja) | Ｐｌｌ回路 | |
| JPH1070458A (ja) | 自動ロック回路 | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| JP2011259331A (ja) | Ｐｌｌ回路 | |
| JP3609658B2 (ja) | Ｐｌｌ回路 | |
| JP4219669B2 (ja) | 定電圧発生回路及びｐｌｌ回路 | |
| US6937028B2 (en) | Resistor value detection circuit | |
| JP3758186B2 (ja) | Ｐｌｌ回路 | |
| JP4103604B2 (ja) | 半導体集積回路 | |
| TW202137710A (zh) | 振盪電路及自我啟動控制電路 | |
| JP2008109452A (ja) | Ｐｌｌ回路 | |
| JP4066500B2 (ja) | Ｐｌｌ回路 | |
| JP2002305445A (ja) | Ｐｌｌ回路 | |
| JP4876980B2 (ja) | クロック発生装置 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH09172371A (ja) | Ｐｌｌ回路に設けたチャージポンプの制御方法及びｐｌｌ回路 | |
| JP5223823B2 (ja) | Ｐｌｌ回路 | |
| JP2003289248A (ja) | Ｐｌｌ回路 | |
| JP2000049602A (ja) | フェーズ・ロックド・ループ回路 | |
| JP2004187199A (ja) | 位相同期回路 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081017 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |