JP3128315B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP3128315B2 JP3128315B2 JP04077293A JP7729392A JP3128315B2 JP 3128315 B2 JP3128315 B2 JP 3128315B2 JP 04077293 A JP04077293 A JP 04077293A JP 7729392 A JP7729392 A JP 7729392A JP 3128315 B2 JP3128315 B2 JP 3128315B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、不平衡入力型の差動増
幅回路に係り、特に、高周波増幅回路やミキサ回路に好
適な差動増幅回路に関する。
幅回路に係り、特に、高周波増幅回路やミキサ回路に好
適な差動増幅回路に関する。
【０００２】
【従来の技術】図４は不平衡入力型の従来の差動増幅回
路の構成を示す回路図である。同図において、トランジ
スタＱ1 ，Ｑ2 のエミッタが相互に接続されている。エ
ミッタの相互接続点は定電流源Ｉ1 を介して電圧基準点
としての接地ラインＧに接続されている。これらのトラ
ンジスタＱ1 ，Ｑ2 のコレクタはそれぞれ負荷としての
抵抗器（以下、単に抵抗と言う）Ｒ3 ，Ｒ4 を介して電
源ラインＤに接続されている。また、直流電源Ｖ1 の陰
極が接地ラインＧに接続され、その陽極が抵抗Ｒ1 を介
してトランジスタＱ1 のベースに接続されると共に、抵
抗Ｒ2 を介してトランジスタＱ2 のベースに接続されて
いる。さらに、トランジスタＱ2 のベースと接地ライン
Ｇとの間にコンデンサＣ1 が接続されている。そして、
トランジスタＱ1 のベースは入力端子１に、トランジス
タＱ1 のコレクタは出力端子２に、トランジスタＱ2 の
コレクタは出力端子３にそれぞれ接続されている。
路の構成を示す回路図である。同図において、トランジ
スタＱ1 ，Ｑ2 のエミッタが相互に接続されている。エ
ミッタの相互接続点は定電流源Ｉ1 を介して電圧基準点
としての接地ラインＧに接続されている。これらのトラ
ンジスタＱ1 ，Ｑ2 のコレクタはそれぞれ負荷としての
抵抗器（以下、単に抵抗と言う）Ｒ3 ，Ｒ4 を介して電
源ラインＤに接続されている。また、直流電源Ｖ1 の陰
極が接地ラインＧに接続され、その陽極が抵抗Ｒ1 を介
してトランジスタＱ1 のベースに接続されると共に、抵
抗Ｒ2 を介してトランジスタＱ2 のベースに接続されて
いる。さらに、トランジスタＱ2 のベースと接地ライン
Ｇとの間にコンデンサＣ1 が接続されている。そして、
トランジスタＱ1 のベースは入力端子１に、トランジス
タＱ1 のコレクタは出力端子２に、トランジスタＱ2 の
コレクタは出力端子３にそれぞれ接続されている。
【０００３】ここで、直流電源Ｖ1 は抵抗Ｒ1 ，Ｒ2 を
介してトランジスタＱ1 ，Ｑ2 にそれぞれベース電流を
供給する。定電流源Ｉ1 はトランジスタＱ1 ，Ｑ2 のコ
レクタ電流の和が常に一定になるように、いわゆる、バ
イアス電流を流す。コンデンサＣ1 はトランジスタＱ2
のベースを流れる交流電流に対してバイパスの役目をす
る。この結果、入力端子１に交流信号を加えると、出力
端子２，３間に増幅された交流信号が得られる。
介してトランジスタＱ1 ，Ｑ2 にそれぞれベース電流を
供給する。定電流源Ｉ1 はトランジスタＱ1 ，Ｑ2 のコ
レクタ電流の和が常に一定になるように、いわゆる、バ
イアス電流を流す。コンデンサＣ1 はトランジスタＱ2
のベースを流れる交流電流に対してバイパスの役目をす
る。この結果、入力端子１に交流信号を加えると、出力
端子２，３間に増幅された交流信号が得られる。
【０００４】
【発明が解決しようとする課題】上述した従来の差動増
幅回路にあっては、入力信号周波数の増大に応じて直流
オフセット電圧が増大するという問題がある。以下、こ
の理由を詳しく説明する。
幅回路にあっては、入力信号周波数の増大に応じて直流
オフセット電圧が増大するという問題がある。以下、こ
の理由を詳しく説明する。
【０００５】いま、トランジスタＱ1 ，Ｑ2 のエミッタ
を相互に接続した相互接続点Ａと接地ラインＧとの間に
存在する寄生容量をＣ2 とする。この差動増幅回路は不
平衡型であるため、入力端子１に加えられる入力信号レ
ベルがトランジスタＱ1 のベース・エミッタ間抵抗と、
トランジスタＱ2 のベース・エミッタ間抵抗とで分圧さ
れ、相互接合点Ａには入力信号の約１／２の電圧が発生
する。このとき、寄生容量Ｃ2 は相互接続点Ａに発生す
る電圧によって充放電を繰返す。すなわち、相互接続点
Ａの電圧上昇に応じて寄生容量Ｃ2 の充電が行われ、逆
に、相互接続点Ａの電圧降下に応じて寄生容量Ｃ2 の放
電が行われる。
を相互に接続した相互接続点Ａと接地ラインＧとの間に
存在する寄生容量をＣ2 とする。この差動増幅回路は不
平衡型であるため、入力端子１に加えられる入力信号レ
ベルがトランジスタＱ1 のベース・エミッタ間抵抗と、
トランジスタＱ2 のベース・エミッタ間抵抗とで分圧さ
れ、相互接合点Ａには入力信号の約１／２の電圧が発生
する。このとき、寄生容量Ｃ2 は相互接続点Ａに発生す
る電圧によって充放電を繰返す。すなわち、相互接続点
Ａの電圧上昇に応じて寄生容量Ｃ2 の充電が行われ、逆
に、相互接続点Ａの電圧降下に応じて寄生容量Ｃ2 の放
電が行われる。
【０００６】しかるに、寄生容量Ｃ2 が充電される場合
の充電々流は、トランジスタＱ1 から十分に供給される
ために相互接合点Ａの電圧は迅速に上昇するが、寄生容
量Ｃ2 が放電する場合の放電電流は、定電流源Ｉ1 によ
って制限されるために相互接合点Ａの電圧は緩慢に降下
する。
の充電々流は、トランジスタＱ1 から十分に供給される
ために相互接合点Ａの電圧は迅速に上昇するが、寄生容
量Ｃ2 が放電する場合の放電電流は、定電流源Ｉ1 によ
って制限されるために相互接合点Ａの電圧は緩慢に降下
する。
【０００７】図５はこの関係を示したもので、寄生容量
Ｃ2 の影響が現れない周波数においては、入力信号の変
化に応じて相互接続点Ａの電圧は破線のように正弦波状
に変化する。しかし、寄生容量Ｃ2 の影響が無視できな
い周波数においては、実線に示したように、電圧降下が
緩慢となり、最低レベルに到達する途中から充電動作に
移る。
Ｃ2 の影響が現れない周波数においては、入力信号の変
化に応じて相互接続点Ａの電圧は破線のように正弦波状
に変化する。しかし、寄生容量Ｃ2 の影響が無視できな
い周波数においては、実線に示したように、電圧降下が
緩慢となり、最低レベルに到達する途中から充電動作に
移る。
【０００８】相互接続点Ａの電圧が図５の実線のように
変化したとすれば、この相互接続点Ａの平均直流レベル
が上昇し、トランジスタＱ2 のベース・エミッタ間電圧
は減少する。また、ベース・エミッタ間電圧の減少によ
り、トランジスタＱ2 のコレクタ電流も減少する。この
結果、出力端子２，３間に直流オフセット電圧が発生す
る。この直流オフセット電圧は入力信号レベルが増大す
る程、大きくなる。
変化したとすれば、この相互接続点Ａの平均直流レベル
が上昇し、トランジスタＱ2 のベース・エミッタ間電圧
は減少する。また、ベース・エミッタ間電圧の減少によ
り、トランジスタＱ2 のコレクタ電流も減少する。この
結果、出力端子２，３間に直流オフセット電圧が発生す
る。この直流オフセット電圧は入力信号レベルが増大す
る程、大きくなる。
【０００９】かくして、図４に示した従来の不平衡型の
差動増幅回路にあっては、高周波で使用した場合、入力
信号レベルが増大するほど直流オフセット電圧が増大す
るという問題があった。
差動増幅回路にあっては、高周波で使用した場合、入力
信号レベルが増大するほど直流オフセット電圧が増大す
るという問題があった。
【００１０】なお、この直流オフセット電圧を減少させ
るには、定電流源Ｉ1 によるバイアス電流を増加させる
という方法があるが、この方法を採用した場合、抵抗Ｒ
3 ，Ｒ4 等での消費電力が増大するという新たな問題が
発生する。
るには、定電流源Ｉ1 によるバイアス電流を増加させる
という方法があるが、この方法を採用した場合、抵抗Ｒ
3 ，Ｒ4 等での消費電力が増大するという新たな問題が
発生する。
【００１１】本発明は上記の問題点を解決するためにな
されたもので、寄生容量が影響する周波数に対して、入
力信号レベルが増大しても直流オフセット電圧の発生を
確実に抑えることのできる差動増幅回路を得ることを目
的とする。
されたもので、寄生容量が影響する周波数に対して、入
力信号レベルが増大しても直流オフセット電圧の発生を
確実に抑えることのできる差動増幅回路を得ることを目
的とする。
【００１２】
【課題を解決するための手段】本発明は、第１および第
２のトランジスタの各エミッタが相互に接続されると共
に、相互接続点が第１の抵抗器を介して電圧基準点に接
続された差動増幅部と、第１のトランジスタに対してベ
ースどうし、エミッタどうしがそれぞれ接続された第３
のトランジスタを有し、この第３のトランジスタのコレ
クタ・ベース間に第２の抵抗器を接続してベース電流を
供給すると共に、第３のトランジスタをカレントミラー
回路の入力側として定電流を流し、第１のトランジスタ
をカレントミラー回路の出力側として増幅電流を流す第
１の電流制御部と、第２のトランジスタに対してベース
どうし、エミッタどうしがそれぞれ接続された第４のト
ランジスタを有し、この第４のトランジスタのコレクタ
・ベース間を直接接続してベース電流を供給すると共
に、第４のトランジスタをカレントミラー回路の入力側
として定電流を流し、第２のトランジスタをカレントミ
ラー回路の出力側として増幅電流を流す第２の電流制御
部と、第３のトランジスタのコレクタと電圧基準点との
間に接続された第１のコンデンサと、第４のトランジス
タのコレクタと電圧基準点との間に接続された第２のコ
ンデンサとを備え、第１のトランジスタのベースに交流
信号を加え、第１および第２のトランジスタのコレクタ
相互間から出力信号を得るようにしている。
２のトランジスタの各エミッタが相互に接続されると共
に、相互接続点が第１の抵抗器を介して電圧基準点に接
続された差動増幅部と、第１のトランジスタに対してベ
ースどうし、エミッタどうしがそれぞれ接続された第３
のトランジスタを有し、この第３のトランジスタのコレ
クタ・ベース間に第２の抵抗器を接続してベース電流を
供給すると共に、第３のトランジスタをカレントミラー
回路の入力側として定電流を流し、第１のトランジスタ
をカレントミラー回路の出力側として増幅電流を流す第
１の電流制御部と、第２のトランジスタに対してベース
どうし、エミッタどうしがそれぞれ接続された第４のト
ランジスタを有し、この第４のトランジスタのコレクタ
・ベース間を直接接続してベース電流を供給すると共
に、第４のトランジスタをカレントミラー回路の入力側
として定電流を流し、第２のトランジスタをカレントミ
ラー回路の出力側として増幅電流を流す第２の電流制御
部と、第３のトランジスタのコレクタと電圧基準点との
間に接続された第１のコンデンサと、第４のトランジス
タのコレクタと電圧基準点との間に接続された第２のコ
ンデンサとを備え、第１のトランジスタのベースに交流
信号を加え、第１および第２のトランジスタのコレクタ
相互間から出力信号を得るようにしている。
【００１３】この場合、第４のトランジスタのコレクタ
・ベース間を直接接続する代わりに第３の抵抗器を介し
て接続し、かつ、第２のトランジスタのベースと電圧基
準点との間に第３のコンデンサを接続する構成にするこ
ともできる。
・ベース間を直接接続する代わりに第３の抵抗器を介し
て接続し、かつ、第２のトランジスタのベースと電圧基
準点との間に第３のコンデンサを接続する構成にするこ
ともできる。
【００１４】
【作用】この発明においては、差動増幅部を構成する第
１および第２のトランジスタを、それぞれカレントミラ
ー回路の出力側として動作させる第１および第２の電流
制御部を有し、これによって第１および第２のトランジ
スタのバイアス電流を安定化させ、かつ、カレントミラ
ー回路の入力側となる第３および第４のトランジスタの
各コレクタと電圧基準点との間をそれぞれ第１および第
２のコンデンサにより交流的に短絡せしめたので、寄生
容量が影響する周波数の入力信号レベルが増大しても直
流オフセット電圧の発生を確実に抑えることができる。
１および第２のトランジスタを、それぞれカレントミラ
ー回路の出力側として動作させる第１および第２の電流
制御部を有し、これによって第１および第２のトランジ
スタのバイアス電流を安定化させ、かつ、カレントミラ
ー回路の入力側となる第３および第４のトランジスタの
各コレクタと電圧基準点との間をそれぞれ第１および第
２のコンデンサにより交流的に短絡せしめたので、寄生
容量が影響する周波数の入力信号レベルが増大しても直
流オフセット電圧の発生を確実に抑えることができる。
【００１５】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図４と同一の符号を付したものは
それぞれ同一の要素を示す。
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図４と同一の符号を付したものは
それぞれ同一の要素を示す。
【００１６】ここでは、トランジスタＱ1 ，Ｑ2 のエミ
ッタを相互に接続した相互接続点が、抵抗Ｒ5 を介して
接地ラインＧに接続されている。これらのトランジスタ
Ｑ1，Ｑ2 のコレクタはそれぞれ負荷としての抵抗
Ｒ3 ，Ｒ4 を介して電源ラインＤに接続されている。こ
のうち、トランジスタＱ1 ，Ｑ2 、抵抗Ｒ5 が本発明の
差動増幅部に対応している。
ッタを相互に接続した相互接続点が、抵抗Ｒ5 を介して
接地ラインＧに接続されている。これらのトランジスタ
Ｑ1，Ｑ2 のコレクタはそれぞれ負荷としての抵抗
Ｒ3 ，Ｒ4 を介して電源ラインＤに接続されている。こ
のうち、トランジスタＱ1 ，Ｑ2 、抵抗Ｒ5 が本発明の
差動増幅部に対応している。
【００１７】また、トランジスタＱ1 に対してベースど
うし、エミッタどうしがそれぞれ接続されたトランジス
タＱ3 が設けられている。トランジスタＱ3 のコレクタ
・ベース間に抵抗Ｒ6 が接続され、さらに、このトラン
ジスタＱ3 のコレクタは定電流源Ｉ2 を介して電源ライ
ンＤに接続されている。このうち、トランジスタＱ3、
抵抗Ｒ6 および定電流源Ｉ2 が本発明の第１の電流制御
部に対応し、トランジスタＱ3 をカレントミラー回路の
入力側として定電流を流し、トランジスタＱ1をカレン
トミラー回路の出力側としてＮ倍の増幅電流を流すよう
になっている。
うし、エミッタどうしがそれぞれ接続されたトランジス
タＱ3 が設けられている。トランジスタＱ3 のコレクタ
・ベース間に抵抗Ｒ6 が接続され、さらに、このトラン
ジスタＱ3 のコレクタは定電流源Ｉ2 を介して電源ライ
ンＤに接続されている。このうち、トランジスタＱ3、
抵抗Ｒ6 および定電流源Ｉ2 が本発明の第１の電流制御
部に対応し、トランジスタＱ3 をカレントミラー回路の
入力側として定電流を流し、トランジスタＱ1をカレン
トミラー回路の出力側としてＮ倍の増幅電流を流すよう
になっている。
【００１８】また、トランジスタＱ2 に対してベースど
うし、エミッタどうしがそれぞれ接続されたトランジス
タＱ4 が設けられている。トランジスタＱ4 のコレクタ
・ベース間は直接接続され、さらに、このトランジスタ
Ｑ4 のコレクタは定電流源Ｉ3 を介して電源ラインＤに
接続されている。このうち、トランジスタＱ4 および定
電流源Ｉ3 が本発明の第２の電流制御部に対応し、トラ
ンジスタＱ4 をカレントミラー回路の入力側として定電
流を流し、トランジスタＱ2 をカレントミラー回路の出
力側としてＮ倍の増幅電流を流すようになっている。
うし、エミッタどうしがそれぞれ接続されたトランジス
タＱ4 が設けられている。トランジスタＱ4 のコレクタ
・ベース間は直接接続され、さらに、このトランジスタ
Ｑ4 のコレクタは定電流源Ｉ3 を介して電源ラインＤに
接続されている。このうち、トランジスタＱ4 および定
電流源Ｉ3 が本発明の第２の電流制御部に対応し、トラ
ンジスタＱ4 をカレントミラー回路の入力側として定電
流を流し、トランジスタＱ2 をカレントミラー回路の出
力側としてＮ倍の増幅電流を流すようになっている。
【００１９】一方、トランジスタＱ3 のコレクタと接地
ラインＧとの間にコンデンサＣ3 が、トランジスタＱ4
のコレクタと接地ラインＧとの間にコンデンサＣ4 がそ
れぞれ接続され、高周波のバイパスを形成している。ま
た、トランジスタＱ1 のベースは入力端子１に、トラン
ジスタＱ1 のコレクタは出力端子２に、トランジスタＱ
2 のコレクタは出力端子３にそれぞれ接続されている。
ラインＧとの間にコンデンサＣ3 が、トランジスタＱ4
のコレクタと接地ラインＧとの間にコンデンサＣ4 がそ
れぞれ接続され、高周波のバイパスを形成している。ま
た、トランジスタＱ1 のベースは入力端子１に、トラン
ジスタＱ1 のコレクタは出力端子２に、トランジスタＱ
2 のコレクタは出力端子３にそれぞれ接続されている。
【００２０】上記のように構成された本実施例の動作を
以下に説明する。定電流源Ｉ2 は抵抗Ｒ6 を介してトラ
ンジスタＱ1 ，Ｑ3 にベース電流を供給すると共に、ト
ランジスタＱ3 に所定のコレクタ電流を供給する。トラ
ンジスタＱ3 とＱ1 は直流的に見て１：Ｎ（Ｎは２以上
の整数）のカレントミラー回路を形成し、トランジスタ
Ｑ3 に流れる電流に対してＮ倍の電流がトランジスタＱ
1に流れる。同様に、定電流源Ｉ3 はトランジスタ
Ｑ2 ，Ｑ4 にベース電流を供給すると共に、トランジス
タＱ4 に所定のコレクタ電流を供給する。トランジスタ
Ｑ4 とＱ2 は直流的に見て１：Ｎのカレントミラー回路
を形成し、トランジスタＱ4 に流れる電流に対してＮ倍
の電流がトランジスタＱ2 に流れる。従って、定電流源
Ｉ2 ，Ｉ3 の電流値を等しく設定すれば、トランジスタ
Ｑ1 およびＱ2 のそれぞれのコレクタ電流も等しくな
る。
以下に説明する。定電流源Ｉ2 は抵抗Ｒ6 を介してトラ
ンジスタＱ1 ，Ｑ3 にベース電流を供給すると共に、ト
ランジスタＱ3 に所定のコレクタ電流を供給する。トラ
ンジスタＱ3 とＱ1 は直流的に見て１：Ｎ（Ｎは２以上
の整数）のカレントミラー回路を形成し、トランジスタ
Ｑ3 に流れる電流に対してＮ倍の電流がトランジスタＱ
1に流れる。同様に、定電流源Ｉ3 はトランジスタ
Ｑ2 ，Ｑ4 にベース電流を供給すると共に、トランジス
タＱ4 に所定のコレクタ電流を供給する。トランジスタ
Ｑ4 とＱ2 は直流的に見て１：Ｎのカレントミラー回路
を形成し、トランジスタＱ4 に流れる電流に対してＮ倍
の電流がトランジスタＱ2 に流れる。従って、定電流源
Ｉ2 ，Ｉ3 の電流値を等しく設定すれば、トランジスタ
Ｑ1 およびＱ2 のそれぞれのコレクタ電流も等しくな
る。
【００２１】ここで、入力端子１に交流信号を入力する
と、トランジスタＱ3 のコレクタ電流の交流成分はコン
デンサＣ3 によってバイパスされ、かつ、トランジスタ
Ｑ3のコレクタ・ベース間には抵抗Ｒ6 が接続されてい
るため、トランジスタＱ3 のコレクタ電流の交流成分が
トランジスタＱ1 のベースに影響を与えることはない。
これと同様に、トランジスタＱ4 のコレクタ電流の交流
成分はコンデンサＣ4によってバイパスされる。しか
し、トランジスタＱ4 のコレクタ・ベース間は直接接続
されているので、トランジスタＱ2 のベースに影響を与
えやすい構成といえる。しかるに、コンデンサＣ4 とし
て容量の大きいものを用いることによってトランジスタ
Ｑ2 のベースへの悪影響を除去することができる。
と、トランジスタＱ3 のコレクタ電流の交流成分はコン
デンサＣ3 によってバイパスされ、かつ、トランジスタ
Ｑ3のコレクタ・ベース間には抵抗Ｒ6 が接続されてい
るため、トランジスタＱ3 のコレクタ電流の交流成分が
トランジスタＱ1 のベースに影響を与えることはない。
これと同様に、トランジスタＱ4 のコレクタ電流の交流
成分はコンデンサＣ4によってバイパスされる。しか
し、トランジスタＱ4 のコレクタ・ベース間は直接接続
されているので、トランジスタＱ2 のベースに影響を与
えやすい構成といえる。しかるに、コンデンサＣ4 とし
て容量の大きいものを用いることによってトランジスタ
Ｑ2 のベースへの悪影響を除去することができる。
【００２２】かくして、この実施例によれば、所定のバ
イアス電流を流すためにトランジスタＱ3 およびＱ4 を
設けても、これらのトランジスタＱ3 およびＱ4 が交流
信号に対して影響を与えないので、トランジスタＱ1 お
よびＱ2 は寄生容量Ｃ2 が無視できる周波数と同様に入
力信号レベルが増大しても直流オフセット電圧を発生せ
ずに動作する。
イアス電流を流すためにトランジスタＱ3 およびＱ4 を
設けても、これらのトランジスタＱ3 およびＱ4 が交流
信号に対して影響を与えないので、トランジスタＱ1 お
よびＱ2 は寄生容量Ｃ2 が無視できる周波数と同様に入
力信号レベルが増大しても直流オフセット電圧を発生せ
ずに動作する。
【００２３】図２はこの発明の他の実施例の構成を示す
回路図であり、図中、図１と同一の符号を付したものは
それぞれ同一の要素を示している。そして、トランジス
タＱ4 のコレクタ・ベース間を直接接続する代わりに抵
抗Ｒ7 で接続し、トランジスタＱ2 のベースと接地ライ
ンＧとの間に新たにコンデンサＣ1 を接続した点が図１
と異なっている。
回路図であり、図中、図１と同一の符号を付したものは
それぞれ同一の要素を示している。そして、トランジス
タＱ4 のコレクタ・ベース間を直接接続する代わりに抵
抗Ｒ7 で接続し、トランジスタＱ2 のベースと接地ライ
ンＧとの間に新たにコンデンサＣ1 を接続した点が図１
と異なっている。
【００２４】この実施例は、抵抗Ｒ7 によってトランジ
スタＱ4 のコレクタ電流の交流成分がトランジスタＱ2
のベースに与える影響を軽減すると同時に、コンデンサ
Ｃ1によって確実にその影響を除去している。
スタＱ4 のコレクタ電流の交流成分がトランジスタＱ2
のベースに与える影響を軽減すると同時に、コンデンサ
Ｃ1によって確実にその影響を除去している。
【００２５】つまり、図１に示す実施例はコンデンサＣ
4 のみで交流成分の影響を除去する一次のローパスフィ
ルタになっているのに対して、図２に示す実施例ではコ
ンデンサＣ4 にて交流成分を除去し、さらに、抵抗Ｒ7
およびコンデンサＣ1 によりもう一度除去する二次のロ
ーパスフィルタになっている。
4 のみで交流成分の影響を除去する一次のローパスフィ
ルタになっているのに対して、図２に示す実施例ではコ
ンデンサＣ4 にて交流成分を除去し、さらに、抵抗Ｒ7
およびコンデンサＣ1 によりもう一度除去する二次のロ
ーパスフィルタになっている。
【００２６】かくして、図２に示す実施例を図１に示す
実施例と比較した場合、抵抗Ｒ7 およびコンデンサＣ1
を付加するが、コンデンサＣ4 として容量の小さいもの
を用い得るという利点がある。
実施例と比較した場合、抵抗Ｒ7 およびコンデンサＣ1
を付加するが、コンデンサＣ4 として容量の小さいもの
を用い得るという利点がある。
【００２７】なお、上記各実施例では定電流源Ｉ2 ，Ｉ
3 を用いてトランジスタＱ3 ，Ｑ4に一定の電流を流し
たが、これの定電流源Ｉ2 ，Ｉ3 を抵抗に置換えること
もできる。
3 を用いてトランジスタＱ3 ，Ｑ4に一定の電流を流し
たが、これの定電流源Ｉ2 ，Ｉ3 を抵抗に置換えること
もできる。
【００２８】図３は本発明のダブルバランスミキサ回路
への応用例である。これは、図２に示した差動増幅回路
に対して、トランジスタＱ5 ，Ｑ6 ，Ｑ7 ，Ｑ8 と、入
力端子４，５を追加した構成になっている。ここで、ト
ランジスタＱ6 ，Ｑ7 のベースは相互に接続されると共
に入力端子５に接続され、トランジスタＱ6 のコレクタ
が出力端子３に、トランジスタＱ7 のコレクタが出力端
子２にそれぞれ接続され、さらに、トランジスタＱ6 の
エミッタはトランジスタＱ1 のコレクタに、トランジス
タＱ7 のエミッタがトランジスタＱ2 のコレクタにそれ
ぞれ接続されている。一方、トランジスタＱ5 ，Ｑ8 は
トランジスタＱ1 ，Ｑ2 にそれぞれ直列に接続され、ト
ランジスタＱ5 ，Ｑ8 のベースは相互に接続されると共
に入力端子４に接続されている。
への応用例である。これは、図２に示した差動増幅回路
に対して、トランジスタＱ5 ，Ｑ6 ，Ｑ7 ，Ｑ8 と、入
力端子４，５を追加した構成になっている。ここで、ト
ランジスタＱ6 ，Ｑ7 のベースは相互に接続されると共
に入力端子５に接続され、トランジスタＱ6 のコレクタ
が出力端子３に、トランジスタＱ7 のコレクタが出力端
子２にそれぞれ接続され、さらに、トランジスタＱ6 の
エミッタはトランジスタＱ1 のコレクタに、トランジス
タＱ7 のエミッタがトランジスタＱ2 のコレクタにそれ
ぞれ接続されている。一方、トランジスタＱ5 ，Ｑ8 は
トランジスタＱ1 ，Ｑ2 にそれぞれ直列に接続され、ト
ランジスタＱ5 ，Ｑ8 のベースは相互に接続されると共
に入力端子４に接続されている。
【００２９】以上の構成により、例えば、入力端子１と
接地点との間に交流信号源６を、入力端子４，５間に交
流信号源７をそれぞれ接続すれば、二つの交流信号を乗
算した信号が出力端子２，３間から得られることにな
る。
接地点との間に交流信号源６を、入力端子４，５間に交
流信号源７をそれぞれ接続すれば、二つの交流信号を乗
算した信号が出力端子２，３間から得られることにな
る。
【００３０】
【発明の効果】以上の説明によって明らかなようにこの
発明によれば、差動増幅部を構成する２個のトランジス
タの各々が、直流的には別個のカレントミラー回路の出
力側トランジスタとして動作するようにすると共に、カ
レントミラー回路の入力側のトランジスタのコレクタ
に、それぞれバイパスコンデンサを接続しているので、
寄生容量が影響する周波数に対して、入力信号レベルが
増大しても直流オフセット電圧の発生を確実に抑えるこ
とができる。
発明によれば、差動増幅部を構成する２個のトランジス
タの各々が、直流的には別個のカレントミラー回路の出
力側トランジスタとして動作するようにすると共に、カ
レントミラー回路の入力側のトランジスタのコレクタ
に、それぞれバイパスコンデンサを接続しているので、
寄生容量が影響する周波数に対して、入力信号レベルが
増大しても直流オフセット電圧の発生を確実に抑えるこ
とができる。
【図１】本発明の一実施例の構成を示す回路図。
【図２】本発明の他の実施例の構成を示す回路図。
【図３】本発明のミキサ回路への応用例を示す回路図。
【図４】従来の差動増幅回路の構成を示す回路図。
【図５】従来の差動増幅回路の動作を説明するために、
時間と電圧との関係を示す線図。
時間と電圧との関係を示す線図。
１，４，５ 入力端子 ２，３ 出力端子 Ｑ1 〜Ｑ8 トランジスタ Ｃ1 ，Ｃ3 ，Ｃ4 コンデンサ Ｒ1 〜Ｒ7 抵抗器 Ｉ1 〜Ｉ3 定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 H03F 3/34
Claims (2)
- 【請求項１】第１および第２のトランジスタの各エミッ
タが相互に接続されると共に、相互接続点が第１の抵抗
器を介して電圧基準点に接続された差動増幅部と、 前記第１のトランジスタに対してベースどうし、エミッ
タどうしがそれぞれ接続された第３のトランジスタを有
し、この第３のトランジスタのコレクタ・ベース間に第
２の抵抗器を接続してベース電流を供給すると共に、前
記第３のトランジスタをカレントミラー回路の入力側と
して定電流を流し、前記第１のトランジスタをカレント
ミラー回路の出力側として増幅電流を流す第１の電流制
御部と、 前記第２のトランジスタに対してベースどうし、エミッ
タどうしがそれぞれ接続された第４のトランジスタを有
し、この第４のトランジスタのコレクタ・ベース間を直
接接続してベース電流を供給すると共に、前記第４のト
ランジスタをカレントミラー回路の入力側として定電流
を流し、前記第２のトランジスタをカレントミラー回路
の出力側として増幅電流を流す第２の電流制御部と、 前記第３のトランジスタのコレクタと前記電圧基準点と
の間に接続された第１のコンデンサと、 前記第４のトランジスタのコレクタと前記電圧基準点と
の間に接続された第２のコンデンサと、 を備え、前記第１のトランジスタのベースに交流信号を
加え、前記第１および第２のトランジスタのコレクタ相
互間から出力信号を得ることを特徴とする差動増幅回
路。 - 【請求項２】前記第４のトランジスタのコレクタ・ベー
ス間を直接接続する代わりに第３の抵抗器を介して接続
し、かつ、前記第２のトランジスタのベースと前記電圧
基準点との間に第３のコンデンサを接続したことを特徴
とする請求項１に記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04077293A JP3128315B2 (ja) | 1992-03-31 | 1992-03-31 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04077293A JP3128315B2 (ja) | 1992-03-31 | 1992-03-31 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283951A JPH05283951A (ja) | 1993-10-29 |
| JP3128315B2 true JP3128315B2 (ja) | 2001-01-29 |
Family
ID=13629837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04077293A Expired - Lifetime JP3128315B2 (ja) | 1992-03-31 | 1992-03-31 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128315B2 (ja) |
-
1992
- 1992-03-31 JP JP04077293A patent/JP3128315B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283951A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| US4283683A (en) | Audio bridge circuit | |
| JPH0818394A (ja) | 電流センサ回路およびその作動方法 | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| EP0290277B1 (en) | A low noise integrated active load circuit | |
| JP2665072B2 (ja) | 増幅回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JP2500424B2 (ja) | 入力整数倍反転回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JP2687480B2 (ja) | ドライブ回路 | |
| JPH0139014Y2 (ja) | ||
| JPS6228884B2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH0628325B2 (ja) | 自動利得制御増幅器 | |
| JPH046281B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |