JP2687480B2 - ドライブ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばA/D変換回路において容量電荷を充
放電する際に用いられるドライブ回路に関する。

〔発明の概要〕

本発明はドライブ回路に関し、充放電用のトランジス
タのベース電流をカレントミラー回路を介して補正する
際に、このカレントミラー回路に常時電流を流して動作
の遅れによる歪の発生を防止するようにしたものであ
る。

〔従来の技術〕

例えばディジタルVTRでA/D変換を行う場合にはいわゆ
るフラッシュ型のA/D変換回路が用いられる。この場合
に、A/D変換では入力信号を保持するためにコンデンサ
が設けられるが、特にフラッシュ型の場合にはその容量
が例えば100pF程度と比較的大きくなるために、この容
量負荷を充放電するためのドライブ回路が必要になる。

〔発明が解決しようとする課題〕

このような容量電荷を充放電するドライブ回路とし
て、従来から例えば第２図に示すような回路が知られて
いる。図において信号Vinの供給される入力端子（21）
がnpnトランジスタ（22）及びpnpトランジスタ（23）を
通じてSEPP構成とされたpnpトランジスタ（24）及びnpn
トランジスタ（25）のベースに接続され、このトランジ
スタ（24）（25）のエミッタの接続点が負荷のコンデン
サ（26）に接続される。

これによって入力端子（21）に供給される信号Vinが
正のときは、npnトランジスタ（25）が導通されてコン
デンサ（26）に充電電荷が供給され、信号Vinが負にな
るとpnpトランジスタ（24）が導通されてコンデンサ（2
6）が放電される。このようにしてコンデンサ（26）の
充放電が行われる。

ところがこの回路において、 ΔＱ＝ＣΔＶ＝ＩΔＴ より、 Ｖ＝Asin ωｔ のとき から、トランジスタ（22）（23）に接続される電流源
（27）（28）の電流値をＩとしたとき、 Ｉ＞Ｃ・Ａω となる。ここで上述のようにＣ＝100pFとし、さらにVin
＝2V_p−_ｐ、ｆ＝10MHzとすると、Ｉ＝6.28mAとなって比
較大電流が回路を流れることになる。そしてこのような
電流が流れると、トランジスタ（22）（23）の歪率が増
大し、良好なドライブを行うことができなくなるおそれ
があった。

ところで上述の回路において、pnpトランジスタは温
度上昇等によりh_feが下がるとベース電流が特に増大
し、歪率への影響が大きい。そこで第３図に示すように
出力段をnpnトランジスタで構成する考えもあるが、歪
率は軽減されるものの基本的な解決とはなっておらず、
またこの回路では上下（充放電）の回路がアンバランス
であるためにドライブ特性に変動を生じるなどの問題も
生じる。

この出願はこのような点に鑑みてなされたものであ
る。

〔課題を解決するための手段〕

本発明は、容量負荷（６）に対して信号電荷を充放電
する第１のトランジスタ（４）（５）のコレクタ・コレ
クタに直列に接続された第２のトランジスタ（９）（1
0）を設け、この第２のトランジスタを流れるベース電
流をカレントミラー回路（11）（12）を介して上記第１
のトランジスタのベースに供給すると共に、上記カレン
トミラー回路に定電流源（13）（14）に接続して常時電
流が流されるようにしたドライブ回路である。

〔作 用〕

これによれば、充放電用のトランジスタのベース電流
をカレントミラー回路からの電流で補正すると共に、こ
のカレントミラー回路に定電流源を接続することによっ
てこのカレントミラー回路を常時動作状態にしているの
で、カレントミラー回路による信号の遅延が極めて少な
くなり、遅延による歪の発生を防止することができ、前
段のエミッタフォロワトランジスタ（２）（３）におけ
る歪率をかなり低減できる。

〔実施例〕

第１図において、信号Vinの供給される入力端子
（１）がnpnトランジスタ（２）及びpnpトランジスタ
（３）を通じてSEPP構成とされたpnpトランジスタ
（４）及びnpnトランジスタ（５）のベースに接続さ
れ、このトランジスタ（４）（５）のエミッタの接続点
が負荷のコンデンサ（６）に接続される。また（７）
（８）はトランジスタ（２）（３）のエミッタ電流源で
ある。

さらにトランジスタ（４）（５）のコレクタ・コレク
タに直列にpnpトランジスタ（９）及びnpnトランジスタ
（10）が設けられ、これらのトランジスタ（９）（10）
のベースがカレントミラー回路（11）（12）を介してト
ランジスタ（４）（５）のベースに接続される。そして
このカレントミラー回路（11）（12）に定電流源（13）
（14）が接続される。

この回路において、入力端子（１）に供給される信号
Vinが正のときは、npnトランジスタ（５）が導通されて
コンデンサ（６）に充電電荷が供給されると共に、この
ときトランジスタ（10）にはトランジスタ（５）に流れ
るのと等しい電流が流れ、トランジスタ（10）のベース
にベース電流I₁₀が発生される。ここでこのベース電流I
₁₀は、トランジスタ（５）（10）の特性が等しければト
ランジスタ（５）のベース電流I₅と等しいものである。

このベース電流I₁₀がカレントミラー回路（12）を流
れ、また定電流源（14）の電流I₁₄もカレントミラー回
路（12）を流れることによって、カレントミラー回路
（12）の出力電流I₁₂はこれらの電流を加算した値とな
る。

I₁₂＝I₁₀＋I₁₄ この電流I₁₂がトランジスタ（３）のエミッタとトラ
ンジスタ（５）のベースの接続点に供給される。そして
この場合に、トランジスタ（５）のベースにはベース電
流I₅が流れ、上述のようにI₅＝I₁₀であることから、ト
ランジスタ（３）のエミッタには I₁₂−I₅＝I₁₄ の定電流と定電流源（８）からの電流I₈のみが流され、
トランジスタ（３）のエミッタ電流I_E3は I_E3＝I₈＋I₁₄ の定電流になる。

一方トランジスタ（５）が不導通のときには、ベース
電流I₅,I₁₀は共に０になり、カレントミラー回路（12）
には定電流源（14）からの電流I₁₄のみが流され、この
電流（I₁₂＝I₁₄）が全てトランジスタ（３）のエミッタ
に流され、トランジスタ（３）のエミッタ電流I_E3は定
電流源（８）からの電流I₈と共に、 I_E3＝I₈＋I₁₄ となって、トランジスタ（３）のエミッタ電流は常に一
定となる。

従ってこの回路によれば、トランジスタ（３）のエミ
ッタ電流がトランジスタ（５）のベース電流にかかわら
ず一定となるので、これによって歪の発生するおそれが
なくなる。

なおトランジスタ（２）及び（４）についても、トラ
ンジスタ（９）及びカレントミラー回路（11）を設けた
ことによって全く同様の動作が行われる。

そしてさらにこの回路において、カレントミラー回路
に定電流源が接続されたことによってこのカレントミラ
ー回路が常時動作状態にされ、このためカレントミラー
回路による信号の遅延が極めて少なくなり、遅延による
歪の発生を防止することができる。

すなわち上述の回路において定電流源（13）（14）が
無かった場合には、トランジスタ（４）（５）がAB級ア
ンプ動作をしているため、例えばトランジスタ（５）が
不導通から能動領域に入った時、トランジスタ（10）の
ベース電流が流れてその電流がカレントミラー回路（1
2）の出力トランジスタのコレクタ電流として流れるの
で、高周波になればなる程その遅延時間が問題になり、
その遅延時間の間トランジスタ（３）のエミッタ電流に
影響があり、歪の影響がある。

その点上述の回路によれば、カレントミラー回路に電
流が流され、常時動作状態とされることによって遅延時
間が極力短かくされ、この影響を最少にすることができ
る。

〔発明の効果〕

この発明によれば、充放電用のトランジスタのベース
電流をカレントミラー回路からの電流で補正すると共
に、このカレントミラー回路に定電流源を接続すること
によってこのカレントミラー回路を常時動作状態にして
いるので、カレントミラー回路による信号の遅延が極め
て少くなり、遅延による歪の発生を防止することができ
るようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図，第３図は従来
技術の説明のための図である。 （１）は入力端子、（２）〜（５）（９）（10）はトラ
ンジスタ、（６）は容量負荷、（７）（８）（13）（1
4）は定電流源、（11）（12）はカレントミラー回路で
ある。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】容量負荷に対して信号電荷を充放電する第
   １のトランジスタのコレクタ・コレクタに直列に接続さ
   れた第２のトランジスタを設け、 この第２のトランジスタを流れるベース電流をカレント
   ミラー回路を介して上記第１のトランジスタのベースに
   供給すると共に、 上記カレントミラー回路に定電流源を接続して常時電流
   が流されるようにしたドライブ回路。