JPH07112139B2 - 増幅器集積回路 - Google Patents
増幅器集積回路Info
- Publication number
- JPH07112139B2 JPH07112139B2 JP61161324A JP16132486A JPH07112139B2 JP H07112139 B2 JPH07112139 B2 JP H07112139B2 JP 61161324 A JP61161324 A JP 61161324A JP 16132486 A JP16132486 A JP 16132486A JP H07112139 B2 JPH07112139 B2 JP H07112139B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- signal input
- diode
- amplifier integrated
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は通信受信器等に使用する増幅器集積回路に関す
る。
る。
従来の技術 第2図は従来の増幅器集積回路の一例を示している。同
図で、1は信号入力部、2はバイアス設定部、3は差動
増幅器形成の初段増幅器、4は信号入力端子、5、6は
出力端子、7、8は初段増幅器3の第1、第2の入力端
子、VCCは+(正)電源、VEEは(負)電源、I0は定電流
源、R1〜R4は抵抗である。
図で、1は信号入力部、2はバイアス設定部、3は差動
増幅器形成の初段増幅器、4は信号入力端子、5、6は
出力端子、7、8は初段増幅器3の第1、第2の入力端
子、VCCは+(正)電源、VEEは(負)電源、I0は定電流
源、R1〜R4は抵抗である。
上記構成で、初段増幅器3のバイアス条件は直線性が良
くなるよう信号入力部1、バイアス設定部2のそれぞれ
の出力電圧 が互に等しく選ぶ このためには、分割のための抵抗R1〜R4の値をR1:R2=R
3:R4に選べば良い。信号入力端子4から見た入力インピ
ーダンスZinは通常50Ωないし75Ωに選ばれる。信号入
力部1を流れる電流Iは、I=(VCC−VEE)/(R1+
R2)で支えられる。例えばVCC=6V、VEE=0VでZin=50
Ωにするには、R1=R2=100Ωとして、I=30mAとな
る。このように上記従来の増幅器集積回路でも、所望の
入力インピーダンスを有し、しかも直線性の良い領域で
使うことが出来る。
くなるよう信号入力部1、バイアス設定部2のそれぞれ
の出力電圧 が互に等しく選ぶ このためには、分割のための抵抗R1〜R4の値をR1:R2=R
3:R4に選べば良い。信号入力端子4から見た入力インピ
ーダンスZinは通常50Ωないし75Ωに選ばれる。信号入
力部1を流れる電流Iは、I=(VCC−VEE)/(R1+
R2)で支えられる。例えばVCC=6V、VEE=0VでZin=50
Ωにするには、R1=R2=100Ωとして、I=30mAとな
る。このように上記従来の増幅器集積回路でも、所望の
入力インピーダンスを有し、しかも直線性の良い領域で
使うことが出来る。
発明が解決しようとする問題点 しかしながら、上記従来の増幅器集積回路では、所望の
バイアス設定値 および入力インピーダンスZinを実現するためには、信
号入力部1の消費電流Iが大きくなるという問題点があ
った。
バイアス設定値 および入力インピーダンスZinを実現するためには、信
号入力部1の消費電流Iが大きくなるという問題点があ
った。
本発明は上記従来の問題点を解消し、低消費電流でかつ
入力インピーダンスが適当であり、また直線性の良い増
幅器集積回路を提供することを目的とするものである。
入力インピーダンスが適当であり、また直線性の良い増
幅器集積回路を提供することを目的とするものである。
問題点を解決するための手段 本発明は上記目的を達成するために信号入力部のバイア
ス設定に抵抗だけでなくダイオードを順方向に挿入して
用いるようにしたものである。
ス設定に抵抗だけでなくダイオードを順方向に挿入して
用いるようにしたものである。
作 用 本発明は上記のように構成することによって、信号入力
部及びバイアス設定部の消費電力を大巾に減らし、かつ
入力インピーダンスを所望の値に出来、またバイアス条
件を直線性が良くなる効果を有する。
部及びバイアス設定部の消費電力を大巾に減らし、かつ
入力インピーダンスを所望の値に出来、またバイアス条
件を直線性が良くなる効果を有する。
実施例 第1図は本発明の一実施例の構成を示すものである。第
1図において第2図と同一符号を付したものは第2図と
同一のものを示している。そしてQ1〜Q6は信号入力部を
抵抗R1、抵抗R2とともに構成する第1のダイオード列
(ダイオードをトランジスタのコレクタ・ベース間を短
絡して作ったもの)、Q7〜Q12はバイアス設定部を抵抗R
3、抵抗R4とともに構成する第2のダイオード列であ
る。
1図において第2図と同一符号を付したものは第2図と
同一のものを示している。そしてQ1〜Q6は信号入力部を
抵抗R1、抵抗R2とともに構成する第1のダイオード列
(ダイオードをトランジスタのコレクタ・ベース間を短
絡して作ったもの)、Q7〜Q12はバイアス設定部を抵抗R
3、抵抗R4とともに構成する第2のダイオード列であ
る。
次に上記実施例の動作について説明する。上記実施例に
おいて互いに等しい値の初段増幅器3の入力バイアス電
圧 は第1、第2のダイオード列の順方向電圧をVFとすると
第1図の場合次式で表される。
おいて互いに等しい値の初段増幅器3の入力バイアス電
圧 は第1、第2のダイオード列の順方向電圧をVFとすると
第1図の場合次式で表される。
一方信号入力端子4から見た入力インピーダンスZinは
抵抗R1とダイオード3個の直列接続と、抵抗R2とダイオ
ード3個の直列接続の並列接続となるので次式で表され
る。
抵抗R1とダイオード3個の直列接続と、抵抗R2とダイオ
ード3個の直列接続の並列接続となるので次式で表され
る。
但しrはダイオードの交流インピーダンスであり、通常
数オームである。
数オームである。
例えばVCC=6V、VEE=0Vで、VB=3V、Zin=50Ωとする
ためにはR1=R2=85Ωにすればよい。(r=5Ωとし
た。)この時R1、R2を流れる電流Iは次式で表され本例
では11mAとなり従来例の約1/3になる。
ためにはR1=R2=85Ωにすればよい。(r=5Ωとし
た。)この時R1、R2を流れる電流Iは次式で表され本例
では11mAとなり従来例の約1/3になる。
I=(VCC−VEE−6VF)/(R1+R2) このように信号入力部1に抵抗だけでなくダイオードを
用いることによってダイオードの電圧降下によって消費
電流を小さくすることができるという効果を有する。
用いることによってダイオードの電圧降下によって消費
電流を小さくすることができるという効果を有する。
尚、第1図のバイアス設定部2の構成は、 に等しくなる条件を満足すれば良く入力インピーダンス
に関する条件はないためR3、R4をR1:R2=R3:R4を満たす
比で大きくとり、より低消費電流化を図ることも可能で
あるが、温度特性、電源電圧変動によっても となるために信号入力部1の構成と全く同じにすること
が望ましい。
に関する条件はないためR3、R4をR1:R2=R3:R4を満たす
比で大きくとり、より低消費電流化を図ることも可能で
あるが、温度特性、電源電圧変動によっても となるために信号入力部1の構成と全く同じにすること
が望ましい。
また第1図ではVCCと信号入力端子4の間にトランジス
タを3個、信号入力端子4とVEE8の間のトランジスタを
3個と同数にしているが、これはVBの設定値に応じて異
なることもある。
タを3個、信号入力端子4とVEE8の間のトランジスタを
3個と同数にしているが、これはVBの設定値に応じて異
なることもある。
またI=(VCC−VEE−nVF)/(R1+R2);n=ダイオー
ドの個数で表される電流がダイオードの遮断周波数fTを
最大にする電流よりも大きすぎる場合には、周波数特性
を向上するためにダイオードを複数個並列にすればよ
い。
ドの個数で表される電流がダイオードの遮断周波数fTを
最大にする電流よりも大きすぎる場合には、周波数特性
を向上するためにダイオードを複数個並列にすればよ
い。
発明の効果 本発明は上記実施例より明らかなように信号入力部のバ
イアス設定に、抵抗の他にダイオードを用いたものであ
り、ダイオードの電圧降下分だけ抵抗に割当てられる電
圧降下分が小さくなり、かつダイオードの交流インピー
ダンスが数オームと小さいため信号入力部の入力インピ
ーダンスをある一定値に設計するための抵抗値が、ダイ
オードがない場合の抵抗値に比べて数オームしか小さく
ならないために、消費電流を小さくすることができると
いう効果を有する。
イアス設定に、抵抗の他にダイオードを用いたものであ
り、ダイオードの電圧降下分だけ抵抗に割当てられる電
圧降下分が小さくなり、かつダイオードの交流インピー
ダンスが数オームと小さいため信号入力部の入力インピ
ーダンスをある一定値に設計するための抵抗値が、ダイ
オードがない場合の抵抗値に比べて数オームしか小さく
ならないために、消費電流を小さくすることができると
いう効果を有する。
第1図は本発明の一実施例における増幅器集積回路の回
路図、第2図は従来の増幅器集積回路の回路図である。 1……信号入力部、2……バイアス設定部、3……初段
増幅器、4……信号入力端子、5、6……出力端子、Q1
〜Q12……ダイオード、R11〜R14……抵抗、VCC……+電
源、VBB……−電源。
路図、第2図は従来の増幅器集積回路の回路図である。 1……信号入力部、2……バイアス設定部、3……初段
増幅器、4……信号入力端子、5、6……出力端子、Q1
〜Q12……ダイオード、R11〜R14……抵抗、VCC……+電
源、VBB……−電源。
Claims (1)
- 【請求項1】第1、第2の入力端子を有すると共に2電
源により駆動される差動増幅器を備え、前記第1、第2
の入力端子には、それぞれ一対の順方向接続した複数の
ダイオードと抵抗の直列接続により前記2電源の間の電
圧を分割して供給するようにして集積回路を構成した増
幅器集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61161324A JPH07112139B2 (ja) | 1986-07-09 | 1986-07-09 | 増幅器集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61161324A JPH07112139B2 (ja) | 1986-07-09 | 1986-07-09 | 増幅器集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6316705A JPS6316705A (ja) | 1988-01-23 |
JPH07112139B2 true JPH07112139B2 (ja) | 1995-11-29 |
Family
ID=15732924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61161324A Expired - Fee Related JPH07112139B2 (ja) | 1986-07-09 | 1986-07-09 | 増幅器集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07112139B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4962417A (en) * | 1988-05-12 | 1990-10-09 | Rca Licensing Corporation | Chroma overload detector using a differential amplifier |
JPH0769281B2 (ja) * | 1988-05-31 | 1995-07-26 | 宇部興産株式会社 | 有機金属化合物中の含酸素化合物の定量法 |
JPH0263205A (ja) * | 1988-08-29 | 1990-03-02 | Sharp Corp | 増幅回路 |
US5039952A (en) * | 1990-04-20 | 1991-08-13 | International Business Machines Corp. | Electronic gain cell |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5435057B2 (ja) * | 1971-09-27 | 1979-10-31 |
-
1986
- 1986-07-09 JP JP61161324A patent/JPH07112139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6316705A (ja) | 1988-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5917895B2 (ja) | 集積回路デジタル−アナログ変換器 | |
JPS59181710A (ja) | 低電圧用高精度電圧−電流変換器 | |
JPH07112139B2 (ja) | 増幅器集積回路 | |
JPH0215704A (ja) | スルーレートの高い線形増幅器 | |
JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
US6677784B2 (en) | Low voltage bipolar logic and gate device | |
TW420904B (en) | Electronic circuit | |
US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
JPH09331221A (ja) | 利得可変増幅器 | |
JPH0669140B2 (ja) | レベルシフト回路 | |
JPS6252486B2 (ja) | ||
JPH1197954A (ja) | 増幅回路 | |
US4254381A (en) | Balanced-to-single-ended signal converters | |
JPH06310961A (ja) | 信号利得制御回路 | |
JP2509462Y2 (ja) | 増幅器 | |
JPS6228087Y2 (ja) | ||
JP2734426B2 (ja) | レベル変換回路 | |
JP3682122B2 (ja) | 全波整流回路 | |
JP2598266B2 (ja) | バイアス回路 | |
JPH08293785A (ja) | 論理回路 | |
JP2547896B2 (ja) | 電流反転回路 | |
EP0028229B1 (en) | A balanced amplifier output stage | |
US20030020542A1 (en) | Level-shift circuits and related methods | |
JPS6333726B2 (ja) | ||
JP3146088B2 (ja) | 可変リアクタンス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |