JPH09331221A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPH09331221A JPH09331221A JP8168393A JP16839396A JPH09331221A JP H09331221 A JPH09331221 A JP H09331221A JP 8168393 A JP8168393 A JP 8168393A JP 16839396 A JP16839396 A JP 16839396A JP H09331221 A JPH09331221 A JP H09331221A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- control
- differential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】出力信号の位相が反転せず、利得制御範囲が広
い利得可変増幅器の提供。 【解決手段】双差動回路を利用した利得可変増幅器にお
いて制御電圧の位相が反転しない制御電圧発生回路を備
え、この制御電圧発生回路はエミッタが共通接続されて
定電流源に接続され各ベースが定電圧源21と利得制御電
圧端子20に接続され、コレクタ同士が抵抗24を介して接
続されると共に、抵抗素子を介して電源に接続されてな
るトランジスタ７、８からなる差動対を備え、双差動回
路を構成するトランジスタ２、３、及びトランジスタ
１、４の共通ベース電圧には、トランジスタ７のコレク
タ電圧及び抵抗23、25の接続点の電圧が制御電圧として
供給され、定電圧源と利得制御端子電圧の大小にかかわ
らず、制御電圧の大小が反転しない。
い利得可変増幅器の提供。 【解決手段】双差動回路を利用した利得可変増幅器にお
いて制御電圧の位相が反転しない制御電圧発生回路を備
え、この制御電圧発生回路はエミッタが共通接続されて
定電流源に接続され各ベースが定電圧源21と利得制御電
圧端子20に接続され、コレクタ同士が抵抗24を介して接
続されると共に、抵抗素子を介して電源に接続されてな
るトランジスタ７、８からなる差動対を備え、双差動回
路を構成するトランジスタ２、３、及びトランジスタ
１、４の共通ベース電圧には、トランジスタ７のコレク
タ電圧及び抵抗23、25の接続点の電圧が制御電圧として
供給され、定電圧源と利得制御端子電圧の大小にかかわ
らず、制御電圧の大小が反転しない。
Description
【０００１】
【発明の属する技術分野】本発明は、利得可変増幅器に
関し、特に、利得制御範囲において好ましくは出力信号
の位相が反転せず、且つ広い利得制御範囲を具備した利
特可変増幅器に関する。
関し、特に、利得制御範囲において好ましくは出力信号
の位相が反転せず、且つ広い利得制御範囲を具備した利
特可変増幅器に関する。
【０００２】
【従来の技術】従来の利得可変増幅器は、例えば図４に
示すように、利得を制御するトランジスタ１〜６から構
成される双差動回路と、抵抗３０、３１から構成される
制御電圧発生回路と、を備えて構成される。
示すように、利得を制御するトランジスタ１〜６から構
成される双差動回路と、抵抗３０、３１から構成される
制御電圧発生回路と、を備えて構成される。
【０００３】図４を参照して、従来の利得可変増幅器に
おいて、エミッタが抵抗１０を介して共通接続されると
共に各エミッタが定電流源１３、１４を介して基準電位
に接続され、ベースに入力端子１８、１９からの入力信
号電圧を入力する差動対トランジスタ５、６のうち、ト
ランジスタ５のコレクタは、差動対トランジスタ１、２
の共通接続されたエミッタに接続され、トランジスタ６
のコレクタは差動対トランジスタ３、４の共通接続され
たエミッタに接続されている。そして、トランジスタ
２、３のベースは共通接続されて、利得制御端子２０か
らの利得制御電圧を分圧する抵抗３０、３１の接続点に
接続され、トランジスタ１、４のベースは共通接続され
て抵抗３０と定電圧源３２との接続点に接続され、また
トランジスタ１、３のコレクタは電源電圧供給端子１６
に接続され、トランジスタ２、４のコレクタは共通接続
されて抵抗９を介して電源電圧供給端子１６に接続され
ると共に、出力端子１７に接続されている。
おいて、エミッタが抵抗１０を介して共通接続されると
共に各エミッタが定電流源１３、１４を介して基準電位
に接続され、ベースに入力端子１８、１９からの入力信
号電圧を入力する差動対トランジスタ５、６のうち、ト
ランジスタ５のコレクタは、差動対トランジスタ１、２
の共通接続されたエミッタに接続され、トランジスタ６
のコレクタは差動対トランジスタ３、４の共通接続され
たエミッタに接続されている。そして、トランジスタ
２、３のベースは共通接続されて、利得制御端子２０か
らの利得制御電圧を分圧する抵抗３０、３１の接続点に
接続され、トランジスタ１、４のベースは共通接続され
て抵抗３０と定電圧源３２との接続点に接続され、また
トランジスタ１、３のコレクタは電源電圧供給端子１６
に接続され、トランジスタ２、４のコレクタは共通接続
されて抵抗９を介して電源電圧供給端子１６に接続され
ると共に、出力端子１７に接続されている。
【０００４】次に、図４に示した従来の利得可変増幅器
の動作について説明する。
の動作について説明する。
【０００５】利得制御端子２０に印加される電圧値をＶ
C、電圧源３２の電圧値をＶ32とし、入力端子１８に入
力信号を印加し、入力端子１９にバイアス電圧を印加す
る。ＶC＞Ｖ32、ＶC＝Ｖ32、ＶC＜Ｖ32の３つの場合に
ついて以下で説明する。
C、電圧源３２の電圧値をＶ32とし、入力端子１８に入
力信号を印加し、入力端子１９にバイアス電圧を印加す
る。ＶC＞Ｖ32、ＶC＝Ｖ32、ＶC＜Ｖ32の３つの場合に
ついて以下で説明する。
【０００６】（ｉ）ＶC＞Ｖ32の場合 トランジスタ２、３の共通ベースの電位の方が、トラン
ジスタ１、４の共通ベースの電位よりも高くなるので、
トランジスタ６、４を経由してトランジスタ４のコレク
タに出力される正相信号よりも、トランジスタ５、２を
経由してトランジスタ２のコレクタに出力される逆相信
号の方が大きくなる。従って、出力端子１７には、上記
の正相信号と逆相信号とが加算されるので逆相信号が出
力されることになり、その大きさは利得制御電圧ＶCが
大きくなるにつれて大きくなる。
ジスタ１、４の共通ベースの電位よりも高くなるので、
トランジスタ６、４を経由してトランジスタ４のコレク
タに出力される正相信号よりも、トランジスタ５、２を
経由してトランジスタ２のコレクタに出力される逆相信
号の方が大きくなる。従って、出力端子１７には、上記
の正相信号と逆相信号とが加算されるので逆相信号が出
力されることになり、その大きさは利得制御電圧ＶCが
大きくなるにつれて大きくなる。
【０００７】（ii）ＶC＝Ｖ32の場合 トランジスタ２、３の共通ベースの電位と、トランジス
タ１、４の共通ベースの電位とが等しくなるので、トラ
ンジスタ６、４を経由してトランジスタ４のコレクタに
出力される正相信号の大きさと、トランジスタ５、２を
経由してトランジスタ２のコレクタに出力される逆相信
号と、の大きさが等しくなる。従って、出力端子１７で
は、大きさが等しい正相信号と逆相信号が足されるの
で、信号は出力されない。
タ１、４の共通ベースの電位とが等しくなるので、トラ
ンジスタ６、４を経由してトランジスタ４のコレクタに
出力される正相信号の大きさと、トランジスタ５、２を
経由してトランジスタ２のコレクタに出力される逆相信
号と、の大きさが等しくなる。従って、出力端子１７で
は、大きさが等しい正相信号と逆相信号が足されるの
で、信号は出力されない。
【０００８】（iii）ＶC＜Ｖ32の場合 トランジスタ２、３の共通ベースの電位の方がトランジ
スタ１、４の共通ベースの電位よりも低くなるので、ト
ランジスタ６、４を経由してトランジスタ４のコレクタ
に出力される正相信号よりも、トランジスタ５、２を経
由してトランジスタ２のコレクタに出力される逆相信号
の方が小さくなる。従って、出力端子１７では上記の正
相信号と逆相信号が足されるので、正相信号が出力され
ることになり、その大きさはＶCが小さくなるにつれて
大きくなる。
スタ１、４の共通ベースの電位よりも低くなるので、ト
ランジスタ６、４を経由してトランジスタ４のコレクタ
に出力される正相信号よりも、トランジスタ５、２を経
由してトランジスタ２のコレクタに出力される逆相信号
の方が小さくなる。従って、出力端子１７では上記の正
相信号と逆相信号が足されるので、正相信号が出力され
ることになり、その大きさはＶCが小さくなるにつれて
大きくなる。
【０００９】図５は、以上説明した（ｉ）、（ii）、
（iii）の利得制御特性を図示したものであり、横軸は
利得制御電圧、縦軸は利得を示している。図５におい
て、Ａ点が上記（ii）の場合に相当する。
（iii）の利得制御特性を図示したものであり、横軸は
利得制御電圧、縦軸は利得を示している。図５におい
て、Ａ点が上記（ii）の場合に相当する。
【００１０】
【発明が解決しようとする課題】上記したように、従来
の利得可変増幅器においては、利得制御範囲において、
出力信号の位相が反転し、また利得制御範囲が狭い（図
５のＡ点を中心として両側範囲）という問題点があっ
た。
の利得可変増幅器においては、利得制御範囲において、
出力信号の位相が反転し、また利得制御範囲が狭い（図
５のＡ点を中心として両側範囲）という問題点があっ
た。
【００１１】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、出力信号の位相が反転
せずに、且つ利得制御範囲が広い利得可変増幅器を提供
することにある。
れたものであって、その目的は、出力信号の位相が反転
せずに、且つ利得制御範囲が広い利得可変増幅器を提供
することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明の利得可変増幅器は、利得を可変に制御する
制御電圧に基づき入力信号を増幅出力する双差動回路
と、該双差動回路に対して制御電圧を供給する制御電圧
発生回路と、を備えた利得可変増幅器において、前記制
御電圧発生回路が、利得制御範囲において、前記制御電
圧の位相が反転しないように構成されたことを特徴とす
る。
に、本発明の利得可変増幅器は、利得を可変に制御する
制御電圧に基づき入力信号を増幅出力する双差動回路
と、該双差動回路に対して制御電圧を供給する制御電圧
発生回路と、を備えた利得可変増幅器において、前記制
御電圧発生回路が、利得制御範囲において、前記制御電
圧の位相が反転しないように構成されたことを特徴とす
る。
【００１３】本発明においては、上記制御電圧発生回路
が、エミッタが共通接続されて定電流源に接続され、ベ
ースがそれぞれ定電圧源と利得制御端子に接続され、コ
レクタ同士が抵抗を介して接続されると共に、負荷抵抗
素子を介して電源に接続されてなる第１、第２のトラン
ジスタからなる差動対を備え、前記双差動回路の第１、
第２の共通ベース電圧には、前記第１のトランジスタの
コレクタ電圧及び、前記第２のトランジスタのコレクタ
電圧と電源電圧を抵抗分圧してなる電圧が第１、第２の
制御電圧として供給され、且つ前記定電圧源の電圧と前
記利得制御端子の制御電圧の大小の如何にかかわらず、
前第１、第２の制御電圧の大小が入れ替わらないように
構成されたことを特徴とする。
が、エミッタが共通接続されて定電流源に接続され、ベ
ースがそれぞれ定電圧源と利得制御端子に接続され、コ
レクタ同士が抵抗を介して接続されると共に、負荷抵抗
素子を介して電源に接続されてなる第１、第２のトラン
ジスタからなる差動対を備え、前記双差動回路の第１、
第２の共通ベース電圧には、前記第１のトランジスタの
コレクタ電圧及び、前記第２のトランジスタのコレクタ
電圧と電源電圧を抵抗分圧してなる電圧が第１、第２の
制御電圧として供給され、且つ前記定電圧源の電圧と前
記利得制御端子の制御電圧の大小の如何にかかわらず、
前第１、第２の制御電圧の大小が入れ替わらないように
構成されたことを特徴とする。
【００１４】また、本発明における、前記制御電圧発生
回路は、好ましくは、エミッタが共通接続され定電流源
を介して基準電位に接続される第１及び第２のトランジ
スタからなる差動回路と、前記差動回路の第１の出力と
電源電圧供給端子との間に接続された第１の抵抗素子
と、前記差動対の第２の出力と前記電源電圧供給端子と
の間に直列に接続された第２、第３の抵抗と、前記差動
回路の第１の出力と第２の出力との間に接続された第４
の抵抗と、を備え、前記第１の抵抗の抵抗値（Ｒ１）と
前記第２の抵抗の抵抗値（Ｒ２）とが等しく、前記第３
の抵抗の抵抗値（Ｒ３）と前記第４の抵抗の抵抗値（Ｒ
４）とが等しく、前記差動回路の第１の出力と前記第１
の抵抗と前記第４の抵抗との共通接続点と、前記第２の
抵抗と前記第３の抵抗との共通接続点とからそれぞれ制
御電圧を出力することを特徴とする。
回路は、好ましくは、エミッタが共通接続され定電流源
を介して基準電位に接続される第１及び第２のトランジ
スタからなる差動回路と、前記差動回路の第１の出力と
電源電圧供給端子との間に接続された第１の抵抗素子
と、前記差動対の第２の出力と前記電源電圧供給端子と
の間に直列に接続された第２、第３の抵抗と、前記差動
回路の第１の出力と第２の出力との間に接続された第４
の抵抗と、を備え、前記第１の抵抗の抵抗値（Ｒ１）と
前記第２の抵抗の抵抗値（Ｒ２）とが等しく、前記第３
の抵抗の抵抗値（Ｒ３）と前記第４の抵抗の抵抗値（Ｒ
４）とが等しく、前記差動回路の第１の出力と前記第１
の抵抗と前記第４の抵抗との共通接続点と、前記第２の
抵抗と前記第３の抵抗との共通接続点とからそれぞれ制
御電圧を出力することを特徴とする。
【００１５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図１は、本発明の第１の実
施の形態の回路構成を示す図である。図１において、上
記従来技術の説明で参照した図４と同一機能を有する要
素には同一の参照符号が付されている。
を参照して以下に説明する。図１は、本発明の第１の実
施の形態の回路構成を示す図である。図１において、上
記従来技術の説明で参照した図４と同一機能を有する要
素には同一の参照符号が付されている。
【００１６】図１を参照して、本発明の実施の形態にお
いては、エミッタが抵抗１０を介して共通接続されると
共に各エミッタには定電流源１３、１４が接続され、ベ
ースに入力端子１８、１９からの入力信号電圧をそれぞ
れ入力する差動対トランジスタ５、６のうち、トランジ
スタ５のコレクタは、差動対トランジスタ１、２の共通
接続されたエミッタに接続され、トランジスタ６のコレ
クタは差動対トランジスタ３、４の共通接続されたエミ
ッタに接続されている。そして、トランジスタ２、３の
ベースは共通接続されて抵抗２３、２５の接続点に接続
され、トランジスタ１、４のベースは共通接続されてト
ランジスタ７のコレクタ、抵抗２２、２４の共通接続点
に接続され、トランジスタ１、３のコレクタは電源電圧
供給端子１６に接続され、トランジスタ２、４のコレク
タは共通接続されて抵抗９を介して電源電圧供給端子１
６に接続されると共に出力端子１７に接続されている。
いては、エミッタが抵抗１０を介して共通接続されると
共に各エミッタには定電流源１３、１４が接続され、ベ
ースに入力端子１８、１９からの入力信号電圧をそれぞ
れ入力する差動対トランジスタ５、６のうち、トランジ
スタ５のコレクタは、差動対トランジスタ１、２の共通
接続されたエミッタに接続され、トランジスタ６のコレ
クタは差動対トランジスタ３、４の共通接続されたエミ
ッタに接続されている。そして、トランジスタ２、３の
ベースは共通接続されて抵抗２３、２５の接続点に接続
され、トランジスタ１、４のベースは共通接続されてト
ランジスタ７のコレクタ、抵抗２２、２４の共通接続点
に接続され、トランジスタ１、３のコレクタは電源電圧
供給端子１６に接続され、トランジスタ２、４のコレク
タは共通接続されて抵抗９を介して電源電圧供給端子１
６に接続されると共に出力端子１７に接続されている。
【００１７】本発明の第１の実施の形態においては、ト
ランジスタ１〜６から構成される利得を制御する双差動
回路は、上記した従来技術と同一とされ、トランジスタ
７、８、抵抗１１、１２、２２、２３、２４、２５、定
電流源１５、電圧源２１から構成される制御電圧発生回
路が、上記従来技術と相違している。
ランジスタ１〜６から構成される利得を制御する双差動
回路は、上記した従来技術と同一とされ、トランジスタ
７、８、抵抗１１、１２、２２、２３、２４、２５、定
電流源１５、電圧源２１から構成される制御電圧発生回
路が、上記従来技術と相違している。
【００１８】この制御電圧発生回路の構成について説明
する。
する。
【００１９】トランジスタ７、８のエミッタは共通接続
されて定電流源１５を介して基準電位に接続され、トラ
ンジスタ７のコレクタは、抵抗２２を介して電源電圧供
給端子１６に接続されると共に、抵抗２４を介してトラ
ンジスタ８のコレクタに接続され、トランジスタ７のベ
ースは、電圧源２１を介して基準電位に接続されると共
に、抵抗１１を介してトランジスタ８のベースに接続さ
れている。また、トランジスタ８のベースは抵抗１２を
介して利得制御端子２０に接続され、トランジスタ８の
コレクタは、直列接続された抵抗２５、２３を介して電
源電圧供給端子１６に接続されている。
されて定電流源１５を介して基準電位に接続され、トラ
ンジスタ７のコレクタは、抵抗２２を介して電源電圧供
給端子１６に接続されると共に、抵抗２４を介してトラ
ンジスタ８のコレクタに接続され、トランジスタ７のベ
ースは、電圧源２１を介して基準電位に接続されると共
に、抵抗１１を介してトランジスタ８のベースに接続さ
れている。また、トランジスタ８のベースは抵抗１２を
介して利得制御端子２０に接続され、トランジスタ８の
コレクタは、直列接続された抵抗２５、２３を介して電
源電圧供給端子１６に接続されている。
【００２０】次に、制御電圧発生回路の動作について説
明する。抵抗２２、２３、２４、２５の抵抗値をそれぞ
れＲ22、Ｒ23、Ｒ24、Ｒ25、定電流源１５の定電流値を
Ｉ15、電圧源２１の電圧値をＶ21、電源電圧をＶCC、利
得制御端子２０に印加される利得制御電圧をＶC、トラ
ンジスタ７のコレクタ電位をＶ7、抵抗２３と抵抗２５
との共通接続点の電位をＶ35とし、ＶC＝０、ＶC＝
Ｖ21、ＶC＝ＶCCの３つの場合について、Ｖ7とＶ35との
関係を求める。
明する。抵抗２２、２３、２４、２５の抵抗値をそれぞ
れＲ22、Ｒ23、Ｒ24、Ｒ25、定電流源１５の定電流値を
Ｉ15、電圧源２１の電圧値をＶ21、電源電圧をＶCC、利
得制御端子２０に印加される利得制御電圧をＶC、トラ
ンジスタ７のコレクタ電位をＶ7、抵抗２３と抵抗２５
との共通接続点の電位をＶ35とし、ＶC＝０、ＶC＝
Ｖ21、ＶC＝ＶCCの３つの場合について、Ｖ7とＶ35との
関係を求める。
【００２１】ただし、抵抗２２と抵抗２３の抵抗値は互
いに等しく、また抵抗２４と抵抗２５の抵抗値は互いに
等しいものとする（次式（１）参照）。
いに等しく、また抵抗２４と抵抗２５の抵抗値は互いに
等しいものとする（次式（１）参照）。
【００２２】Ｒ22＝Ｒ23、Ｒ24＝Ｒ25 …（１）
【００２３】（ｉ）ＶC＝０の場合 トランジスタ７のベースの電位（電圧源２１の電圧値Ｖ
21）の方が、トランジスタ８のベースの電位よりも高く
なるので、トランジスタ７がオン状態、トランジスタ８
はオフ状態となり、定電流源１５の電流Ｉ15は全てトラ
ンジスタ７に流れる。
21）の方が、トランジスタ８のベースの電位よりも高く
なるので、トランジスタ７がオン状態、トランジスタ８
はオフ状態となり、定電流源１５の電流Ｉ15は全てトラ
ンジスタ７に流れる。
【００２４】このため、抵抗２３と抵抗２５との接続点
の電位Ｖ35は次式（２）のようになる。
の電位Ｖ35は次式（２）のようになる。
【００２５】
【数１】
【００２６】ここで、電源電圧ＶCC＞Ｖ7（トランジス
タ７のコレクタ電圧）であることから、上式（２）の右
辺第２項は正数となり、上式（２）より、次式（３）と
なる。
タ７のコレクタ電圧）であることから、上式（２）の右
辺第２項は正数となり、上式（２）より、次式（３）と
なる。
【００２７】Ｖ35＞Ｖ7 …（３）
【００２８】ii）ＶC＝Ｖ21の場合 トランジスタ７のベースの電位と、トランジスタ８のベ
ースの電位と、が互いに等しくなるので、トランジスタ
７とトランジスタ８とには、定電流源１５からの定電流
値の半分、すなわちＩ15／２ずつの互いに等しい電流が
流れるので、トランジスタ７のコレクタから抵抗２４を
介してトランジスタ８のコレクタに流れる電流をＩ24と
すると、抵抗２２に流れる電流は、Ｉ15／２＋Ｉ24、抵
抗２３に流れる電流は、Ｉ15／２−Ｉ24となるので、Ｖ
7、Ｖ35はそれぞれ次式（４）、（５）で与えられる。
ースの電位と、が互いに等しくなるので、トランジスタ
７とトランジスタ８とには、定電流源１５からの定電流
値の半分、すなわちＩ15／２ずつの互いに等しい電流が
流れるので、トランジスタ７のコレクタから抵抗２４を
介してトランジスタ８のコレクタに流れる電流をＩ24と
すると、抵抗２２に流れる電流は、Ｉ15／２＋Ｉ24、抵
抗２３に流れる電流は、Ｉ15／２−Ｉ24となるので、Ｖ
7、Ｖ35はそれぞれ次式（４）、（５）で与えられる。
【００２９】
【数２】
【００３０】ここで、上式（１）より、Ｒ22＝Ｒ23であ
ることから、上式（４）、（５）式から、次式（６）と
なる。
ることから、上式（４）、（５）式から、次式（６）と
なる。
【００３１】Ｖ35＞Ｖ7 …（６）
【００３２】（iii）ＶC＝ＶCCの場合 トランジスタ８のベースの電位がトランジスタ７のベー
スの電位よりも高くなるのでトランジスタ８がオン、ト
ランジスタ７がオフになり、定電流源１５の定電流Ｉ15
は全てトランジスタ８に流れる。
スの電位よりも高くなるのでトランジスタ８がオン、ト
ランジスタ７がオフになり、定電流源１５の定電流Ｉ15
は全てトランジスタ８に流れる。
【００３３】上式（１）より、Ｒ22＝Ｒ23、Ｒ24＝Ｒ25
であることから、 Ｒ22＋Ｒ24＝Ｒ23＋Ｒ25 となり、抵抗２２、２４と抵抗２３、２５には同一の電
流Ｉ15／２が流れる。
であることから、 Ｒ22＋Ｒ24＝Ｒ23＋Ｒ25 となり、抵抗２２、２４と抵抗２３、２５には同一の電
流Ｉ15／２が流れる。
【００３４】従って、Ｖ7、Ｖ35は次式（７）、（８）
で与えられる。
で与えられる。
【００３５】Ｖ7＝ＶCC−（Ｉ15／２）Ｒ22 …（７） Ｖ35＝ＶCC−（Ｉ15／２）Ｒ23 …（８）
【００３６】ここで、上式（１）より、Ｒ22＝Ｒ23であ
るため、上式（７）、（８）より、 Ｖ7＝Ｖ35 となる。
るため、上式（７）、（８）より、 Ｖ7＝Ｖ35 となる。
【００３７】図３に、本発明の実施の形態の利得制御特
性を示す。本発明の実施の形態においては、上記したよ
うに、制御電圧発生回路の出力電圧である、トランジス
タ２、３の共通ベース電圧Ｖ35と、トランジスタ１、４
の共通ベース電圧Ｖ7について、全利得制御範囲におい
て、Ｖ35≧Ｖ7となり、反転することはなく、図３に示
すように、出力電圧の位相は反転しない。また、広い利
得制御範囲が得られる。
性を示す。本発明の実施の形態においては、上記したよ
うに、制御電圧発生回路の出力電圧である、トランジス
タ２、３の共通ベース電圧Ｖ35と、トランジスタ１、４
の共通ベース電圧Ｖ7について、全利得制御範囲におい
て、Ｖ35≧Ｖ7となり、反転することはなく、図３に示
すように、出力電圧の位相は反転しない。また、広い利
得制御範囲が得られる。
【００３８】図２は、本発明の第２の実施の形態の構成
を示す図である。この実施の形態と図１に示した前記第
１の実施の形態との相違点は、制御電圧発生回路の抵抗
２２〜２５を、ダイオード２６〜２９に置換えた点であ
る。すなわち、トランジスタ７のコレクタにはダイオー
ド２６のカソードが接続され、ダイオード２６のアノー
ドは電源電圧供給端子１６に接続され、トランジスタ８
のコレクタと電源電圧供給端子１６の間にはダイオード
２７、２９が直列接続され、ダイオード２７のアノード
は電源電圧供給端子１６に接続され、ダイオード２９の
カソードがトランジスタ８のコレクタに接続されてい
る。また、ダイオード２８はアノードをトランジスタ７
のコレクタに接続し、カソードをトランジスタ８のコレ
クタに接続している。前記第１の実施の形態における抵
抗２２〜２５の抵抗値Ｒ２２、Ｒ２３、Ｒ２４、Ｒ２５
は、ダイオード２６の飽和電流値ＩＳ１、ダイオード２
７の飽和電流値ＩＳ２、ダイオード２８の飽和電流値Ｉ
Ｓ３、ダイオード２９の飽和電流値ＩＳ４で置き換えら
れる。その他の構成は同一とされ、上記第１の実施の形
態と同様に動作する。
を示す図である。この実施の形態と図１に示した前記第
１の実施の形態との相違点は、制御電圧発生回路の抵抗
２２〜２５を、ダイオード２６〜２９に置換えた点であ
る。すなわち、トランジスタ７のコレクタにはダイオー
ド２６のカソードが接続され、ダイオード２６のアノー
ドは電源電圧供給端子１６に接続され、トランジスタ８
のコレクタと電源電圧供給端子１６の間にはダイオード
２７、２９が直列接続され、ダイオード２７のアノード
は電源電圧供給端子１６に接続され、ダイオード２９の
カソードがトランジスタ８のコレクタに接続されてい
る。また、ダイオード２８はアノードをトランジスタ７
のコレクタに接続し、カソードをトランジスタ８のコレ
クタに接続している。前記第１の実施の形態における抵
抗２２〜２５の抵抗値Ｒ２２、Ｒ２３、Ｒ２４、Ｒ２５
は、ダイオード２６の飽和電流値ＩＳ１、ダイオード２
７の飽和電流値ＩＳ２、ダイオード２８の飽和電流値Ｉ
Ｓ３、ダイオード２９の飽和電流値ＩＳ４で置き換えら
れる。その他の構成は同一とされ、上記第１の実施の形
態と同様に動作する。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
全利得制御範囲において制御電圧発生回路の出力電圧の
位相は反転せず、この制御電圧発生回路を用いることに
より、全利得制御範囲において出力信号の位相が反転し
ない利得可変増幅器を得ることができ、また広い利得制
御範囲も得ることができるという効果を有する。
全利得制御範囲において制御電圧発生回路の出力電圧の
位相は反転せず、この制御電圧発生回路を用いることに
より、全利得制御範囲において出力信号の位相が反転し
ない利得可変増幅器を得ることができ、また広い利得制
御範囲も得ることができるという効果を有する。
【図１】本発明の第１の実施の形態の回路構成を示す図
である。
である。
【図２】本発明の第２の実施の形態の回路構成を示す図
である。
である。
【図３】本発明の実施の形態に係る利得可変増幅器の利
得制御特性を示す図である。
得制御特性を示す図である。
【図４】従来の利得可変増幅器の回路構成を示す図であ
る。
る。
【図５】従来の利得可変増幅器の利得制御特性を示す図
である。
である。
１〜８ トランジスタ ９〜１２、２２〜２５、３０、３１ 抵抗 １３〜１５ 定電流源 １６ 電源電圧供給端子 １７ 出力端子 １８、１９ 入力端子 ２０ 利得制御端子 ２１、３２ 定電圧源 ２６〜２９ ダイオード
Claims (7)
- 【請求項１】利得を可変に制御する制御電圧に基づき入
力信号を増幅出力する双差動回路と、 該双差動回路に対して制御電圧を供給する制御電圧発生
回路と、 を備えた利得可変増幅器において、 前記制御電圧発生回路が、利得制御範囲において、前記
制御電圧の位相を反転しないように構成されたことを特
徴とする利得可変増幅器。 - 【請求項２】前記制御電圧発生回路が、 エミッタが共通接続されて定電流源に接続され、ベース
がそれぞれ定電圧源と利得制御端子に接続され、コレク
タ同士が抵抗を介して接続されると共に、負荷抵抗素子
を介して電源に接続されてなる第１、第２のトランジス
タからなる差動対を備え、 前記双差動回路の第１、第２の共通ベース電圧には、前
記第１のトランジスタのコレクタ電圧及び、前記第２の
トランジスタのコレクタ電圧と電源電圧を抵抗分圧して
なる電圧が第１、第２の制御電圧として供給され、且つ
前記定電圧源の電圧と前記利得制御端子の制御電圧の大
小の如何にかかわらず、前第１、第２の制御電圧の大小
が入れ替わらないように構成されたことを特徴とする請
求項１記載の利得可変増幅器。 - 【請求項３】前記制御電圧発生回路が、 エミッタが共通接続され定電流源を介して基準電位に接
続される第１及び第２のトランジスタからなる差動回路
と、 前記差動回路の第１の出力と電源電圧供給端子との間に
接続された第１の抵抗素子と、 前記差動対の第２の出力と前記電源電圧供給端子との間
に直列に接続された第２、第３の抵抗と、 前記差動回路の第１の出力と第２の出力との間に接続さ
れた第４の抵抗と、 を備え、 前記第１の抵抗の抵抗値（Ｒ１）と前記第２の抵抗の抵
抗値（Ｒ２）とが等しく、 前記第３の抵抗の抵抗値（Ｒ３）と前記第４の抵抗の抵
抗値（Ｒ４）とが等しく、 前記差動回路の第１の出力と前記第１の抵抗と前記第４
の抵抗との共通接続点と、前記第２の抵抗と前記第３の
抵抗との共通接続点とからそれぞれ制御電圧を出力する
ことを特徴とする請求項１記載の利得可変増幅器。 - 【請求項４】前記第１〜第４の抵抗の抵抗値Ｒ１〜Ｒ４
を互いに等しく設定したことを特徴とする請求項３記載
の利得可変増幅器。 - 【請求項５】前記第１〜第４の抵抗を、第１〜第４のダ
イオードで置き換えたことを特徴とする請求項３記載の
利得可変増幅器。 - 【請求項６】前記第１のダイオードの飽和電流値ＩＳ
１、前記第２のダイオードの飽和電流値ＩＳ２、前記第
３のダイオードの飽和電流値ＩＳ３、前記第４のダイオ
ードの飽和電流値ＩＳ４とした際に、ＩＳ１＝ＩＳ２＝
ＩＳ３＝ＩＳ４としたことを特徴とする請求項４記載の
利得可変増幅器。 - 【請求項７】前記双差動回路が、 入力信号電圧をそれぞれベース入力とする第１の差動回
路と、 共通エミッタが前記第１の差動回路の第１、第２の出力
にそれぞれ接続された第２、第３の差動回路と、を備
え、 前記第２、第３の差動回路をそれぞれ構成する各差動ト
ランジスタ対の、一方のベース同士は、共通接続されて
第１の制御電圧が供給され、他方のベース同士は共通接
続されて第２の制御電圧が供給されてなり、 前記第２、第３の差動回路の少なくとも一方の出力同士
を接続して負荷を介して電源に接続すると共に、出力端
子に接続してなることを特徴とする請求項１又は２記載
の利得可変制御回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168393A JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
| US08/869,903 US5914637A (en) | 1996-06-07 | 1997-06-05 | Gain-variable amplifier with wide control range |
| EP97109133A EP0812062B1 (en) | 1996-06-07 | 1997-06-05 | Gain-variable amplifier with wide control range |
| DE69717540T DE69717540T2 (de) | 1996-06-07 | 1997-06-05 | Verstärker mit variabler Verstärkung und grossem Steuerbereich |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168393A JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331221A true JPH09331221A (ja) | 1997-12-22 |
| JP3058087B2 JP3058087B2 (ja) | 2000-07-04 |
Family
ID=15867290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8168393A Expired - Fee Related JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5914637A (ja) |
| EP (1) | EP0812062B1 (ja) |
| JP (1) | JP3058087B2 (ja) |
| DE (1) | DE69717540T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205470A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得調整回路および増幅回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307897A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | ガンマ変換回路 |
| US6392487B1 (en) * | 2000-08-02 | 2002-05-21 | Rf Micro Devices, Inc | Variable gain amplifier |
| US6670847B1 (en) | 2002-01-18 | 2003-12-30 | Xilinx, Inc. | Inductive amplifier with a feed forward boost |
| KR20110093151A (ko) * | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 전압 발생 회로 및 전압 발생 회로를 구비하는 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7803561A (nl) * | 1978-04-04 | 1979-10-08 | Philips Nv | Regelschakeling. |
| NL182684C (nl) * | 1979-11-23 | 1988-04-18 | Philips Nv | Regelbare vermenigvuldigschakeling bevattende eerste en tweede transistoren in lange staartschakeling met gekoppelde emitterelektroden. |
| JPS5787219A (en) * | 1980-11-17 | 1982-05-31 | Sanyo Electric Co Ltd | Variable gain amplifying circuit |
| JPS59110211A (ja) * | 1982-12-15 | 1984-06-26 | Nec Corp | 利得制御回路 |
| US4695806A (en) * | 1986-04-15 | 1987-09-22 | Tektronix, Inc. | Precision remotely-switched attenuator |
| JPS63276309A (ja) * | 1987-05-07 | 1988-11-14 | Victor Co Of Japan Ltd | 利得制御回路 |
| US5184088A (en) * | 1992-06-10 | 1993-02-02 | Samsung Electronics Co., Ltd. | Controlled-gain transistor amplifier without D-C shift or signal phase reversal in load current |
| JP2946373B2 (ja) * | 1992-07-31 | 1999-09-06 | シャープ株式会社 | 利得可変増幅器 |
-
1996
- 1996-06-07 JP JP8168393A patent/JP3058087B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-05 EP EP97109133A patent/EP0812062B1/en not_active Expired - Lifetime
- 1997-06-05 US US08/869,903 patent/US5914637A/en not_active Expired - Fee Related
- 1997-06-05 DE DE69717540T patent/DE69717540T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205470A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得調整回路および増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0812062A3 (en) | 1999-06-16 |
| DE69717540D1 (de) | 2003-01-16 |
| JP3058087B2 (ja) | 2000-07-04 |
| US5914637A (en) | 1999-06-22 |
| DE69717540T2 (de) | 2003-09-04 |
| EP0812062B1 (en) | 2002-12-04 |
| EP0812062A2 (en) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JP3465952B2 (ja) | 電圧−電流変換器 | |
| US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP2578886B2 (ja) | シュミット・トリガ回路 | |
| JPH0221784Y2 (ja) | ||
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JPH0478204B2 (ja) | ||
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP2797519B2 (ja) | 振幅比較回路 | |
| JPS6133006A (ja) | Ａｇｃ回路 | |
| JPH0628325B2 (ja) | 自動利得制御増幅器 | |
| JPH0220108A (ja) | 自動利得制御回路 | |
| JPH037409A (ja) | バッファ回路 | |
| JPH10240358A (ja) | 定電圧回路 | |
| JPH0734532B2 (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |
|
| LAPS | Cancellation because of no payment of annual fees |