JPH09331221A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPH09331221A JPH09331221A JP8168393A JP16839396A JPH09331221A JP H09331221 A JPH09331221 A JP H09331221A JP 8168393 A JP8168393 A JP 8168393A JP 16839396 A JP16839396 A JP 16839396A JP H09331221 A JPH09331221 A JP H09331221A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- control
- differential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】出力信号の位相が反転せず、利得制御範囲が広
い利得可変増幅器の提供。 【解決手段】双差動回路を利用した利得可変増幅器にお
いて制御電圧の位相が反転しない制御電圧発生回路を備
え、この制御電圧発生回路はエミッタが共通接続されて
定電流源に接続され各ベースが定電圧源21と利得制御電
圧端子20に接続され、コレクタ同士が抵抗24を介して接
続されると共に、抵抗素子を介して電源に接続されてな
るトランジスタ7、8からなる差動対を備え、双差動回
路を構成するトランジスタ2、3、及びトランジスタ
1、4の共通ベース電圧には、トランジスタ7のコレク
タ電圧及び抵抗23、25の接続点の電圧が制御電圧として
供給され、定電圧源と利得制御端子電圧の大小にかかわ
らず、制御電圧の大小が反転しない。
い利得可変増幅器の提供。 【解決手段】双差動回路を利用した利得可変増幅器にお
いて制御電圧の位相が反転しない制御電圧発生回路を備
え、この制御電圧発生回路はエミッタが共通接続されて
定電流源に接続され各ベースが定電圧源21と利得制御電
圧端子20に接続され、コレクタ同士が抵抗24を介して接
続されると共に、抵抗素子を介して電源に接続されてな
るトランジスタ7、8からなる差動対を備え、双差動回
路を構成するトランジスタ2、3、及びトランジスタ
1、4の共通ベース電圧には、トランジスタ7のコレク
タ電圧及び抵抗23、25の接続点の電圧が制御電圧として
供給され、定電圧源と利得制御端子電圧の大小にかかわ
らず、制御電圧の大小が反転しない。
Description
【0001】
【発明の属する技術分野】本発明は、利得可変増幅器に
関し、特に、利得制御範囲において好ましくは出力信号
の位相が反転せず、且つ広い利得制御範囲を具備した利
特可変増幅器に関する。
関し、特に、利得制御範囲において好ましくは出力信号
の位相が反転せず、且つ広い利得制御範囲を具備した利
特可変増幅器に関する。
【0002】
【従来の技術】従来の利得可変増幅器は、例えば図4に
示すように、利得を制御するトランジスタ1〜6から構
成される双差動回路と、抵抗30、31から構成される
制御電圧発生回路と、を備えて構成される。
示すように、利得を制御するトランジスタ1〜6から構
成される双差動回路と、抵抗30、31から構成される
制御電圧発生回路と、を備えて構成される。
【0003】図4を参照して、従来の利得可変増幅器に
おいて、エミッタが抵抗10を介して共通接続されると
共に各エミッタが定電流源13、14を介して基準電位
に接続され、ベースに入力端子18、19からの入力信
号電圧を入力する差動対トランジスタ5、6のうち、ト
ランジスタ5のコレクタは、差動対トランジスタ1、2
の共通接続されたエミッタに接続され、トランジスタ6
のコレクタは差動対トランジスタ3、4の共通接続され
たエミッタに接続されている。そして、トランジスタ
2、3のベースは共通接続されて、利得制御端子20か
らの利得制御電圧を分圧する抵抗30、31の接続点に
接続され、トランジスタ1、4のベースは共通接続され
て抵抗30と定電圧源32との接続点に接続され、また
トランジスタ1、3のコレクタは電源電圧供給端子16
に接続され、トランジスタ2、4のコレクタは共通接続
されて抵抗9を介して電源電圧供給端子16に接続され
ると共に、出力端子17に接続されている。
おいて、エミッタが抵抗10を介して共通接続されると
共に各エミッタが定電流源13、14を介して基準電位
に接続され、ベースに入力端子18、19からの入力信
号電圧を入力する差動対トランジスタ5、6のうち、ト
ランジスタ5のコレクタは、差動対トランジスタ1、2
の共通接続されたエミッタに接続され、トランジスタ6
のコレクタは差動対トランジスタ3、4の共通接続され
たエミッタに接続されている。そして、トランジスタ
2、3のベースは共通接続されて、利得制御端子20か
らの利得制御電圧を分圧する抵抗30、31の接続点に
接続され、トランジスタ1、4のベースは共通接続され
て抵抗30と定電圧源32との接続点に接続され、また
トランジスタ1、3のコレクタは電源電圧供給端子16
に接続され、トランジスタ2、4のコレクタは共通接続
されて抵抗9を介して電源電圧供給端子16に接続され
ると共に、出力端子17に接続されている。
【0004】次に、図4に示した従来の利得可変増幅器
の動作について説明する。
の動作について説明する。
【0005】利得制御端子20に印加される電圧値をV
C、電圧源32の電圧値をV32とし、入力端子18に入
力信号を印加し、入力端子19にバイアス電圧を印加す
る。VC>V32、VC=V32、VC<V32の3つの場合に
ついて以下で説明する。
C、電圧源32の電圧値をV32とし、入力端子18に入
力信号を印加し、入力端子19にバイアス電圧を印加す
る。VC>V32、VC=V32、VC<V32の3つの場合に
ついて以下で説明する。
【0006】(i)VC>V32の場合 トランジスタ2、3の共通ベースの電位の方が、トラン
ジスタ1、4の共通ベースの電位よりも高くなるので、
トランジスタ6、4を経由してトランジスタ4のコレク
タに出力される正相信号よりも、トランジスタ5、2を
経由してトランジスタ2のコレクタに出力される逆相信
号の方が大きくなる。従って、出力端子17には、上記
の正相信号と逆相信号とが加算されるので逆相信号が出
力されることになり、その大きさは利得制御電圧VCが
大きくなるにつれて大きくなる。
ジスタ1、4の共通ベースの電位よりも高くなるので、
トランジスタ6、4を経由してトランジスタ4のコレク
タに出力される正相信号よりも、トランジスタ5、2を
経由してトランジスタ2のコレクタに出力される逆相信
号の方が大きくなる。従って、出力端子17には、上記
の正相信号と逆相信号とが加算されるので逆相信号が出
力されることになり、その大きさは利得制御電圧VCが
大きくなるにつれて大きくなる。
【0007】(ii)VC=V32の場合 トランジスタ2、3の共通ベースの電位と、トランジス
タ1、4の共通ベースの電位とが等しくなるので、トラ
ンジスタ6、4を経由してトランジスタ4のコレクタに
出力される正相信号の大きさと、トランジスタ5、2を
経由してトランジスタ2のコレクタに出力される逆相信
号と、の大きさが等しくなる。従って、出力端子17で
は、大きさが等しい正相信号と逆相信号が足されるの
で、信号は出力されない。
タ1、4の共通ベースの電位とが等しくなるので、トラ
ンジスタ6、4を経由してトランジスタ4のコレクタに
出力される正相信号の大きさと、トランジスタ5、2を
経由してトランジスタ2のコレクタに出力される逆相信
号と、の大きさが等しくなる。従って、出力端子17で
は、大きさが等しい正相信号と逆相信号が足されるの
で、信号は出力されない。
【0008】(iii)VC<V32の場合 トランジスタ2、3の共通ベースの電位の方がトランジ
スタ1、4の共通ベースの電位よりも低くなるので、ト
ランジスタ6、4を経由してトランジスタ4のコレクタ
に出力される正相信号よりも、トランジスタ5、2を経
由してトランジスタ2のコレクタに出力される逆相信号
の方が小さくなる。従って、出力端子17では上記の正
相信号と逆相信号が足されるので、正相信号が出力され
ることになり、その大きさはVCが小さくなるにつれて
大きくなる。
スタ1、4の共通ベースの電位よりも低くなるので、ト
ランジスタ6、4を経由してトランジスタ4のコレクタ
に出力される正相信号よりも、トランジスタ5、2を経
由してトランジスタ2のコレクタに出力される逆相信号
の方が小さくなる。従って、出力端子17では上記の正
相信号と逆相信号が足されるので、正相信号が出力され
ることになり、その大きさはVCが小さくなるにつれて
大きくなる。
【0009】図5は、以上説明した(i)、(ii)、
(iii)の利得制御特性を図示したものであり、横軸は
利得制御電圧、縦軸は利得を示している。図5におい
て、A点が上記(ii)の場合に相当する。
(iii)の利得制御特性を図示したものであり、横軸は
利得制御電圧、縦軸は利得を示している。図5におい
て、A点が上記(ii)の場合に相当する。
【0010】
【発明が解決しようとする課題】上記したように、従来
の利得可変増幅器においては、利得制御範囲において、
出力信号の位相が反転し、また利得制御範囲が狭い(図
5のA点を中心として両側範囲)という問題点があっ
た。
の利得可変増幅器においては、利得制御範囲において、
出力信号の位相が反転し、また利得制御範囲が狭い(図
5のA点を中心として両側範囲)という問題点があっ
た。
【0011】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、出力信号の位相が反転
せずに、且つ利得制御範囲が広い利得可変増幅器を提供
することにある。
れたものであって、その目的は、出力信号の位相が反転
せずに、且つ利得制御範囲が広い利得可変増幅器を提供
することにある。
【0012】
【課題を解決するための手段】前記目的を達成するため
に、本発明の利得可変増幅器は、利得を可変に制御する
制御電圧に基づき入力信号を増幅出力する双差動回路
と、該双差動回路に対して制御電圧を供給する制御電圧
発生回路と、を備えた利得可変増幅器において、前記制
御電圧発生回路が、利得制御範囲において、前記制御電
圧の位相が反転しないように構成されたことを特徴とす
る。
に、本発明の利得可変増幅器は、利得を可変に制御する
制御電圧に基づき入力信号を増幅出力する双差動回路
と、該双差動回路に対して制御電圧を供給する制御電圧
発生回路と、を備えた利得可変増幅器において、前記制
御電圧発生回路が、利得制御範囲において、前記制御電
圧の位相が反転しないように構成されたことを特徴とす
る。
【0013】本発明においては、上記制御電圧発生回路
が、エミッタが共通接続されて定電流源に接続され、ベ
ースがそれぞれ定電圧源と利得制御端子に接続され、コ
レクタ同士が抵抗を介して接続されると共に、負荷抵抗
素子を介して電源に接続されてなる第1、第2のトラン
ジスタからなる差動対を備え、前記双差動回路の第1、
第2の共通ベース電圧には、前記第1のトランジスタの
コレクタ電圧及び、前記第2のトランジスタのコレクタ
電圧と電源電圧を抵抗分圧してなる電圧が第1、第2の
制御電圧として供給され、且つ前記定電圧源の電圧と前
記利得制御端子の制御電圧の大小の如何にかかわらず、
前第1、第2の制御電圧の大小が入れ替わらないように
構成されたことを特徴とする。
が、エミッタが共通接続されて定電流源に接続され、ベ
ースがそれぞれ定電圧源と利得制御端子に接続され、コ
レクタ同士が抵抗を介して接続されると共に、負荷抵抗
素子を介して電源に接続されてなる第1、第2のトラン
ジスタからなる差動対を備え、前記双差動回路の第1、
第2の共通ベース電圧には、前記第1のトランジスタの
コレクタ電圧及び、前記第2のトランジスタのコレクタ
電圧と電源電圧を抵抗分圧してなる電圧が第1、第2の
制御電圧として供給され、且つ前記定電圧源の電圧と前
記利得制御端子の制御電圧の大小の如何にかかわらず、
前第1、第2の制御電圧の大小が入れ替わらないように
構成されたことを特徴とする。
【0014】また、本発明における、前記制御電圧発生
回路は、好ましくは、エミッタが共通接続され定電流源
を介して基準電位に接続される第1及び第2のトランジ
スタからなる差動回路と、前記差動回路の第1の出力と
電源電圧供給端子との間に接続された第1の抵抗素子
と、前記差動対の第2の出力と前記電源電圧供給端子と
の間に直列に接続された第2、第3の抵抗と、前記差動
回路の第1の出力と第2の出力との間に接続された第4
の抵抗と、を備え、前記第1の抵抗の抵抗値(R1)と
前記第2の抵抗の抵抗値(R2)とが等しく、前記第3
の抵抗の抵抗値(R3)と前記第4の抵抗の抵抗値(R
4)とが等しく、前記差動回路の第1の出力と前記第1
の抵抗と前記第4の抵抗との共通接続点と、前記第2の
抵抗と前記第3の抵抗との共通接続点とからそれぞれ制
御電圧を出力することを特徴とする。
回路は、好ましくは、エミッタが共通接続され定電流源
を介して基準電位に接続される第1及び第2のトランジ
スタからなる差動回路と、前記差動回路の第1の出力と
電源電圧供給端子との間に接続された第1の抵抗素子
と、前記差動対の第2の出力と前記電源電圧供給端子と
の間に直列に接続された第2、第3の抵抗と、前記差動
回路の第1の出力と第2の出力との間に接続された第4
の抵抗と、を備え、前記第1の抵抗の抵抗値(R1)と
前記第2の抵抗の抵抗値(R2)とが等しく、前記第3
の抵抗の抵抗値(R3)と前記第4の抵抗の抵抗値(R
4)とが等しく、前記差動回路の第1の出力と前記第1
の抵抗と前記第4の抵抗との共通接続点と、前記第2の
抵抗と前記第3の抵抗との共通接続点とからそれぞれ制
御電圧を出力することを特徴とする。
【0015】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図1は、本発明の第1の実
施の形態の回路構成を示す図である。図1において、上
記従来技術の説明で参照した図4と同一機能を有する要
素には同一の参照符号が付されている。
を参照して以下に説明する。図1は、本発明の第1の実
施の形態の回路構成を示す図である。図1において、上
記従来技術の説明で参照した図4と同一機能を有する要
素には同一の参照符号が付されている。
【0016】図1を参照して、本発明の実施の形態にお
いては、エミッタが抵抗10を介して共通接続されると
共に各エミッタには定電流源13、14が接続され、ベ
ースに入力端子18、19からの入力信号電圧をそれぞ
れ入力する差動対トランジスタ5、6のうち、トランジ
スタ5のコレクタは、差動対トランジスタ1、2の共通
接続されたエミッタに接続され、トランジスタ6のコレ
クタは差動対トランジスタ3、4の共通接続されたエミ
ッタに接続されている。そして、トランジスタ2、3の
ベースは共通接続されて抵抗23、25の接続点に接続
され、トランジスタ1、4のベースは共通接続されてト
ランジスタ7のコレクタ、抵抗22、24の共通接続点
に接続され、トランジスタ1、3のコレクタは電源電圧
供給端子16に接続され、トランジスタ2、4のコレク
タは共通接続されて抵抗9を介して電源電圧供給端子1
6に接続されると共に出力端子17に接続されている。
いては、エミッタが抵抗10を介して共通接続されると
共に各エミッタには定電流源13、14が接続され、ベ
ースに入力端子18、19からの入力信号電圧をそれぞ
れ入力する差動対トランジスタ5、6のうち、トランジ
スタ5のコレクタは、差動対トランジスタ1、2の共通
接続されたエミッタに接続され、トランジスタ6のコレ
クタは差動対トランジスタ3、4の共通接続されたエミ
ッタに接続されている。そして、トランジスタ2、3の
ベースは共通接続されて抵抗23、25の接続点に接続
され、トランジスタ1、4のベースは共通接続されてト
ランジスタ7のコレクタ、抵抗22、24の共通接続点
に接続され、トランジスタ1、3のコレクタは電源電圧
供給端子16に接続され、トランジスタ2、4のコレク
タは共通接続されて抵抗9を介して電源電圧供給端子1
6に接続されると共に出力端子17に接続されている。
【0017】本発明の第1の実施の形態においては、ト
ランジスタ1〜6から構成される利得を制御する双差動
回路は、上記した従来技術と同一とされ、トランジスタ
7、8、抵抗11、12、22、23、24、25、定
電流源15、電圧源21から構成される制御電圧発生回
路が、上記従来技術と相違している。
ランジスタ1〜6から構成される利得を制御する双差動
回路は、上記した従来技術と同一とされ、トランジスタ
7、8、抵抗11、12、22、23、24、25、定
電流源15、電圧源21から構成される制御電圧発生回
路が、上記従来技術と相違している。
【0018】この制御電圧発生回路の構成について説明
する。
する。
【0019】トランジスタ7、8のエミッタは共通接続
されて定電流源15を介して基準電位に接続され、トラ
ンジスタ7のコレクタは、抵抗22を介して電源電圧供
給端子16に接続されると共に、抵抗24を介してトラ
ンジスタ8のコレクタに接続され、トランジスタ7のベ
ースは、電圧源21を介して基準電位に接続されると共
に、抵抗11を介してトランジスタ8のベースに接続さ
れている。また、トランジスタ8のベースは抵抗12を
介して利得制御端子20に接続され、トランジスタ8の
コレクタは、直列接続された抵抗25、23を介して電
源電圧供給端子16に接続されている。
されて定電流源15を介して基準電位に接続され、トラ
ンジスタ7のコレクタは、抵抗22を介して電源電圧供
給端子16に接続されると共に、抵抗24を介してトラ
ンジスタ8のコレクタに接続され、トランジスタ7のベ
ースは、電圧源21を介して基準電位に接続されると共
に、抵抗11を介してトランジスタ8のベースに接続さ
れている。また、トランジスタ8のベースは抵抗12を
介して利得制御端子20に接続され、トランジスタ8の
コレクタは、直列接続された抵抗25、23を介して電
源電圧供給端子16に接続されている。
【0020】次に、制御電圧発生回路の動作について説
明する。抵抗22、23、24、25の抵抗値をそれぞ
れR22、R23、R24、R25、定電流源15の定電流値を
I15、電圧源21の電圧値をV21、電源電圧をVCC、利
得制御端子20に印加される利得制御電圧をVC、トラ
ンジスタ7のコレクタ電位をV7、抵抗23と抵抗25
との共通接続点の電位をV35とし、VC=0、VC=
V21、VC=VCCの3つの場合について、V7とV35との
関係を求める。
明する。抵抗22、23、24、25の抵抗値をそれぞ
れR22、R23、R24、R25、定電流源15の定電流値を
I15、電圧源21の電圧値をV21、電源電圧をVCC、利
得制御端子20に印加される利得制御電圧をVC、トラ
ンジスタ7のコレクタ電位をV7、抵抗23と抵抗25
との共通接続点の電位をV35とし、VC=0、VC=
V21、VC=VCCの3つの場合について、V7とV35との
関係を求める。
【0021】ただし、抵抗22と抵抗23の抵抗値は互
いに等しく、また抵抗24と抵抗25の抵抗値は互いに
等しいものとする(次式(1)参照)。
いに等しく、また抵抗24と抵抗25の抵抗値は互いに
等しいものとする(次式(1)参照)。
【0022】R22=R23、R24=R25 …(1)
【0023】(i)VC=0の場合 トランジスタ7のベースの電位(電圧源21の電圧値V
21)の方が、トランジスタ8のベースの電位よりも高く
なるので、トランジスタ7がオン状態、トランジスタ8
はオフ状態となり、定電流源15の電流I15は全てトラ
ンジスタ7に流れる。
21)の方が、トランジスタ8のベースの電位よりも高く
なるので、トランジスタ7がオン状態、トランジスタ8
はオフ状態となり、定電流源15の電流I15は全てトラ
ンジスタ7に流れる。
【0024】このため、抵抗23と抵抗25との接続点
の電位V35は次式(2)のようになる。
の電位V35は次式(2)のようになる。
【0025】
【数1】
【0026】ここで、電源電圧VCC>V7(トランジス
タ7のコレクタ電圧)であることから、上式(2)の右
辺第2項は正数となり、上式(2)より、次式(3)と
なる。
タ7のコレクタ電圧)であることから、上式(2)の右
辺第2項は正数となり、上式(2)より、次式(3)と
なる。
【0027】V35>V7 …(3)
【0028】ii)VC=V21の場合 トランジスタ7のベースの電位と、トランジスタ8のベ
ースの電位と、が互いに等しくなるので、トランジスタ
7とトランジスタ8とには、定電流源15からの定電流
値の半分、すなわちI15/2ずつの互いに等しい電流が
流れるので、トランジスタ7のコレクタから抵抗24を
介してトランジスタ8のコレクタに流れる電流をI24と
すると、抵抗22に流れる電流は、I15/2+I24、抵
抗23に流れる電流は、I15/2−I24となるので、V
7、V35はそれぞれ次式(4)、(5)で与えられる。
ースの電位と、が互いに等しくなるので、トランジスタ
7とトランジスタ8とには、定電流源15からの定電流
値の半分、すなわちI15/2ずつの互いに等しい電流が
流れるので、トランジスタ7のコレクタから抵抗24を
介してトランジスタ8のコレクタに流れる電流をI24と
すると、抵抗22に流れる電流は、I15/2+I24、抵
抗23に流れる電流は、I15/2−I24となるので、V
7、V35はそれぞれ次式(4)、(5)で与えられる。
【0029】
【数2】
【0030】ここで、上式(1)より、R22=R23であ
ることから、上式(4)、(5)式から、次式(6)と
なる。
ることから、上式(4)、(5)式から、次式(6)と
なる。
【0031】V35>V7 …(6)
【0032】(iii)VC=VCCの場合 トランジスタ8のベースの電位がトランジスタ7のベー
スの電位よりも高くなるのでトランジスタ8がオン、ト
ランジスタ7がオフになり、定電流源15の定電流I15
は全てトランジスタ8に流れる。
スの電位よりも高くなるのでトランジスタ8がオン、ト
ランジスタ7がオフになり、定電流源15の定電流I15
は全てトランジスタ8に流れる。
【0033】上式(1)より、R22=R23、R24=R25
であることから、 R22+R24=R23+R25 となり、抵抗22、24と抵抗23、25には同一の電
流I15/2が流れる。
であることから、 R22+R24=R23+R25 となり、抵抗22、24と抵抗23、25には同一の電
流I15/2が流れる。
【0034】従って、V7、V35は次式(7)、(8)
で与えられる。
で与えられる。
【0035】V7=VCC−(I15/2)R22 …(7) V35=VCC−(I15/2)R23 …(8)
【0036】ここで、上式(1)より、R22=R23であ
るため、上式(7)、(8)より、 V7=V35 となる。
るため、上式(7)、(8)より、 V7=V35 となる。
【0037】図3に、本発明の実施の形態の利得制御特
性を示す。本発明の実施の形態においては、上記したよ
うに、制御電圧発生回路の出力電圧である、トランジス
タ2、3の共通ベース電圧V35と、トランジスタ1、4
の共通ベース電圧V7について、全利得制御範囲におい
て、V35≧V7となり、反転することはなく、図3に示
すように、出力電圧の位相は反転しない。また、広い利
得制御範囲が得られる。
性を示す。本発明の実施の形態においては、上記したよ
うに、制御電圧発生回路の出力電圧である、トランジス
タ2、3の共通ベース電圧V35と、トランジスタ1、4
の共通ベース電圧V7について、全利得制御範囲におい
て、V35≧V7となり、反転することはなく、図3に示
すように、出力電圧の位相は反転しない。また、広い利
得制御範囲が得られる。
【0038】図2は、本発明の第2の実施の形態の構成
を示す図である。この実施の形態と図1に示した前記第
1の実施の形態との相違点は、制御電圧発生回路の抵抗
22〜25を、ダイオード26〜29に置換えた点であ
る。すなわち、トランジスタ7のコレクタにはダイオー
ド26のカソードが接続され、ダイオード26のアノー
ドは電源電圧供給端子16に接続され、トランジスタ8
のコレクタと電源電圧供給端子16の間にはダイオード
27、29が直列接続され、ダイオード27のアノード
は電源電圧供給端子16に接続され、ダイオード29の
カソードがトランジスタ8のコレクタに接続されてい
る。また、ダイオード28はアノードをトランジスタ7
のコレクタに接続し、カソードをトランジスタ8のコレ
クタに接続している。前記第1の実施の形態における抵
抗22〜25の抵抗値R22、R23、R24、R25
は、ダイオード26の飽和電流値IS1、ダイオード2
7の飽和電流値IS2、ダイオード28の飽和電流値I
S3、ダイオード29の飽和電流値IS4で置き換えら
れる。その他の構成は同一とされ、上記第1の実施の形
態と同様に動作する。
を示す図である。この実施の形態と図1に示した前記第
1の実施の形態との相違点は、制御電圧発生回路の抵抗
22〜25を、ダイオード26〜29に置換えた点であ
る。すなわち、トランジスタ7のコレクタにはダイオー
ド26のカソードが接続され、ダイオード26のアノー
ドは電源電圧供給端子16に接続され、トランジスタ8
のコレクタと電源電圧供給端子16の間にはダイオード
27、29が直列接続され、ダイオード27のアノード
は電源電圧供給端子16に接続され、ダイオード29の
カソードがトランジスタ8のコレクタに接続されてい
る。また、ダイオード28はアノードをトランジスタ7
のコレクタに接続し、カソードをトランジスタ8のコレ
クタに接続している。前記第1の実施の形態における抵
抗22〜25の抵抗値R22、R23、R24、R25
は、ダイオード26の飽和電流値IS1、ダイオード2
7の飽和電流値IS2、ダイオード28の飽和電流値I
S3、ダイオード29の飽和電流値IS4で置き換えら
れる。その他の構成は同一とされ、上記第1の実施の形
態と同様に動作する。
【0039】
【発明の効果】以上説明したように、本発明によれば、
全利得制御範囲において制御電圧発生回路の出力電圧の
位相は反転せず、この制御電圧発生回路を用いることに
より、全利得制御範囲において出力信号の位相が反転し
ない利得可変増幅器を得ることができ、また広い利得制
御範囲も得ることができるという効果を有する。
全利得制御範囲において制御電圧発生回路の出力電圧の
位相は反転せず、この制御電圧発生回路を用いることに
より、全利得制御範囲において出力信号の位相が反転し
ない利得可変増幅器を得ることができ、また広い利得制
御範囲も得ることができるという効果を有する。
【図1】本発明の第1の実施の形態の回路構成を示す図
である。
である。
【図2】本発明の第2の実施の形態の回路構成を示す図
である。
である。
【図3】本発明の実施の形態に係る利得可変増幅器の利
得制御特性を示す図である。
得制御特性を示す図である。
【図4】従来の利得可変増幅器の回路構成を示す図であ
る。
る。
【図5】従来の利得可変増幅器の利得制御特性を示す図
である。
である。
1〜8 トランジスタ 9〜12、22〜25、30、31 抵抗 13〜15 定電流源 16 電源電圧供給端子 17 出力端子 18、19 入力端子 20 利得制御端子 21、32 定電圧源 26〜29 ダイオード
Claims (7)
- 【請求項1】利得を可変に制御する制御電圧に基づき入
力信号を増幅出力する双差動回路と、 該双差動回路に対して制御電圧を供給する制御電圧発生
回路と、 を備えた利得可変増幅器において、 前記制御電圧発生回路が、利得制御範囲において、前記
制御電圧の位相を反転しないように構成されたことを特
徴とする利得可変増幅器。 - 【請求項2】前記制御電圧発生回路が、 エミッタが共通接続されて定電流源に接続され、ベース
がそれぞれ定電圧源と利得制御端子に接続され、コレク
タ同士が抵抗を介して接続されると共に、負荷抵抗素子
を介して電源に接続されてなる第1、第2のトランジス
タからなる差動対を備え、 前記双差動回路の第1、第2の共通ベース電圧には、前
記第1のトランジスタのコレクタ電圧及び、前記第2の
トランジスタのコレクタ電圧と電源電圧を抵抗分圧して
なる電圧が第1、第2の制御電圧として供給され、且つ
前記定電圧源の電圧と前記利得制御端子の制御電圧の大
小の如何にかかわらず、前第1、第2の制御電圧の大小
が入れ替わらないように構成されたことを特徴とする請
求項1記載の利得可変増幅器。 - 【請求項3】前記制御電圧発生回路が、 エミッタが共通接続され定電流源を介して基準電位に接
続される第1及び第2のトランジスタからなる差動回路
と、 前記差動回路の第1の出力と電源電圧供給端子との間に
接続された第1の抵抗素子と、 前記差動対の第2の出力と前記電源電圧供給端子との間
に直列に接続された第2、第3の抵抗と、 前記差動回路の第1の出力と第2の出力との間に接続さ
れた第4の抵抗と、 を備え、 前記第1の抵抗の抵抗値(R1)と前記第2の抵抗の抵
抗値(R2)とが等しく、 前記第3の抵抗の抵抗値(R3)と前記第4の抵抗の抵
抗値(R4)とが等しく、 前記差動回路の第1の出力と前記第1の抵抗と前記第4
の抵抗との共通接続点と、前記第2の抵抗と前記第3の
抵抗との共通接続点とからそれぞれ制御電圧を出力する
ことを特徴とする請求項1記載の利得可変増幅器。 - 【請求項4】前記第1〜第4の抵抗の抵抗値R1〜R4
を互いに等しく設定したことを特徴とする請求項3記載
の利得可変増幅器。 - 【請求項5】前記第1〜第4の抵抗を、第1〜第4のダ
イオードで置き換えたことを特徴とする請求項3記載の
利得可変増幅器。 - 【請求項6】前記第1のダイオードの飽和電流値IS
1、前記第2のダイオードの飽和電流値IS2、前記第
3のダイオードの飽和電流値IS3、前記第4のダイオ
ードの飽和電流値IS4とした際に、IS1=IS2=
IS3=IS4としたことを特徴とする請求項4記載の
利得可変増幅器。 - 【請求項7】前記双差動回路が、 入力信号電圧をそれぞれベース入力とする第1の差動回
路と、 共通エミッタが前記第1の差動回路の第1、第2の出力
にそれぞれ接続された第2、第3の差動回路と、を備
え、 前記第2、第3の差動回路をそれぞれ構成する各差動ト
ランジスタ対の、一方のベース同士は、共通接続されて
第1の制御電圧が供給され、他方のベース同士は共通接
続されて第2の制御電圧が供給されてなり、 前記第2、第3の差動回路の少なくとも一方の出力同士
を接続して負荷を介して電源に接続すると共に、出力端
子に接続してなることを特徴とする請求項1又は2記載
の利得可変制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8168393A JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
US08/869,903 US5914637A (en) | 1996-06-07 | 1997-06-05 | Gain-variable amplifier with wide control range |
EP97109133A EP0812062B1 (en) | 1996-06-07 | 1997-06-05 | Gain-variable amplifier with wide control range |
DE69717540T DE69717540T2 (de) | 1996-06-07 | 1997-06-05 | Verstärker mit variabler Verstärkung und grossem Steuerbereich |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8168393A JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331221A true JPH09331221A (ja) | 1997-12-22 |
JP3058087B2 JP3058087B2 (ja) | 2000-07-04 |
Family
ID=15867290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8168393A Expired - Fee Related JP3058087B2 (ja) | 1996-06-07 | 1996-06-07 | 利得可変増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5914637A (ja) |
EP (1) | EP0812062B1 (ja) |
JP (1) | JP3058087B2 (ja) |
DE (1) | DE69717540T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205470A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得調整回路および増幅回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000307897A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | ガンマ変換回路 |
US6392487B1 (en) * | 2000-08-02 | 2002-05-21 | Rf Micro Devices, Inc | Variable gain amplifier |
US6670847B1 (en) | 2002-01-18 | 2003-12-30 | Xilinx, Inc. | Inductive amplifier with a feed forward boost |
KR20110093151A (ko) * | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 전압 발생 회로 및 전압 발생 회로를 구비하는 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7803561A (nl) * | 1978-04-04 | 1979-10-08 | Philips Nv | Regelschakeling. |
NL182684C (nl) * | 1979-11-23 | 1988-04-18 | Philips Nv | Regelbare vermenigvuldigschakeling bevattende eerste en tweede transistoren in lange staartschakeling met gekoppelde emitterelektroden. |
JPS5787219A (en) * | 1980-11-17 | 1982-05-31 | Sanyo Electric Co Ltd | Variable gain amplifying circuit |
JPS59110211A (ja) * | 1982-12-15 | 1984-06-26 | Nec Corp | 利得制御回路 |
US4695806A (en) * | 1986-04-15 | 1987-09-22 | Tektronix, Inc. | Precision remotely-switched attenuator |
JPS63276309A (ja) * | 1987-05-07 | 1988-11-14 | Victor Co Of Japan Ltd | 利得制御回路 |
US5184088A (en) * | 1992-06-10 | 1993-02-02 | Samsung Electronics Co., Ltd. | Controlled-gain transistor amplifier without D-C shift or signal phase reversal in load current |
JP2946373B2 (ja) * | 1992-07-31 | 1999-09-06 | シャープ株式会社 | 利得可変増幅器 |
-
1996
- 1996-06-07 JP JP8168393A patent/JP3058087B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-05 EP EP97109133A patent/EP0812062B1/en not_active Expired - Lifetime
- 1997-06-05 US US08/869,903 patent/US5914637A/en not_active Expired - Fee Related
- 1997-06-05 DE DE69717540T patent/DE69717540T2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205470A (ja) * | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 自動利得調整回路および増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0812062A3 (en) | 1999-06-16 |
DE69717540D1 (de) | 2003-01-16 |
JP3058087B2 (ja) | 2000-07-04 |
US5914637A (en) | 1999-06-22 |
DE69717540T2 (de) | 2003-09-04 |
EP0812062B1 (en) | 2002-12-04 |
EP0812062A2 (en) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3315748B2 (ja) | 増幅回路 | |
JPH09331221A (ja) | 利得可変増幅器 | |
JP3465952B2 (ja) | 電圧−電流変換器 | |
US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
EP0343731B1 (en) | Unity-gain current-limiting circuit | |
JP2619858B2 (ja) | 折線近似型関数発生回路 | |
JPH09306193A (ja) | サンプルホールド回路 | |
US5122759A (en) | Class-A differential amplifier and method | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP3064973B2 (ja) | 利得可変増幅器 | |
JP4206553B2 (ja) | 電圧・電流変換回路 | |
JP2578886B2 (ja) | シュミット・トリガ回路 | |
JPH0221784Y2 (ja) | ||
JPS59119908A (ja) | プツシユプル出力回路 | |
JP3243947B2 (ja) | 演算増幅器 | |
JP2001042954A (ja) | レギュレータ回路 | |
JPH0478204B2 (ja) | ||
JPS6167310A (ja) | Agc増幅回路 | |
JP2797519B2 (ja) | 振幅比較回路 | |
JPS6133006A (ja) | Agc回路 | |
JPH0628325B2 (ja) | 自動利得制御増幅器 | |
JPH0220108A (ja) | 自動利得制御回路 | |
JPH037409A (ja) | バッファ回路 | |
JPH10240358A (ja) | 定電圧回路 | |
JPH0734532B2 (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |
|
LAPS | Cancellation because of no payment of annual fees |