JP2797519B2 - 振幅比較回路 - Google Patents
振幅比較回路Info
- Publication number
- JP2797519B2 JP2797519B2 JP24647389A JP24647389A JP2797519B2 JP 2797519 B2 JP2797519 B2 JP 2797519B2 JP 24647389 A JP24647389 A JP 24647389A JP 24647389 A JP24647389 A JP 24647389A JP 2797519 B2 JP2797519 B2 JP 2797519B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input signal
- input
- current source
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、振幅比較回路に関し、特に２つの入力信号
のうち、レベルの高い方（または低い方）の電圧を出力
するようにした振幅比較回路に関する。
のうち、レベルの高い方（または低い方）の電圧を出力
するようにした振幅比較回路に関する。
本発明の振幅比較回路は、互いに振幅比較すべき第１
及び第２の入力信号が入力電極にそれぞれ供給されると
共に主電流路が電源端子と基準電位点との間に共通の定
電流源を介して差動的に接続された第１及び第２のトラ
ンジスタと、前記第１及び第２のトランジスタの主電流
路と、前記共通の定電流源との共通接続点から導出され
た出力端子と、前記第１の入力信号と第２の入力信号の
レベルを比較するレベル比較手段と、前記電源端子と前
記共通接続点との間に接続され、前記レベル比較手段の
出力により電流値が制御される可変電流源とから構成さ
れ、入力信号レベルに拘らず、前記第１及び第２のトラ
ンジスタのオン時の電流を互いに等しくすることによ
り、第１または第２のトランジスタのベース・エミッタ
間電圧の変動を防止し、出力端子に発生する出力電圧の
誤差を少なくすることができる。
及び第２の入力信号が入力電極にそれぞれ供給されると
共に主電流路が電源端子と基準電位点との間に共通の定
電流源を介して差動的に接続された第１及び第２のトラ
ンジスタと、前記第１及び第２のトランジスタの主電流
路と、前記共通の定電流源との共通接続点から導出され
た出力端子と、前記第１の入力信号と第２の入力信号の
レベルを比較するレベル比較手段と、前記電源端子と前
記共通接続点との間に接続され、前記レベル比較手段の
出力により電流値が制御される可変電流源とから構成さ
れ、入力信号レベルに拘らず、前記第１及び第２のトラ
ンジスタのオン時の電流を互いに等しくすることによ
り、第１または第２のトランジスタのベース・エミッタ
間電圧の変動を防止し、出力端子に発生する出力電圧の
誤差を少なくすることができる。
従来、差動接続された振幅比較用トランジスタのベー
ス・エミッタ間電圧によるDCオフセットを除去した振幅
比較回路が、例えば特開昭63−5604号公報に記載されて
いる。
ス・エミッタ間電圧によるDCオフセットを除去した振幅
比較回路が、例えば特開昭63−5604号公報に記載されて
いる。
また、本発明の振幅比較回路の原形が、前記特開昭63
−5604号公報に記載されている。
−5604号公報に記載されている。
すなわち、第５図Ａの従来の振幅比較回路の一例を示
す回路図において、INA及びINBは互いに振幅比較すべき
第１の入力信号Sa及び第２の入力信号Sbがそれぞれ供給
される第１及び第２の入力端子である。QA及びQBは、第
１及び第２の入力信号Sa、Sbがベースにそれぞれ供給さ
れ、コレクタ・エミッタ間が電源端子VCCと基準電位点
（接地）との間に共通の定電流源CCを介して差動的に接
続された第１及び第２のトランジスタである。OUTは、
第１のトランジスタQAと第２のトランジスタQBの各エミ
ッタと定電流源CCとの共通接続点から導出された出力端
子である。
す回路図において、INA及びINBは互いに振幅比較すべき
第１の入力信号Sa及び第２の入力信号Sbがそれぞれ供給
される第１及び第２の入力端子である。QA及びQBは、第
１及び第２の入力信号Sa、Sbがベースにそれぞれ供給さ
れ、コレクタ・エミッタ間が電源端子VCCと基準電位点
（接地）との間に共通の定電流源CCを介して差動的に接
続された第１及び第２のトランジスタである。OUTは、
第１のトランジスタQAと第２のトランジスタQBの各エミ
ッタと定電流源CCとの共通接続点から導出された出力端
子である。
以上の構成において、第１の入力信号Saのレベルが第
２の入力信号Sbのそれより高い時に第１のトランジスタ
QAがオンし、第２の入力信号Sbのレベルが第１の入力信
号Saのそれより高い時に第２のトランジスタQBがオン
し、出力端子OUTに第１の入力信号Saを第２の入力信号S
bのレベルでスライスした出力信号Soを得ることができ
る。
２の入力信号Sbのそれより高い時に第１のトランジスタ
QAがオンし、第２の入力信号Sbのレベルが第１の入力信
号Saのそれより高い時に第２のトランジスタQBがオン
し、出力端子OUTに第１の入力信号Saを第２の入力信号S
bのレベルでスライスした出力信号Soを得ることができ
る。
しかしながら、前者の振幅比較用トランジスタのベー
ス・エミッタ間電圧によるDCオフセットを除去したもの
においては、スイッチング歪が発生するため、トランジ
スタの飽和防止回路が必要になる欠点があった。
ス・エミッタ間電圧によるDCオフセットを除去したもの
においては、スイッチング歪が発生するため、トランジ
スタの飽和防止回路が必要になる欠点があった。
また、後者の振幅比較回路は、第５図のVBEの変化を
示す電圧特性図に示す如く、第１のトランジスタQAまた
は第２のトランジスタQBがオンしている時（Ｏ〜t1また
はt2〜t3）には両方のトランジスタQA、QBがオンしてい
る時（t1〜t2）に比べて２倍の電流が流れるため、トラ
ンジスタQA（またはトランジスタQB）のベース・エミッ
タ間電圧の変化分を△VBEとすると、 △VBE＝VTln2 はボルツマン定数、Ｔは絶対温度、ｑは電子の電荷であ
る）となり、Ｏ〜t1またはt2〜t3の期間において出力電
圧S0に約18mVの誤差を生じる欠点があった。
示す電圧特性図に示す如く、第１のトランジスタQAまた
は第２のトランジスタQBがオンしている時（Ｏ〜t1また
はt2〜t3）には両方のトランジスタQA、QBがオンしてい
る時（t1〜t2）に比べて２倍の電流が流れるため、トラ
ンジスタQA（またはトランジスタQB）のベース・エミッ
タ間電圧の変化分を△VBEとすると、 △VBE＝VTln2 はボルツマン定数、Ｔは絶対温度、ｑは電子の電荷であ
る）となり、Ｏ〜t1またはt2〜t3の期間において出力電
圧S0に約18mVの誤差を生じる欠点があった。
従って、本発明の目的は前記欠点を改良した振幅比較
回路を提供することにある。
回路を提供することにある。
本発明の振幅比較回路は、互いに振幅比較すべき第１
及び第２の入力信号がそれぞれ供給される第１及び第２
の入力端子と、前記第１及び第２の入力信号が入力電極
にそれぞれ供給されると共に主電流路が電源端子と基準
電位点との間に共通の定電流源を介して差動的に接続さ
れた第１及び第２のトランジスタと、前記第１及び第２
のトランジスタの主電流路と前記共通の定電流源との共
通接続点から導出された出力端子とを有する振幅比較回
路において、前記第１の入力信号のレベルと第２の入力
信号のレベルを比較する、例えば差動接続されたトラン
ジスタからなるレベル比較手段と、前記電源端子と前記
共通接続点との間に接続され、前記レベル比較手段の出
力により電流値が制御される可変電流源とを設けてな
る。
及び第２の入力信号がそれぞれ供給される第１及び第２
の入力端子と、前記第１及び第２の入力信号が入力電極
にそれぞれ供給されると共に主電流路が電源端子と基準
電位点との間に共通の定電流源を介して差動的に接続さ
れた第１及び第２のトランジスタと、前記第１及び第２
のトランジスタの主電流路と前記共通の定電流源との共
通接続点から導出された出力端子とを有する振幅比較回
路において、前記第１の入力信号のレベルと第２の入力
信号のレベルを比較する、例えば差動接続されたトラン
ジスタからなるレベル比較手段と、前記電源端子と前記
共通接続点との間に接続され、前記レベル比較手段の出
力により電流値が制御される可変電流源とを設けてな
る。
本発明の振幅比較回路によれば、入力信号レベルに拘
らず、前記差動接続された第１のトランジスタと第２の
トランジスタのオン時の電流を互いに等しくすることに
より、第１または第２のトランジスタのベース・エミッ
タ間電圧の変動を防止し、出力端子に発生する出力電圧
の誤差を少なくすることができる。
らず、前記差動接続された第１のトランジスタと第２の
トランジスタのオン時の電流を互いに等しくすることに
より、第１または第２のトランジスタのベース・エミッ
タ間電圧の変動を防止し、出力端子に発生する出力電圧
の誤差を少なくすることができる。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の振幅比較回路の基本構成を示す回路
図であり、１及び２は互いに振幅比較すべき第１及び第
２の入力信号Sa、Sbがそれぞれ供給される第１及び第２
の入力端子である。Q1及びQ2は、電源端子VCCと基準電
位点（接地）との間に例えば電流値（3I）を有する共通
の定電流源３を介して差動的に接続された第１及び第２
のトランジスタである。４は第１及び第２のトランジス
タの主電流路（コレクタ・エミッタ間）と共通の定電流
源５との共通接続点Ｐから導出された出力端子である。
５はレベル比較手段であり、第１及び第２の入力端子
１、２にそれぞれ接続され、第１の入力信号Saと第２の
入力信号Sbのレベルを比較するレベル比較手段である。
６は可変電流源であり、一例として電流値2Iの定電流源
6a、電流値Ｉの定電流源6b、スイッチ6c及びスイッチ6d
とから構成され、定電流源6aとスイッチ6cは電源端子V
CCと共通接続点Ｐとの間に直列接続され、定電流源6bと
スイッチ6dは電源端子VCCと共通接続点Ｐとの間に直列
接続される。前記スイッチ6c及びスイッチ6dは、レベル
比較手段５の出力端子5a、5bの制御信号により制御さ
れ、定電流源6aまたは定電流源6bの所定電流を共通接続
点Ｐに供給する。
図であり、１及び２は互いに振幅比較すべき第１及び第
２の入力信号Sa、Sbがそれぞれ供給される第１及び第２
の入力端子である。Q1及びQ2は、電源端子VCCと基準電
位点（接地）との間に例えば電流値（3I）を有する共通
の定電流源３を介して差動的に接続された第１及び第２
のトランジスタである。４は第１及び第２のトランジス
タの主電流路（コレクタ・エミッタ間）と共通の定電流
源５との共通接続点Ｐから導出された出力端子である。
５はレベル比較手段であり、第１及び第２の入力端子
１、２にそれぞれ接続され、第１の入力信号Saと第２の
入力信号Sbのレベルを比較するレベル比較手段である。
６は可変電流源であり、一例として電流値2Iの定電流源
6a、電流値Ｉの定電流源6b、スイッチ6c及びスイッチ6d
とから構成され、定電流源6aとスイッチ6cは電源端子V
CCと共通接続点Ｐとの間に直列接続され、定電流源6bと
スイッチ6dは電源端子VCCと共通接続点Ｐとの間に直列
接続される。前記スイッチ6c及びスイッチ6dは、レベル
比較手段５の出力端子5a、5bの制御信号により制御さ
れ、定電流源6aまたは定電流源6bの所定電流を共通接続
点Ｐに供給する。
以上の構成における動作について説明すると、第１の
入力信号Saと第２の入力信号Sbのレベルが等しい時は、
レベル比較手段５の出力端子5bに例えばローレベルの制
御信号が得られ、スイッチ6dをオンし、定電流源6bから
電流Ｉを共通接続点Ｐに供給する。この場合、第１のト
ランジスタQ1及び第２のトランジスタQ2のベース・エミ
ッタ間には順方向電圧が供給されて共にオンし、電流Ｉ
がトランジスタQ1及びトランジスタQ2の主電流路を通じ
てそれぞれ流れ、共通の定電流源３に流入し、出力端子
４の出力電圧Soは第１の入力信号Sa（または第２の入力
信号Sb）のレベルより第１のトランジスタQ1のベース・
エミッタ間電圧VBEだけ低い値になる。
入力信号Saと第２の入力信号Sbのレベルが等しい時は、
レベル比較手段５の出力端子5bに例えばローレベルの制
御信号が得られ、スイッチ6dをオンし、定電流源6bから
電流Ｉを共通接続点Ｐに供給する。この場合、第１のト
ランジスタQ1及び第２のトランジスタQ2のベース・エミ
ッタ間には順方向電圧が供給されて共にオンし、電流Ｉ
がトランジスタQ1及びトランジスタQ2の主電流路を通じ
てそれぞれ流れ、共通の定電流源３に流入し、出力端子
４の出力電圧Soは第１の入力信号Sa（または第２の入力
信号Sb）のレベルより第１のトランジスタQ1のベース・
エミッタ間電圧VBEだけ低い値になる。
次に、第１の入力信号Saのレベルが第２の入力信号Sb
のレベルより高い時は、レベル比較手段５の出力端子5a
に例えばローレベルの制御信号が得られ、スイッチ6cを
オンし、定電流源6aから電流2Iを共通接続点Ｐに供給す
る。そして、第１のトランジスタQ1のベース・エミッタ
間には順方向電圧が供給され、第２のトランジスタQ2の
ベース・エミッタ間は逆方向電圧が供給されるので、第
１のトランジスタQ1はオン、第２のトランジスタQ2はオ
フになる。この場合、第１のトランジスタQ1の主電流路
には共通の定電流源３の電流3Iと定電流源6aの電流2Iの
差電流Ｉが流れ、出力端子４の出力電圧Soは第１の入力
信号Saのレベルより第１のトランジスタQ1のベース・エ
ミッタ間電圧VBEだけ低い値になる。
のレベルより高い時は、レベル比較手段５の出力端子5a
に例えばローレベルの制御信号が得られ、スイッチ6cを
オンし、定電流源6aから電流2Iを共通接続点Ｐに供給す
る。そして、第１のトランジスタQ1のベース・エミッタ
間には順方向電圧が供給され、第２のトランジスタQ2の
ベース・エミッタ間は逆方向電圧が供給されるので、第
１のトランジスタQ1はオン、第２のトランジスタQ2はオ
フになる。この場合、第１のトランジスタQ1の主電流路
には共通の定電流源３の電流3Iと定電流源6aの電流2Iの
差電流Ｉが流れ、出力端子４の出力電圧Soは第１の入力
信号Saのレベルより第１のトランジスタQ1のベース・エ
ミッタ間電圧VBEだけ低い値になる。
また、第２の入力信号Sbのレベルが第１の入力信号Sa
のレベルより高い時には、レベル比較手段５の出力端子
5aにローレベルの制御信号が得られ、スイッチ6cをオン
し、定電流源6aから電流2Iを共通接続点Ｐに供給する。
この場合には、第２のトランジスタQ2がオンし、第１の
トランジスタQ1はオフになり、第２のトランジスタQ2の
主電流路に電流Ｉが流れ、出力端子４の出力電圧Soは第
２の入力信号Sbのレベルより第２のトランジスタQ2のベ
ース・エミッタ間電圧VBEだけ低い値になる。
のレベルより高い時には、レベル比較手段５の出力端子
5aにローレベルの制御信号が得られ、スイッチ6cをオン
し、定電流源6aから電流2Iを共通接続点Ｐに供給する。
この場合には、第２のトランジスタQ2がオンし、第１の
トランジスタQ1はオフになり、第２のトランジスタQ2の
主電流路に電流Ｉが流れ、出力端子４の出力電圧Soは第
２の入力信号Sbのレベルより第２のトランジスタQ2のベ
ース・エミッタ間電圧VBEだけ低い値になる。
従って、本発明の振幅比較回路によれば、互いに比較
されるべき第１の入力信号Saと第２の入力信号Sbのレベ
ルに拘らず、第１のトランジスタQ1と第２のトランジス
タQ2のオン時の電流（Ｉ）を互いに等しくすることによ
り、第１のトランジスタQ1または第２のトランジスタQ2
のベース・エミッタ間電圧VBEの変動を防止し、出力端
子４に発生する出力電圧Soの誤差を少なくすることがで
きる。
されるべき第１の入力信号Saと第２の入力信号Sbのレベ
ルに拘らず、第１のトランジスタQ1と第２のトランジス
タQ2のオン時の電流（Ｉ）を互いに等しくすることによ
り、第１のトランジスタQ1または第２のトランジスタQ2
のベース・エミッタ間電圧VBEの変動を防止し、出力端
子４に発生する出力電圧Soの誤差を少なくすることがで
きる。
次に、第２図の本発明の第１実施例を示す回路図につ
いて説明する。
いて説明する。
第１実施例は、互いに振幅比較すべき入力信号のう
ち、レベルの高い方の入力信号に応じた電圧を出力する
振幅比較回路を示すものであり、第１図に対応する部分
には同一番号を付して説明する。
ち、レベルの高い方の入力信号に応じた電圧を出力する
振幅比較回路を示すものであり、第１図に対応する部分
には同一番号を付して説明する。
第２図において、レベル比較手段５はトランジスタ
Q3、トランジスタQ4、抵抗値Ｒの抵抗器８、９及び電流
値Ioを有する定電流源７から構成され、可変電流源６は
電流値2Iの定電流源6a及びスイッチング用のトランジス
タQ6乃至Q8及び抵抗値R/2の抵抗器10から構成される。
前記トランジスタQ5及びトランジスタQ6の各ベースはト
ランジスタQ3及びトランジスタQ4の各コレクタにそれぞ
れ接続され、第１の入力端子１と第２の入力端子２のレ
ベルが等しい時共にオンになり、第１のトランジスタQ1
と第２のトランジスタQ2が共にオンのため定電流6aの電
流2Iの1/2の電流Ｉを共通接続点Ｐに供給する。この場
合、定電流源6aの残りの電流ＩはトランジスタQ7及びト
ランジスタQ8の主電流路（コレクタ・エミッタ間）を通
じて基準電位点に流れる。
Q3、トランジスタQ4、抵抗値Ｒの抵抗器８、９及び電流
値Ioを有する定電流源７から構成され、可変電流源６は
電流値2Iの定電流源6a及びスイッチング用のトランジス
タQ6乃至Q8及び抵抗値R/2の抵抗器10から構成される。
前記トランジスタQ5及びトランジスタQ6の各ベースはト
ランジスタQ3及びトランジスタQ4の各コレクタにそれぞ
れ接続され、第１の入力端子１と第２の入力端子２のレ
ベルが等しい時共にオンになり、第１のトランジスタQ1
と第２のトランジスタQ2が共にオンのため定電流6aの電
流2Iの1/2の電流Ｉを共通接続点Ｐに供給する。この場
合、定電流源6aの残りの電流ＩはトランジスタQ7及びト
ランジスタQ8の主電流路（コレクタ・エミッタ間）を通
じて基準電位点に流れる。
一方、第１の入力端子１のレベルまたは第２の入力端
子２のレベルが他方より高い場合、トランジスタQ5また
はトランジスタQ6がオンになり、定電流源6aの電流2Iを
共通接続点Ｐに供給する（この場合、トランジスタQ7及
びトランジスタQ8は共にオフ）。なお、11は電流値Ioを
有する定電流源であり、トランジスタQ7及びトランジス
タQ8のオン時のベース電流をトランジスタQ5及びトラン
ジスタQ6のオン時のベース電流に等しくするために設け
られ、トランジスタQ9及びバイアス源VBはトランジスタ
Q3及びトランジスタQ4のベース電流を補償するために設
けられている。
子２のレベルが他方より高い場合、トランジスタQ5また
はトランジスタQ6がオンになり、定電流源6aの電流2Iを
共通接続点Ｐに供給する（この場合、トランジスタQ7及
びトランジスタQ8は共にオフ）。なお、11は電流値Ioを
有する定電流源であり、トランジスタQ7及びトランジス
タQ8のオン時のベース電流をトランジスタQ5及びトラン
ジスタQ6のオン時のベース電流に等しくするために設け
られ、トランジスタQ9及びバイアス源VBはトランジスタ
Q3及びトランジスタQ4のベース電流を補償するために設
けられている。
以上の構成における第１実施例の回路は、第１図の基
本構成を示す回路図と同様に動作し、互いに比較される
べき第１の入力信号Saと第２の入力信号Sbのレベルに拘
らず、第１のトランジスタQ1と第２のトランジスタQ2の
オン時の電流を互いに等しくすることにより、第１のト
ランジスタQ1または第２のトランジスタQ2のベース・エ
ミッタ間電圧VBEの変動を防止し、出力端子４に発生す
る出力電圧Soの誤差を低減することが可能である。
本構成を示す回路図と同様に動作し、互いに比較される
べき第１の入力信号Saと第２の入力信号Sbのレベルに拘
らず、第１のトランジスタQ1と第２のトランジスタQ2の
オン時の電流を互いに等しくすることにより、第１のト
ランジスタQ1または第２のトランジスタQ2のベース・エ
ミッタ間電圧VBEの変動を防止し、出力端子４に発生す
る出力電圧Soの誤差を低減することが可能である。
次に、第３図の本発明の第２実施例を示す回路図につ
いて説明する。
いて説明する。
第２実施例は、前述した第１実施例におけるトランジ
スタQ1乃至トランジスタQ9をそれぞれPNP型トランジス
タで構成したものであり、この場合には互いに比較され
るべき第１の入力信号Saと第２の入力信号Sbのうち、レ
ベルの小さい方の電圧が出力電圧Soとして出力端子４に
発生する。この第２の実施例の振幅比較回路も前述した
第１実施例と同様の作用効果を有する。
スタQ1乃至トランジスタQ9をそれぞれPNP型トランジス
タで構成したものであり、この場合には互いに比較され
るべき第１の入力信号Saと第２の入力信号Sbのうち、レ
ベルの小さい方の電圧が出力電圧Soとして出力端子４に
発生する。この第２の実施例の振幅比較回路も前述した
第１実施例と同様の作用効果を有する。
第４図は、本発明を相関器に適用した第３実施例を示
すブロック図であり、相関器には第１実施例（以下、MA
X回路と称する）と第２実施例（以下、MIN回路と称す
る）をそれぞれ複数個用いて構成される。
すブロック図であり、相関器には第１実施例（以下、MA
X回路と称する）と第２実施例（以下、MIN回路と称す
る）をそれぞれ複数個用いて構成される。
第４図において、13は第３の入力信号Scが供給される
第３の入力端子であり、第１の入力端子１の第１の入力
信号Sa及び第２の入力端子２の第２の入力信号Sbとの相
関を取るために追加されている。14は第１の入力信号Sa
と第２の入力信号Sbのうち、レベルの高い方の電圧Sdを
出力するMAX回路、15は第２の入力信号Sbと第３の入力
信号Scのうち、レベルの高い方の電圧Seを出力するMAX
回路である。16はMAX回路14の出力電圧SdとMAX回路15の
出力電圧Seのうち、レベルの低い方の電圧を出力するMI
N回路である。17は第１の入力信号Saと第２の入力信号S
bのうち、レベルの低い方の電圧Sgを出力するMIN回路で
あり、18は第２の入力信号Sbと第３の入力信号Scのう
ち、レベルの低い方の電圧Shを出力するMIN回路であ
る。19はMIN回路17の出力電圧SgとMIN回路18の出力電圧
Shのうち、レベルの高い方の電圧Siを出力するMAX回路
である。20はMIN回路16の出力電圧SfとMAX回路19の出力
電圧Siとを加算する加算回路であり、出力端子21に第１
乃至第３の入力信号Sa〜Scの相関出力（最大値）Sjを発
生する。斯かる第４の実施例において、MAX回路14、1
5、19及びMIN回路16、17、18において、ベース・エミッ
タ間電圧VBEの変動が防止されるため、出力端子21に得
られる相関出力に含まれる誤差を低減することが可能に
なる。
第３の入力端子であり、第１の入力端子１の第１の入力
信号Sa及び第２の入力端子２の第２の入力信号Sbとの相
関を取るために追加されている。14は第１の入力信号Sa
と第２の入力信号Sbのうち、レベルの高い方の電圧Sdを
出力するMAX回路、15は第２の入力信号Sbと第３の入力
信号Scのうち、レベルの高い方の電圧Seを出力するMAX
回路である。16はMAX回路14の出力電圧SdとMAX回路15の
出力電圧Seのうち、レベルの低い方の電圧を出力するMI
N回路である。17は第１の入力信号Saと第２の入力信号S
bのうち、レベルの低い方の電圧Sgを出力するMIN回路で
あり、18は第２の入力信号Sbと第３の入力信号Scのう
ち、レベルの低い方の電圧Shを出力するMIN回路であ
る。19はMIN回路17の出力電圧SgとMIN回路18の出力電圧
Shのうち、レベルの高い方の電圧Siを出力するMAX回路
である。20はMIN回路16の出力電圧SfとMAX回路19の出力
電圧Siとを加算する加算回路であり、出力端子21に第１
乃至第３の入力信号Sa〜Scの相関出力（最大値）Sjを発
生する。斯かる第４の実施例において、MAX回路14、1
5、19及びMIN回路16、17、18において、ベース・エミッ
タ間電圧VBEの変動が防止されるため、出力端子21に得
られる相関出力に含まれる誤差を低減することが可能に
なる。
以上の説明から明らかな通り、本発明によれば、振幅
比較すべき入力信号のレベルに拘らず、差動接続された
第１及び第２のトランジスタのオン時の電流を互いに等
しくすることにより、第１または第２のトランジスタの
ベース・エミッタ間電圧の変動を防止し、出力端子に発
生する出力電圧の誤差を低減することができる。
比較すべき入力信号のレベルに拘らず、差動接続された
第１及び第２のトランジスタのオン時の電流を互いに等
しくすることにより、第１または第２のトランジスタの
ベース・エミッタ間電圧の変動を防止し、出力端子に発
生する出力電圧の誤差を低減することができる。
また、第１及び第２のトランジスタのオン時の電流を
非飽和領域内に設定した場合、スイッチング歪を少なく
できる利点がある。
非飽和領域内に設定した場合、スイッチング歪を少なく
できる利点がある。
第１図は本発明の振幅比較回路の基本構成を示す回路
図、第２図は本発明の第１実施例を示す回路図、第３図
は本発明の第２実施例を示す回路図、第４図は本発明を
相関器に適用した第３実施例を示すブロック図、第５図
Ａは従来の振幅比較回路の一例を示す回路図、第５図Ｂ
はVBEの変化を示す電圧特性図である。 １……第１の入力端子 ２……第２の入力端子 ３……共通の定電流源 ４……出力端子 ５……レベル比較手段 ６……可変電流源 6a、6b……定電流源 6c、6d……スイッチ ８〜10……抵抗器 Q1……第１のトランジスタ Q2……第２のトランジスタ Q3〜Q11……トランジスタ 14、15、19……MAX回路 16、17、18……MIN回路 20……加算回路
図、第２図は本発明の第１実施例を示す回路図、第３図
は本発明の第２実施例を示す回路図、第４図は本発明を
相関器に適用した第３実施例を示すブロック図、第５図
Ａは従来の振幅比較回路の一例を示す回路図、第５図Ｂ
はVBEの変化を示す電圧特性図である。 １……第１の入力端子 ２……第２の入力端子 ３……共通の定電流源 ４……出力端子 ５……レベル比較手段 ６……可変電流源 6a、6b……定電流源 6c、6d……スイッチ ８〜10……抵抗器 Q1……第１のトランジスタ Q2……第２のトランジスタ Q3〜Q11……トランジスタ 14、15、19……MAX回路 16、17、18……MIN回路 20……加算回路
Claims (1)
- 【請求項１】互いに振幅比較すべき第１及び第２の入力
信号がそれぞれ供給される第１及び第２の入力端子と、
前記第１及び第２の入力信号が入力電極にそれぞれ供給
されると共に主電流路が電源端子と基準電位点との間に
共通の定電流源を介して差動的に接続された第１及び第
２のトランジスタと、前記第１及び第２のトランジスタ
の主電流路と前記共通の定電流源との共通接続点から導
出された出力端子とを有する振幅比較回路において、前
記第１及び第２の入力端子にそれぞれ接続され、前記第
１の入力信号と第２の入力信号のレベルを比較するレベ
ル比較手段と、前記電源端子と前記共通接続点との間に
接続され、前記レベル比較手段の出力により電流値が制
御される可変電流源とを設けたことを特徴とする振幅比
較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24647389A JP2797519B2 (ja) | 1989-09-25 | 1989-09-25 | 振幅比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24647389A JP2797519B2 (ja) | 1989-09-25 | 1989-09-25 | 振幅比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03109813A JPH03109813A (ja) | 1991-05-09 |
| JP2797519B2 true JP2797519B2 (ja) | 1998-09-17 |
Family
ID=17148926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24647389A Expired - Fee Related JP2797519B2 (ja) | 1989-09-25 | 1989-09-25 | 振幅比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797519B2 (ja) |
-
1989
- 1989-09-25 JP JP24647389A patent/JP2797519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03109813A (ja) | 1991-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3813607A (en) | Current amplifier | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0132684B2 (ja) | ||
| JPH0546571B2 (ja) | ||
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| US4929883A (en) | Circuit for sensing the transistor current waveform | |
| EP0132863B1 (en) | Protection circuit | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| JP2797519B2 (ja) | 振幅比較回路 | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5140282A (en) | Current amplifier arrangement | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPS5853778Y2 (ja) | ミユ−テイングカイロ | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH0139014Y2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPS59172846A (ja) | ステレオ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |