JPS63276309A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば音声信号、映像信号等の振幅を電気的
に制御する利得制御回路に関するものである。

〔従来の技術〕

従来の利得制御回路の第１の例として第４図に示すもの
がある。第４図（Ａ）の回路図において、Ｑｌはエミッ
タ接地の増幅回路を構成する。１は入力端子、２は第１
の利得制御回路出力端子、３は第２の利得制御回路出力
端子、４は利得制御用信号が供給される制御端子であっ
て、この制御端子４の制御信号によって入力端子１に供
給された信号が利得制御されて出力端子２．３に得られ
るものである。Ｑ３．Ｑ、は第１のトランジスタＱ１の
コレクタにエミッタが接続されコレクタ電流ＩＣＱＩが
振分けられるようになった第３．第４のトランジスタで
ある。同様にＱ　ｓ　、　Ｑ　ｂは第２のトランジスタ
Ｑ２のコレクタにエミッタが接続されコレクタ電流Ｉ　
ＣＯ２が振分けられるようになった第５゜第６のトラン
ジスタである。第３．第５のトランジスタＱ　３．　Ｑ
　ｓのコレクタは第１の出力端子２に接続され、第４．
第６のトランジスタＱ　ａ　、　Ｑ　ｂのコレクタは第
２の出力端子３に接続されている。

一方、第３．第６のトランジスタＱ　ｘ　、　Ｑ　ｂの
ベースには第１の制御電圧■１が供給され、第４．第５
のトランジスタＱ　４．　Ｑ　ｓのベースには第２の制
御電圧Ｖ２が供給されるようになっており、これら制御
電圧Ｖ、、、Ｖ２は制御端子４に供給される制御信号を
第７．第８のトランジスタＱ　７．　Ｑ　ａからなる差
動増幅回路を介して得られるものである。

ところで、前記コレクタ電流Ｉ　ＣＱＩ　は第３のトラ
ンジスタＱ３のコレクタ電流Ｉ　ＣＯ３と第４のトラン
ジスタＱ４のコレクタ電流Ｉ　ＣＯ４とに振分けられる
わけであるが、その割合はＶ、−Ｖ、によって決定され
る。夫々のトランジスタのエミッタ接地の電流増幅率ｈ
ＦＥを無限大とするとＩｃｏ＋　＝　Ｉｃｃ＋＋　＋　
Ｉｃｏ４であり、 但し、ｈ　＝　Ｋ　Ｔ　／　ｑ　ｒｉ　２６　ｍ　ＶＫ
：ボルツマン定数 ｑ：電子の電荷量 Ｔ：絶対温度 となる。従って、入力端子１に交流小信号の入力電圧ｖ
０が入力された場合は、 ｖｏ〜ｉｃｏ＋　　・Ｒ。

１ＣＱＩ　′　Ｒ６ 但し、’　ＣＱＩＩ　’Ｌ　ＣＱ３＋　１ＣＱ４は夫々
トランジスタＱ１．Ｑ３．Ｑ４の小信号交流電流、’ｌ
／　１　、　Ｖ　ｚは出力端子２，３に得られる交流小
信号の出力電圧、Ｒ１はトランジスタＱ１のエミッタ抵
抗、Ｒ３はトランジスタＱ　３　、　Ｑ　ｓのコレクタ
抵抗、Ｒ６はトランジスタＱ　ａ　、　Ｑ　ｂのコレク
タ抵抗である。又、コレクタ抵抗Ｒ５，Ｒ６はＲｓ＝Ｒ
ｈであり、エミッタ抵抗Ｒ１はトランジスタＱ２のエミ
ッタ抵抗Ｒ２とＲ０＝Ｒｚの関係にあり、トランジスタ
Ｑ、、Ｑ。

のベース抵抗Ｒ３，Ｒ，はＲ３＝Ｒ，の関係にあり、ト
ランジスタＱ、、Ｑ、のエミッタ抵抗Ｒ７，ＲＩｌはＲ
ｔ＝Ｒｓの関係にある。

これら第１．第２の出力端子２．３に得られる第１．第
２の出力電圧’／１．　ＶＫは第４図（Ｂ）の特性図で
示される。ここで、縦軸は出力電圧’ｌ／　（、Ｖ　２
の振幅であって、最大振幅を１と規定したものであり、
横軸は制御端子４に供給される制御■信号Ｖ３に基づ＜
Ｖ＋−Ｖｚの値を示す。出力電圧■１、■２の振幅が負
になっており入力電圧ｖ０と逆位相関係にあり、又出力
電圧Ｖ、、Ｖ、は利得制御特性が逆特性であるが位相は
同位相である。従って出力電圧Ｖ、、Ｖ２は差動出力電
圧として得られないため、利得が不十分で次段で更に増
幅する必要性がある場合等は第１または第２の出力の一
方しか使えず出力端子２又は３に増幅器を接続するに当
っては通常コンデンサ結合をする必要性がありめんどう
である。

尚、トランジスタＱ、、Ｑ、、、Ｑ、等によって構成さ
れる部分は利得を変化させた時、第１．第２の出力端子
２．３の直流電位が変化しないように補正するものであ
る。又、Ｃは結合コンデンサ、Ｅｌ。

Ｒ２は夫々ベースバイアス電圧用直流電源、■。

は定電流電源、ＶＣＣはコレクタ用直流電源、Ｄｌ。

Ｄ２は夫々ダイオードである。

第５図（＾）は平衡変調回路に適用された従来の利得制
御回路の第２の例であって、第１．第２のトランジスタ
Ｑ　＋　、　Ｑ　ｚのエミッタには互いに等しい定電流
電源１２．Ｉ３が接続され、エミッタ間に抵抗ＲＩＧが
接続されている。制御端子４には搬送波信号が供給され
、その特性は第５図（Ｂ）に示されるように差動出力が
得られる。しかし、利得制御回路として使用するにはＶ
、−Ｖ２≧０又は■。

−Ｖ２≦０の範囲で用いることが必要であり、しかも利
得の最小を最大利得に対して、例えば−２０ｄＢ以下と
するためにｌ■＋ｖｚｌを約３ｍＶ以下としなければな
らない。制御端子４の搬送波の制御：ｆｌＩ電圧を■３
とし、そのバイアス電圧をＥ３としたときＶ３　　Ｅ：
Ｉ≧０又はＶ３　　Ｅ３≦０の範囲で利得を最小にする
ためには■３−Ｅ３を零に近い値としなければならない
という制約がある。

従って、平衡変調回路のままでは実用上、利得制御回路
として用いることができない。

〔発明が解決しようとする問題点〕

従来、利得制御回路として利得制御特性が十分でしかも
位相が互いに逆相の関係にある差動出力電圧の得られる
ものが求められていたが、第４図（Ａ）で示すものにあ
っては、第１．第２の出力端子２．３に差動出力電圧が
得られずその要求が満されなかった。又、第５図（Ａ）
に示すものにあっては差動出力電圧が得られるが、制御
信号の電圧の大きさに制限があり実用的でなかった。

そこで、本発明は従来の不都合を解決して制御′１Ｂ信
号の大きさに実質的な制限をもたらさない利得制御回路
を提供することを目的とする。

〔問題を解決するための手段〕

本発明における上記目的を達成するための手段は、差動
増幅回路を形成する第１．第２のトランジスタと、前記
第１のトランジスタのコレクタにエミッタが接続された
第３．第４のトランジスタと、前記第２のトランジスタ
のコレクタにエミッタが接続された第５．第６のトラン
ジスタと、前記第３のトランジスタと第５のトランジス
タの夫々のコレクタに接続された第１の差動増幅用出力
端子と、前記第４のトランジスタと第６のトランジスタ
の夫々のコレクタに接続された第２の差動増幅用出力端
子と、前記第３．第６のベースに第１の制御電圧を付与
するための第１の制御電圧用出力端子と前記第４．第５
のベースに第２の制御電圧を付与するための第２の制御
電圧用出力端子と制御端子とを有し当該制御端子に供給
される制御電圧の大きさが変化しても当該第１、第２の
制御電圧の一方の値が他方のそれを越えない範囲で変化
する変換回路とからなり、前記制御電圧によって前記第
１．第２の差動増幅用出力端子に夫々利得制御された第
１．第２の出力電圧が差動出力として得られるように構
成したことを特徴とする利得制御回路に係るものである
。

〔作用〕

上記構成においては、制御電圧の変化に対し第１、第２
の制御電圧の一方が基準となってこの値を他方が越える
ものでない変換動作をする変換回路により、差動増幅回
路を形成する第１．第２のトランジスタのコレクタ電流
が第１．第２の制御電圧によって利得制御され、第１．
第２の差動増幅用出力端子に第１．第２の出力電圧が差
動出力として得られる。

〔実施例〕

以下、第１図によって本発明の第１の実施例を説明する
。従来例と同一部分は同一符号を記して説明する。第１
図（Ａ）において第１．第２のトランジスタＱ＋、Ｑｚ
等からなる差動増幅回路部分は第５図における従来例と
同一構成である。５は変換回路である。この変換回路５
は前記第７．第８のトランジスタＱＩＱ８制御端子４等
を有するが、第８のトランジスタＱ８はコレクタ用直流
電源ＶＣＣに抵抗Ｒ１を介して接続され、ダイオードＤ
３と定電流電源Ｉ４との直列回路が抵抗Ｒ７を介してコ
レクタ用直流電源■。、に接続されている。６はダイオ
ードＤ、とトランジスタＱ７の接続点に接続された第１
の制御コロ電圧用出力端子、７はダイオードＤ３と定電
流電源Ｉ４の接続点に接続された第２の制御電圧用出力
端子であって、第１の制御電圧用出力端子６は第３．第
６のトランジスタＱＩＱ、のベースに接続され、第２の
制御電圧用出力端子７は第４．第５のトランジスタＱ、
、Ｑｓのベースに接続されている。ここで、前記差動増
幅回路部分のベース抵抗Ｒ３，Ｒ４はＲ，＝Ｒ，，コレ
クタ抵抗Ｒｓ、ＲａはＲ３＝Ｒ，、定電流電源■２゜Ｉ
３はＩｚ＝Ｉｉ、変換回路５のエミッタ抵抗Ｒ２゜ＲＢ
はＲ７＝　Ｒａ　、定電流電源１．．１．は１．＝Ｉ４
の関係にある。

次に、その動作について第１図（Ｂ）の特性図と共に説
明する。制御端子４に供給された制御電圧■３の変化は
変換回路５の第１の制御電圧用出力端子６に第１の制御
電圧Ｖ、に変換される。ここで１．＝１４であるからＶ
３　　ＥＺ＜　　Ｒｙ　　・Ｉ＋のとき第１．第２の制
御電圧Ｖ、、Ｖ、の差がＩＣ０Ｔ”　Ｉ　４　、　　Ｖ
ｏ＋ＣＭＶｏ：＋テＶｚ　　　Ｖ＋　’！　Ｏとなり、
利得は最小となる。但し、■。。７は第７のトランジス
タＱ７のコレクタ電流、ＶＤＩ、　　ＶＢ２は夫々ダイ
オードＤ　Ｉ、　Ｄ　４での降下電圧を示す。

一方、Ｖ：ｌ　　；Ｅｚ　＞Ｒ？　　・Ｉ　ｒのときに
はＩ　Ｃ０７〜０となり第１．第２の制御電圧Ｖ、、Ｖ
、の差であるＶ２−Ｖ、は４ｈに近い値またはそれ以上
の大きな値とすることができる。前記第１．第２の出力
端子２．３には差動的に第１．第２の出力電圧’ｌ／　
１．　’／　ｚが得られる。ここで制御電圧■３はコレ
クタ用電源端子ＶＣＣの電圧と接地間のいがなる値をと
ってもＩｃｏｔ＞Ｉ４とならずＶ、＞Ｖ、となることが
ない。そのため、制御電圧ｖ３の大きさを自由に選択で
きる。

第２図は本発明の第２の実施例であって、前述した第１
の実施例におけるダイオードＤｚ、Ｄｚを抵抗Ｒ１１＋
　Ｒ１□に置き換えたものであって、その動作は第１の
実施例の場合と同様である。

第３図は本発明の第３の実施例であって、前述した第１
．第２の実施例における定電流電源Ｉ４を省いた回路構
成としたものであって、第２の制御電圧用出力端子６を
抵抗Ｒ９を介してコレクタ用直流電源ＶＣＣに接続した
ものである。

尚、上述した夫々の実施例においてはＮ　Ｐ　Ｎ型トラ
ンジスタで構成したが本発明はこれに限定されることな
く　ＰＮＰ型トランジスタで構成してもよい。又、夫々
実施例においては前記第１．第２の制御電圧Ｖ、、Ｖ、
はＶ、−Ｖ、≧０を満すものであったが、回路構成上で
極性が異ならしめれば制御電圧■３のいかんにかかわら
ずＶ、−Ｖ２≦Ｏなる関係を満たすことになることは当
然である。

〔発明の効果〕

以上の説明で明らかなように、本発明によれば差動増幅
回路を構成する第１．第２のトランジスタのコレクタ電
流を制御するための第１．第２の制御電圧が、変換回路
により制御電圧の大きさにかかわらず第１．第２の制御
電圧の一方が基準となってこの値が他方のそれを越える
ものでない変換動作をすることにより、第１．第２の差
動増幅用出力端子に利得制御された差動出力電圧が第１
゜第２の出力電圧として得られ、制御電圧の大きさに制
限がないため、動作的に確実な利用範囲の広い利得制御
回路を得ることができる効果がある。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は本発明の第１の実施例における
利得制御回路の回路図及び特性図、第２図は本発明の第
２の実施例における利得制御回路の回路図、第３図は本
発明の第３の実施例における利得制御回路の回路図、第
４図（Ａ）　、　（Ｂ）は従来の第１の例における利得
制御回路の回路図及び特性図、第５図（Ａ）　、　（Ｂ
）は従来の第２の例における利得制御回路の回路図及び
特性図である。 １・・・入力端子 ２・・・第１の差動増幅用出力端子 ３・・・第２の差動増幅用出力端子 ４・・・制御端子 ５・・・変換回路 ６・・・第１の制御電圧用出力端子 ７・・・第２の制御電圧用出力端子 ｖ、・・・第１の出力電圧 ■２・・・第２の出力電圧 ■、・・・第１の制御電圧 ■２・・・第２の制御電圧 ■、・・・制御電圧 Ｑ、・・・第１のトランジスタ Ｑ２・・・第２のトランジスタ Ｑ、・・・第３のトランジスタ Ｑ４・・・第４のトランジスタ Ｑ５・・・第５のトランジスタ Ｑ、・・・第６のトランジスタ 第４図 （Ａ） 第５図 （旧） ＣＢ）

Claims (1)

【特許請求の範囲】
1. 差動増幅回路を形成する第１、第２のトランジスタと、
   前記第１のトランジスタのコレクタにエミッタが接続さ
   れた第３、第４のトランジスタと、前記第２のトランジ
   スタのコレクタにエミッタが接続された第５、第６のト
   ランジスタと、前記第３のトランジスタと第５のトラン
   ジスタの夫々のコレクタに接続された第１の差動増幅用
   出力端子と、前記第４のトランジスタと第６のトランジ
   スタの夫々のコレクタに接続された第２の差動増幅用出
   力端子と、前記第３、第６のベースに第１の制御電圧を
   付与するための第１の制御電圧用出力端子と前記第４、
   第５のベースに第２の制御電圧を付与するための第２の
   制御電圧用出力端子と制御端子とを有し当該制御端子に
   供給される制御電圧の大きさが変化しても当該第１、第
   ２の制御電圧の一方の値が他方のそれを越えない範囲で
   変化する変換回路とからなり、前記制御電圧によって前
   記第１、第２の差動増幅用出力端子に夫々利得制御され
   た第１、第２の出力電圧が差動圧力として得られるよう
   に構成したことを特徴とする利得制御回路。