JPS5831615A - 位相比較回路 - Google Patents
位相比較回路Info
- Publication number
- JPS5831615A JPS5831615A JP12985781A JP12985781A JPS5831615A JP S5831615 A JPS5831615 A JP S5831615A JP 12985781 A JP12985781 A JP 12985781A JP 12985781 A JP12985781 A JP 12985781A JP S5831615 A JPS5831615 A JP S5831615A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- current
- signal
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
′ 本発明は位相比較回路に関し、特にＰＬＬ回路に川
伝て好適な位相比較回路に関する。
伝て好適な位相比較回路に関する。
所定入力信号に可変肩件数発振器の発振周波数及び位相
を一致させる方法として、讐ＰＬＬ（ｐｈａｓｅ、−１
ｏｃｋ’ｅｄ １ｏｏｐ）回路が従来よシ用いられてい
る。っこのＰＬＬ回路の一般的構成が第１図に示されて
おシζ １は位相比較器、２はルーノの帯域、過渡応答
等を決める補償回路、３は入力電圧に応じて発振周波数
が可変な電圧制御発振器（ＶＣＯ）である。なお、ＰＬ
Ｌ回路の動作についてはよく知られているので、こむで
は説明を省略する。
を一致させる方法として、讐ＰＬＬ（ｐｈａｓｅ、−１
ｏｃｋ’ｅｄ １ｏｏｐ）回路が従来よシ用いられてい
る。っこのＰＬＬ回路の一般的構成が第１図に示されて
おシζ １は位相比較器、２はルーノの帯域、過渡応答
等を決める補償回路、３は入力電圧に応じて発振周波数
が可変な電圧制御発振器（ＶＣＯ）である。なお、ＰＬ
Ｌ回路の動作についてはよく知られているので、こむで
は説明を省略する。
か必）るＰＬＬ回路は、例えば、自己同期可能な方式で
変調されたＰＣＭ（ｐｕｌｓｅ ｃｏｄｅ ｍｏｄｕ、
１ａｔｉｏｒＬ）信号からのビット同期信号の再生に用
いられる。
変調されたＰＣＭ（ｐｕｌｓｅ ｃｏｄｅ ｍｏｄｕ、
１ａｔｉｏｒＬ）信号からのビット同期信号の再生に用
いられる。
このような応用において１＝、必ずしも入力信号は連続
した単一周波数の信号ではなく、ＰＣＭ信号のニップを
検出した信号を入力とす、るため散発的な不連続信号で
あるのが通常である。またＰＣＭ信号の伝送路に対する
外乱或い社記鋒媒体の欠陥などによりＰＣＭ信号の一時
的な欠除を生ずることもある。
した単一周波数の信号ではなく、ＰＣＭ信号のニップを
検出した信号を入力とす、るため散発的な不連続信号で
あるのが通常である。またＰＣＭ信号の伝送路に対する
外乱或い社記鋒媒体の欠陥などによりＰＣＭ信号の一時
的な欠除を生ずることもある。
このような信号の状態においても、安定な位相同期を維
持するために第２図（α）及び（ｂ）に示す様な補償回
路２α、２ｈが用いられる。この補償回路を用いれば、
入力信号が欠除した場合、補償回路の入力が零になるた
め、補償回路の出力電圧は入力信号が欠除する前の状態
に保たれ、電圧制御発振器３の発振周波数も一定になシ
、再び入力信号が入ってきた場合、即座に同期可能とな
る。
持するために第２図（α）及び（ｂ）に示す様な補償回
路２α、２ｈが用いられる。この補償回路を用いれば、
入力信号が欠除した場合、補償回路の入力が零になるた
め、補償回路の出力電圧は入力信号が欠除する前の状態
に保たれ、電圧制御発振器３の発振周波数も一定になシ
、再び入力信号が入ってきた場合、即座に同期可能とな
る。
しかし、位相比較器１が直流オフセットを持っている場
合は、入力信号が無くても位相比較器１の出力は零にな
らず、したがって補償回路２の出力は徐々に変化し、こ
れに追従して電圧制御発振器３の発振周波数も変化する
。このため再度入力信号が入ってきたときに即座に同期
することができず、誤シの拡大やフレーム同期のはずれ
などを招来する場合が多々あった。
合は、入力信号が無くても位相比較器１の出力は零にな
らず、したがって補償回路２の出力は徐々に変化し、こ
れに追従して電圧制御発振器３の発振周波数も変化する
。このため再度入力信号が入ってきたときに即座に同期
することができず、誤シの拡大やフレーム同期のはずれ
などを招来する場合が多々あった。
第３図には、通常量も多く使用されている位相比較器１
の回路例が示されている。かかる位相比較器１は３個の
差動アンプ１０ 、１１ 、１２及び２個のカレントミ
ラー回路１３ 、１４からなる二重平衡型差動回路を用
いたものであり、入力１及び入力２に印加された２つの
入力信号の位相差に応じた電流が出力に得られる。もち
ろん負荷抵抗をつけて電圧出力として導出する場合も多
い。この位相比較器では、直流バイアス電流が流れてい
るため、差動対を構成するトランジスタのマツチング、
入力信号のデユーティ−比、ミラー回路の伝達特性等の
バラツキによりオフセット電流が生ずる。このため前述
の様にＰＣＭ信号のビット同期信号の再生に用いる場合
、オフセットの調整を行なう必要が生じたり、調整を行
なっても温度等によるドリフトによって安定度が損なわ
れる等の欠点があった。
の回路例が示されている。かかる位相比較器１は３個の
差動アンプ１０ 、１１ 、１２及び２個のカレントミ
ラー回路１３ 、１４からなる二重平衡型差動回路を用
いたものであり、入力１及び入力２に印加された２つの
入力信号の位相差に応じた電流が出力に得られる。もち
ろん負荷抵抗をつけて電圧出力として導出する場合も多
い。この位相比較器では、直流バイアス電流が流れてい
るため、差動対を構成するトランジスタのマツチング、
入力信号のデユーティ−比、ミラー回路の伝達特性等の
バラツキによりオフセット電流が生ずる。このため前述
の様にＰＣＭ信号のビット同期信号の再生に用いる場合
、オフセットの調整を行なう必要が生じたり、調整を行
なっても温度等によるドリフトによって安定度が損なわ
れる等の欠点があった。
よって、本発明の目的は、本質的に直流オフセットの生
じない位相比較回路を提供することである。
じない位相比較回路を提供することである。
本発明による位相比較回路は、第１の入力信号が特定の
極性の時のみ導通する少なくとも１個あ電流スイッチを
設け、この電流スイッチに第２の入力信号に応じて差動
動作をなす少なくとも１組の差動対トランジスタを接続
し、差動対トランジスタのコレクタから第１及び第２の
入力信号の位相差出力を導出するようになっている。
極性の時のみ導通する少なくとも１個あ電流スイッチを
設け、この電流スイッチに第２の入力信号に応じて差動
動作をなす少なくとも１組の差動対トランジスタを接続
し、差動対トランジスタのコレクタから第１及び第２の
入力信号の位相差出力を導出するようになっている。
以下、図面を用いて本発明の実施例を詳細に説明する。
第４図は本発明の第１の実施側番示す回路図であり、エ
ミッタが共通接続されて差動動作をなす差動対トランジ
スタＱ１．Ｑ２が設けられている。このトランジスタＱ
４．Ｑ２の各ベースには抵抗Ｒ，，Ｒ２を介して電源電
圧ＶＢが印力「され、又エミッタ共通接続点には電流ス
イッチとしてのトランジスタＱ３のコレクタが接続され
ている。トランジスタＱ３のエミッタは抵抗Ｒ３を介し
て接地されておシ、又抵抗Ｒ４を介して接地されたベー
スにはコンデンサＣ４を介して第１の入力信号が印加さ
れる。第２の入力信号はコンデンサＣ２を介してトラン
ジスタＱ／）ベースに印加される。差動対トランジスタ
Ｑ、 、Ｑ２のコレクタにはトランジスタＱ４．Ｑ５か
らなる電流ミラー回路が接続されており、トランジスタ
Ｑ２及びＱ５のコレクタ共通接続点から出力が導出され
る構成となっている。
ミッタが共通接続されて差動動作をなす差動対トランジ
スタＱ１．Ｑ２が設けられている。このトランジスタＱ
４．Ｑ２の各ベースには抵抗Ｒ，，Ｒ２を介して電源電
圧ＶＢが印力「され、又エミッタ共通接続点には電流ス
イッチとしてのトランジスタＱ３のコレクタが接続され
ている。トランジスタＱ３のエミッタは抵抗Ｒ３を介し
て接地されておシ、又抵抗Ｒ４を介して接地されたベー
スにはコンデンサＣ４を介して第１の入力信号が印加さ
れる。第２の入力信号はコンデンサＣ２を介してトラン
ジスタＱ／）ベースに印加される。差動対トランジスタ
Ｑ、 、Ｑ２のコレクタにはトランジスタＱ４．Ｑ５か
らなる電流ミラー回路が接続されており、トランジスタ
Ｑ２及びＱ５のコレクタ共通接続点から出力が導出され
る構成となっている。
かかる構成の動作を第、５図の波形図に基づいて説明す
る。
る。
第５図（αＬ、（ｂ）に示されている２つの入力信号は
９０’の位相差を有しており、入力ｌに檎１の入力信号
（α）が印加されると、トランジスタＱ３４直流的にバ
イアスされていないので入力信号（α）が正の時のみ導
通し、（Ｃ）のようなコレクタ電流が流れる。次にトラ
ンジスタＱ、のベースに第２の入力信号（勾が印加され
ると、トランジスタＱ、には第２の入力信号（ｈ）が正
の時のみトランジスタＱ３のコレクタ電流が流れるので
、トランジスタＱ１のコレクタ電流波形は同図（イ）の
ようになる。またトランジスタＱ、には第２の入力信号
（ｂ）が負の時のみトランジスタＱ３のコレクタ電流が
流れるので、トランジスタＱ２のコレクタ電流波形は同
図（−）のようになる。
９０’の位相差を有しており、入力ｌに檎１の入力信号
（α）が印加されると、トランジスタＱ３４直流的にバ
イアスされていないので入力信号（α）が正の時のみ導
通し、（Ｃ）のようなコレクタ電流が流れる。次にトラ
ンジスタＱ、のベースに第２の入力信号（勾が印加され
ると、トランジスタＱ、には第２の入力信号（ｈ）が正
の時のみトランジスタＱ３のコレクタ電流が流れるので
、トランジスタＱ１のコレクタ電流波形は同図（イ）の
ようになる。またトランジスタＱ、には第２の入力信号
（ｂ）が負の時のみトランジスタＱ３のコレクタ電流が
流れるので、トランジスタＱ２のコレクタ電流波形は同
図（−）のようになる。
上記実施例では、トランジスタＱ、のコレクタ電流ヲト
ランジスタＱ４．Ｑ５からなる電流ミラー回路で反転し
、トランジスタＱ２及びＱ５のコレクタ共通接続点から
電流出力を得るようになっているので、流れ込む方向の
電流を正とすれば同図（イ）のような出力電流が得られ
る。
ランジスタＱ４．Ｑ５からなる電流ミラー回路で反転し
、トランジスタＱ２及びＱ５のコレクタ共通接続点から
電流出力を得るようになっているので、流れ込む方向の
電流を正とすれば同図（イ）のような出力電流が得られ
る。
第５図では、第１の入力信号（ロ）と第２の入力信号（
ｂ）の位相差が９０の場合を示しているので、出力電流
（ｆ）の正の部分と負の部分が等しく、平均的な直流電
流は零となる。一方、第６図には第５図の例に比べて第
２の入力信号（Ａ）の位相が進んだ場合が示されておシ
、この場合出力電流の波形が同図（ｆ）のようになるこ
とは上述した説明から容易に理解できる。この例では、
出力電流（ｆ）の正の部分に比べ負の部分が大きくなり
平均的直流電流は負の値となる。また逆に、第２の入力
信号の位相が遅れた場合には平均的直流電流が正になる
ことも今までの説明から明白である。
ｂ）の位相差が９０の場合を示しているので、出力電流
（ｆ）の正の部分と負の部分が等しく、平均的な直流電
流は零となる。一方、第６図には第５図の例に比べて第
２の入力信号（Ａ）の位相が進んだ場合が示されておシ
、この場合出力電流の波形が同図（ｆ）のようになるこ
とは上述した説明から容易に理解できる。この例では、
出力電流（ｆ）の正の部分に比べ負の部分が大きくなり
平均的直流電流は負の値となる。また逆に、第２の入力
信号の位相が遅れた場合には平均的直流電流が正になる
ことも今までの説明から明白である。
このように本実施例によれば、２つの入力信号の位相差
に対応した出力が得られ、ＰＬＬ回路を構成する位相比
較器として用いることができる。
に対応した出力が得られ、ＰＬＬ回路を構成する位相比
較器として用いることができる。
またζ前述したようにＰＣＭ信号のビット同期信号の再
生に用いる場合、ＰＣＭ信号から得られるビット同期信
号成分を第４図の入力１に印加し、電圧制御発振器の出
力を入力２に印加する。このような状態で、入力１に加
えられた信号が不連続であったり、一時的に欠除した場
合、トランジスタＱ３は導通することはなく、従って出
力電流も１つたく流れず、後置される補償回路の出力の
変動はない。ひいては電圧制御発振器の周波数の漂動も
なく、安定なビット同期信号を再生することができる。
生に用いる場合、ＰＣＭ信号から得られるビット同期信
号成分を第４図の入力１に印加し、電圧制御発振器の出
力を入力２に印加する。このような状態で、入力１に加
えられた信号が不連続であったり、一時的に欠除した場
合、トランジスタＱ３は導通することはなく、従って出
力電流も１つたく流れず、後置される補償回路の出力の
変動はない。ひいては電圧制御発振器の周波数の漂動も
なく、安定なビット同期信号を再生することができる。
次に、第７図に本発明の第２の実施例の回路図を示す。
同図において、トランジスタＱ１１１Ｑ２１１Ｑ５１
＋ Ｑ４ ＋ Ｑ５及び抵抗Ｒ，１，Ｒ２，Ｒ３，は第
１の実施例と全く同じように接続されて一組の差動対を
構成し、さらに他の一組の差動対を構成するトランジス
タＱ１２のコレクタはトランジスタＱ１．のコレクタに
、ペースはＱ２１のペースに接続され、トランジスタＱ
２２のコレクタはトランジスタＱ２１のコレクタに、ペ
ースはＱｉｌのに、−スに接続され、差動対の共通エミ
？夕はトランジスタＱ５２のコレクタに接続され、Ｑ３
２の、エミッタは抵抗Ｒ３２を介して接地されている。
＋ Ｑ４ ＋ Ｑ５及び抵抗Ｒ，１，Ｒ２，Ｒ３，は第
１の実施例と全く同じように接続されて一組の差動対を
構成し、さらに他の一組の差動対を構成するトランジス
タＱ１２のコレクタはトランジスタＱ１．のコレクタに
、ペースはＱ２１のペースに接続され、トランジスタＱ
２２のコレクタはトランジスタＱ２１のコレクタに、ペ
ースはＱｉｌのに、−スに接続され、差動対の共通エミ
？夕はトランジスタＱ５２のコレクタに接続され、Ｑ３
２の、エミッタは抵抗Ｒ３２を介して接地されている。
また人力１に印加される第１の入力信号は結合トランス
Ｔにより正相信号と逆相信号の両者に変換され、トラン
ジスタＱ５１及びＱＳ２のペースに供給される。入力２
に印加される第２の入力信号はトランジスタＱ１１’Ｑ
２２０ペースに供給される。
Ｔにより正相信号と逆相信号の両者に変換され、トラン
ジスタＱ５１及びＱＳ２のペースに供給される。入力２
に印加される第２の入力信号はトランジスタＱ１１’Ｑ
２２０ペースに供給される。
かかる構成の動作を第８図の波形図に基づいて説明する
。
。
第８図（ａ）及び（ｂ）はそれぞれ第１及び第２の入力
”信号となる。第１の入力信号（α）は正弦波状の信号
としているが、もちろん矩形波であってもかまわないし
、逆に第２の入力信号も正弦波状の信号であっても良い
。入力ｌに印加された第１の入力信号（ａ）は、結合ト
ランスＴで正相の信号と逆相の信号に変換され、正相の
信号はトランジスタＱ３１のペースに、逆相の信号はト
ランジスタＱ３２のペースにそれぞれ加えられる。両方
のトランジスタＱ３１’Ｑ３２はペースに加えられた電
圧が正の時のみ導通するの゛でトラン）スタＱ５１ｅＱ
５２の各コレ、クタ電流はそれぞれ第８図（Ｃ）、（イ
）のようになる。
”信号となる。第１の入力信号（α）は正弦波状の信号
としているが、もちろん矩形波であってもかまわないし
、逆に第２の入力信号も正弦波状の信号であっても良い
。入力ｌに印加された第１の入力信号（ａ）は、結合ト
ランスＴで正相の信号と逆相の信号に変換され、正相の
信号はトランジスタＱ３１のペースに、逆相の信号はト
ランジスタＱ３２のペースにそれぞれ加えられる。両方
のトランジスタＱ３１’Ｑ３２はペースに加えられた電
圧が正の時のみ導通するの゛でトラン）スタＱ５１ｅＱ
５２の各コレ、クタ電流はそれぞれ第８図（Ｃ）、（イ
）のようになる。
次に、入力２に加えられた第２の入力信号（ｂ）によっ
てスイッチングが行なわれ、トランジスタＱ１１ 、ｑ
２１ ｓＱｌ ２及びＱ２２の各コレク、・夕に流れる
電流はそれぞれ第８図（−）、 （ｆ）、’（ｙ３及び
（ん）のようになる。またトランジスタＱ４４．とＱ２
２ｐコレクタ出力がトランジスタＱ゛４．Ｑ５からなる
電流ミラー回路によって反転−されてトランジスタＱ２
１’Ｑ２２のコレクタに供給されるため出力端に流れる
電流はトランジスタＱ１１’Ｑ２１１Ｑ１２及びＱ２□
のコレクタに流れる電流の合成となり、第８図（ｉ）の
ようになる。
てスイッチングが行なわれ、トランジスタＱ１１ 、ｑ
２１ ｓＱｌ ２及びＱ２２の各コレク、・夕に流れる
電流はそれぞれ第８図（−）、 （ｆ）、’（ｙ３及び
（ん）のようになる。またトランジスタＱ４４．とＱ２
２ｐコレクタ出力がトランジスタＱ゛４．Ｑ５からなる
電流ミラー回路によって反転−されてトランジスタＱ２
１’Ｑ２２のコレクタに供給されるため出力端に流れる
電流はトランジスタＱ１１’Ｑ２１１Ｑ１２及びＱ２□
のコレクタに流れる電流の合成となり、第８図（ｉ）の
ようになる。
第８図では、平均直流電流は負となっているが、第１及
び第２の入力信号の位相差が、９♂の場合零となり、さ
らに位相が逆にずれれば正となることは明白である。ま
た、入力信号が欠除すればトランジスタＱ３１ｊＱ３２
は全く導通せず、第１の実施例と同じく出力のオフセッ
ト電流は流れない。従ってＰＣＭ信号からビット同期信
号を再生するだめのＰＬＬ回路の位相比較器として用い
ても非常に安定である。しかも第１の実施例゛と異なり
入力信号の存在する全期間において位相比較出力が得ら
れるので、さらに安定な動作を行なうことができる。
び第２の入力信号の位相差が、９♂の場合零となり、さ
らに位相が逆にずれれば正となることは明白である。ま
た、入力信号が欠除すればトランジスタＱ３１ｊＱ３２
は全く導通せず、第１の実施例と同じく出力のオフセッ
ト電流は流れない。従ってＰＣＭ信号からビット同期信
号を再生するだめのＰＬＬ回路の位相比較器として用い
ても非常に安定である。しかも第１の実施例゛と異なり
入力信号の存在する全期間において位相比較出力が得ら
れるので、さらに安定な動作を行なうことができる。
なお、第７図に示す第２の実施例では結合トランδを用
いて逆相信号を作っているが、反転増幅器を用い、て逆
相信号を作り、第１の実施例のようにコンデンサによっ
て結合しても同様な結果が得られる。また１、第４図の
抵抗Ｒ３、第７図の抵抗Ｒ５１’３２は概略入力電圧に
比例した電流をコレクタに流そうとするもので、必ずし
も必要なものではなく、第９図に示すように電流ミラー
回路を用いて入力を与えても良い。
いて逆相信号を作っているが、反転増幅器を用い、て逆
相信号を作り、第１の実施例のようにコンデンサによっ
て結合しても同様な結果が得られる。また１、第４図の
抵抗Ｒ３、第７図の抵抗Ｒ５１’３２は概略入力電圧に
比例した電流をコレクタに流そうとするもので、必ずし
も必要なものではなく、第９図に示すように電流ミラー
回路を用いて入力を与えても良い。
また、第１の実施例のトランジスタＱ３、第２の実施例
のトランジスタＱ５１”Ｑ５□をエミッタ接地で用いて
いるが、ペース接地にしエミッタに第１の入力信号を加
えても同様な結果が得られる。この場合筒１の入力信号
が負の時のみトランジスタＱ５ ＃ Ｑ５１ ＃ Ｑ３
２が導通する。更に、入力１に加えられる第１の入力信
号の振幅が小さくトランジスタＱ５４ Ｑ３１ ＋ Ｑ
５２の（＝ス・エミッタ間の順方向電圧が無視できない
時は、コレクタ電流が無視し得るだけのバイアス電圧を
加えても本発明の目的を損うことはない。
のトランジスタＱ５１”Ｑ５□をエミッタ接地で用いて
いるが、ペース接地にしエミッタに第１の入力信号を加
えても同様な結果が得られる。この場合筒１の入力信号
が負の時のみトランジスタＱ５ ＃ Ｑ５１ ＃ Ｑ３
２が導通する。更に、入力１に加えられる第１の入力信
号の振幅が小さくトランジスタＱ５４ Ｑ３１ ＋ Ｑ
５２の（＝ス・エミッタ間の順方向電圧が無視できない
時は、コレクタ電流が無視し得るだけのバイアス電圧を
加えても本発明の目的を損うことはない。
以上詳述した如く、本発明による位相比較回路において
は、“入力信号が不連続であったり欠除したときの直流
オフセットが極めて少ない。また、電流モードでのスイ
ッチングであるため高い周波数まで使用できる。更に、
回路が簡単でしかも集積化に適している。また、かかる
位相比較回路は例えばＰＣ’Ｍ信号のビット同期信号の
再生などのように不連続な信号を入力とするＰＬＬ回路
の位相比較器に適している。
は、“入力信号が不連続であったり欠除したときの直流
オフセットが極めて少ない。また、電流モードでのスイ
ッチングであるため高い周波数まで使用できる。更に、
回路が簡単でしかも集積化に適している。また、かかる
位相比較回路は例えばＰＣ’Ｍ信号のビット同期信号の
再生などのように不連続な信号を入力とするＰＬＬ回路
の位相比較器に適している。
第１図はＰＬＬ回路の一般的構成を示すブロック図、第
２図（α）及び（ｂ）は第１図における補償回路の具体
的構成を示す回路図、・第３図は位相比較器の従来例を
示す回路図、第４図は本発明の第１の実施例を示す回路
図、第５図は２つの入力信号の位相差が９０の場合にお
ける第４図の動作を説明するだめの波形図、第６図は第
５図に比べて位相が進んだ場合の波形図、第７図は本発
明の第２の実施例を示す回路図、第８図は第７図の動作
、を説明するための波形図、第９図は第１及び第２の実
施例の変形例を示す一部分の回路図である。 ↓要部分の符号の説明 １・・・位相比較器 ２，２α、２ｂ・・・
補償回路３・・・電圧制御発振器 Ｑｌ ｓＱ２ ＋Ｑ１１ ＋Ｑ２１ ＋Ｑ１２ ＋Ｑ２
２・・・差動対トランジスタＱ４．Ｑ５・・・電流ミラ
ートランジスタ出願人 ノクイオニア株式会社 代理人 弁理士籐材元彦 鶴 巻／図 １θ、 毛２Ｉ２］（１）Ｊ 尾５Ｉ２１１ 毛４図 尾７図
２図（α）及び（ｂ）は第１図における補償回路の具体
的構成を示す回路図、・第３図は位相比較器の従来例を
示す回路図、第４図は本発明の第１の実施例を示す回路
図、第５図は２つの入力信号の位相差が９０の場合にお
ける第４図の動作を説明するだめの波形図、第６図は第
５図に比べて位相が進んだ場合の波形図、第７図は本発
明の第２の実施例を示す回路図、第８図は第７図の動作
、を説明するための波形図、第９図は第１及び第２の実
施例の変形例を示す一部分の回路図である。 ↓要部分の符号の説明 １・・・位相比較器 ２，２α、２ｂ・・・
補償回路３・・・電圧制御発振器 Ｑｌ ｓＱ２ ＋Ｑ１１ ＋Ｑ２１ ＋Ｑ１２ ＋Ｑ２
２・・・差動対トランジスタＱ４．Ｑ５・・・電流ミラ
ートランジスタ出願人 ノクイオニア株式会社 代理人 弁理士籐材元彦 鶴 巻／図 １θ、 毛２Ｉ２］（１）Ｊ 尾５Ｉ２１１ 毛４図 尾７図
Claims (2)
- （１） 第１の入力信号が特定の極性の時のみ導通す
る少なくとも１個の電流スイッチと、各エミッタが前記
電流スイッチに接続され第２の入力信号に応じて差動動
作をなす少なくとも１組の差動対トランジスタとを備え
、前記差動対トランジスタのコレクタから前記第１及び
第２の入力信号の位相差出力を導出するようになされた
ことを特徴とする位相比較回路。 - （２）前記差動対トランジスタのコレクタに接続された
電流ミラー回路を有し、電流出力を得るようになされた
ことを特徴とする特許請求の範囲第１項記載の位相比較
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12985781A JPS5831615A (ja) | 1981-08-18 | 1981-08-18 | 位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12985781A JPS5831615A (ja) | 1981-08-18 | 1981-08-18 | 位相比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831615A true JPS5831615A (ja) | 1983-02-24 |
Family
ID=15019977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12985781A Pending JPS5831615A (ja) | 1981-08-18 | 1981-08-18 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831615A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173317A (ja) * | 1985-01-29 | 1986-08-05 | Fujitsu Ltd | キヤリツジのホ−ムポジシヨン初期化方式 |
| JP2017163546A (ja) * | 2016-03-11 | 2017-09-14 | 株式会社ソシオネクスト | タイミング差異の測定 |
-
1981
- 1981-08-18 JP JP12985781A patent/JPS5831615A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61173317A (ja) * | 1985-01-29 | 1986-08-05 | Fujitsu Ltd | キヤリツジのホ−ムポジシヨン初期化方式 |
| JP2017163546A (ja) * | 2016-03-11 | 2017-09-14 | 株式会社ソシオネクスト | タイミング差異の測定 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01154619A (ja) | 可変遅延回路 | |
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| JPH0136346B2 (ja) | ||
| KR20010015904A (ko) | 안정화 수단을 구비한 증폭기 | |
| JP2739732B2 (ja) | 低電圧基準電流発生回路 | |
| JPS5831615A (ja) | 位相比較回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| US4745370A (en) | Adjustable phase shift circuit | |
| JPS6286417A (ja) | 電圧調整回路 | |
| US4808856A (en) | Low voltage phase comparator | |
| JPS5934169Y2 (ja) | 増幅回路 | |
| US20010026177A1 (en) | Low voltage bipolar drive circuits | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH0691413B2 (ja) | リアクタンス制御回路 | |
| JPS5831616A (ja) | 位相比較回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH08222968A (ja) | 増幅器 | |
| JPS6338788B2 (ja) | ||
| JPS62165413A (ja) | カレントミラ−回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JP3104324B2 (ja) | 掛算回路 |