JP2017163546A - タイミング差異の測定 - Google Patents
タイミング差異の測定 Download PDFInfo
- Publication number
- JP2017163546A JP2017163546A JP2017045935A JP2017045935A JP2017163546A JP 2017163546 A JP2017163546 A JP 2017163546A JP 2017045935 A JP2017045935 A JP 2017045935A JP 2017045935 A JP2017045935 A JP 2017045935A JP 2017163546 A JP2017163546 A JP 2017163546A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- current mode
- current
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 2
- 230000003252 repetitive effect Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 14
- 230000008901 benefit Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
- G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
4 位相比較器
6 チャージポンプ
8 ループフィルタ
10 電圧制御発振器
14 分周器
20 回路配置
22 信号セレクタ
24 クロック配給回路
30 回路配置
70 PLL回路
Claims (15)
- 第1信号と第2信号との間のタイミング差異を測定するための電流モード回路であって、
測定オペレーションの最中に、前記第1信号に基づいて電流パルスを受け取る、ように構成されているテールノードと、
第1パスおよび第2パスのそれぞれに沿って、前記テールノードに対して伝導的に接続可能な第1ノードおよび第2ノードと、
前記測定オペレーションの最中に、前記第2信号に基づいて、前記テールノードと、前記第1ノードおよび第2ノードとの間のそうした接続をコントロールする、ように構成されている操縦回路であり、前記第1信号と第2信号との間のタイミング差異に基づいて、前記電流パルスの第1部分が前記第1パスに沿って進み、かつ、前記電流パルスの第2部分が前記第2パスに沿って進むように、前記電流パルスを操縦する、操縦回路と、
前記第1部分と前記第2部分のうち一つまたは両方に基づいて、前記タイミング差異の測定を示している測定結果信号を出力するように構成されている信号出力ユニットと、
を含む、電流モード回路。 - 前記操縦回路は、前記第1部分が前記第1パスに沿って進み、次に、前記第2部分が前記第2パスに沿って進むように、前記電流を操縦するように構成されている、
請求項1に記載の電流モード回路。 - 制御回路は、パスに沿って備えられたスイッチング回路を含み、
前記スイッチング回路は、前記テールノードと、前記第1ノードおよび第2ノードとの間の前記接続の伝導性が前記第2信号によってコントロールされるように構成されている、
請求項1または2に記載の電流モード回路。 - 前記スイッチング回路は、チャンネルが前記第1パスの一部を形成する第1トランジスタ、および、チャンネルが前記第2パスの一部を形成する第2トランジスタを含み、かつ、
これらのトランジスタのゲート端子は、前記第2信号によってコントロールされる、
請求項3に記載の電流モード回路。 - 前記電流モード回路は、
前記第1信号に基づいて、前記電流パルスを提供するように構成されているコントロール可能な電流源、を含む、
請求項1乃至4いずれか一項に記載の電流モード回路。 - 前記信号出力ユニットは、前記第1部分と前記第2部分のサイズにおける差異に基づいて、または、前記第1部分と前記第2部分のうち一つのサイズに基づいて、測定結果信号を出力するように構成されている、
請求項1乃至5いずれか一項に記載の電流モード回路。 - 前記信号出力ユニットは、
前記電流パルスの前記第1部分と前記第2部分を、対応する第1ポテンシャル差異と第2ポテンシャル差異へと変換するために、前記第1ノードと前記第2ノード、それぞれに、接続されている第1キャパシタと第2キャパシタ、を含む
請求項1乃至6いずれか一項に記載の電流モード回路。 - 前記信号出力ユニットは、
アナログ−デジタル変換器回路を含み、かつ、
前記測定結果信号は、デジタル信号である、
請求項1乃至7いずれか一項に記載の電流モード回路。 - 前記第1信号と前記第2信号のうち一つ、または、両方は、スイッチされた論理レベル信号であり、及び/又は、
前記第1信号と前記第2信号は、クロック信号、または、他の反復的な信号である、
請求項1乃至8いずれか一項に記載の電流モード回路。 - 請求項1乃至9いずれか一項に記載の電流モード回路、を含む、
位相検出器。 - 前記電流モード回路は、前記第1信号と前記第2信号との間のタイミング差異を繰り返し測定するように構成されており、前記タイミング差異の一連の測定値を生成するものであり、
前記位相検出器は、
前記第1信号と前記第2信号との間のターゲットの関係に基づいて、前記ターゲットの関係に対応して、前記第1信号と前記第2信号との間のタイミング差異を示している一連の基準値を生成するように動作可能である、基準回路と、
前記一連の測定値を前記一連の基準値と比較するように構成されている比較回路と、
前記比較の結果に基づいて、位相検出信号を出力するように動作可能である信号出力ユニットと、
を含む、
請求項10に記載の位相検出器。 - 前記位相検出器は、さらに、
前記一連の測定値と前記一連の基準値に基づいて、前記位相検出器の動作を較正するように動作可能である、較正回路、
を含む、請求項11に記載の位相検出器。 - 請求項10乃至12いずれか一項に記載の位相検出器、を含む、
位相同期ループ回路。 - 請求項1乃至9いずれか一項に記載の電流モード回路、または、
請求項10乃至12いずれか一項に記載の位相検出器、もしくは、
請求項13に記載の位相同期ループ回路、を含む、
デジタル−アナログ変換器回路またはアナログーデジタル変換器回路。 - 請求項1乃至9いずれか一項に記載の電流モード回路または請求項10乃至12いずれか一項に記載の位相検出器、または、
請求項13に記載の位相同期ループ回路、もしくは、
請求項14に記載のデジタル−アナログ変換器回路またはアナログーデジタル変換器回路、を含む、
フリップチップといった、ICチップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP16160038.2 | 2016-03-11 | ||
EP16160038.2A EP3217558B1 (en) | 2016-03-11 | 2016-03-11 | Timing-difference measurement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163546A true JP2017163546A (ja) | 2017-09-14 |
JP6880845B2 JP6880845B2 (ja) | 2021-06-02 |
Family
ID=55527444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017045935A Active JP6880845B2 (ja) | 2016-03-11 | 2017-03-10 | タイミング差異の測定 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10075172B2 (ja) |
EP (1) | EP3217558B1 (ja) |
JP (1) | JP6880845B2 (ja) |
CN (1) | CN107181486B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167670A1 (ja) * | 2018-03-02 | 2019-09-06 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10069503B2 (en) * | 2016-05-30 | 2018-09-04 | Microsemi Semiconductor Ulc | Method of speeding up output alignment in a digital phase locked loop |
EP3477864B1 (en) * | 2017-10-31 | 2020-07-08 | Nxp B.V. | Apparatus comprising a phase-locked loop |
US11777702B2 (en) | 2018-09-27 | 2023-10-03 | Macom Technology Solutions Holdings, Inc. | Closed loop lane synchronization for optical modulation |
CN113054998B (zh) * | 2019-12-26 | 2023-04-18 | 澜至电子科技(成都)有限公司 | 时间数字转换器的线性校准系统、方法及数字锁相环 |
TWI733415B (zh) * | 2020-04-16 | 2021-07-11 | 瑞昱半導體股份有限公司 | 鎖相迴路裝置與時脈產生方法 |
US10979059B1 (en) * | 2020-10-26 | 2021-04-13 | Ciena Corporation | Successive approximation register analog to digital converter based phase-locked loop with programmable range |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831615A (ja) * | 1981-08-18 | 1983-02-24 | Pioneer Electronic Corp | 位相比較回路 |
JPS6376508A (ja) * | 1986-09-19 | 1988-04-06 | Toko Inc | 位相比較器 |
JPH10500260A (ja) * | 1994-02-15 | 1998-01-06 | ランバス・インコーポレーテッド | 位相検出誤りが最小の位相検出器 |
JP2013081084A (ja) * | 2011-10-04 | 2013-05-02 | Renesas Electronics Corp | デジタルpll回路、半導体集積回路装置 |
US20140266353A1 (en) * | 2013-03-15 | 2014-09-18 | Qualcomm Incorporated | Mixed signal tdc with embedded t2v adc |
JP2015056886A (ja) * | 2013-09-12 | 2015-03-23 | 富士通セミコンダクター株式会社 | 信号アライメント回路、データ処理回路、システム及びicチップ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316150A (en) * | 1980-01-09 | 1982-02-16 | Tektronix, Inc. | Phase locked loop including phase detector system controlled by enable pulses |
US4585989A (en) * | 1984-05-18 | 1986-04-29 | Tektronix, Inc. | 50% point of amplitude and phase detector |
US6188268B1 (en) * | 1998-10-30 | 2001-02-13 | Sony Corporation Of Japan | Low side current sink circuit having improved output impedance to reduce effects of leakage current |
US6236275B1 (en) * | 1997-10-24 | 2001-05-22 | Ericsson Inc. | Digital frequency synthesis by sequential fraction approximations |
JP3094976B2 (ja) * | 1997-11-19 | 2000-10-03 | 日本電気株式会社 | 同期回路 |
DE19859515C1 (de) * | 1998-12-22 | 2000-04-20 | Siemens Ag | Digitaler Phasen-Frequenz-Detektor |
US6587529B1 (en) * | 1999-02-25 | 2003-07-01 | Texas Instruments Incorporated | Phase detector architecture for phase error estimating and zero phase restarting |
US6124745A (en) * | 1999-05-19 | 2000-09-26 | Analog Devices, Inc. | Delay and interpolation timing structures and methods |
TW483255B (en) * | 1999-11-26 | 2002-04-11 | Fujitsu Ltd | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission |
US20020122443A1 (en) * | 2000-06-02 | 2002-09-05 | Enam Syed K. | Data transition identifier |
US7519135B2 (en) * | 2001-08-15 | 2009-04-14 | Texas Instruments Incorporated | Direct radio frequency (RF) sampling with recursive filtering method |
US7092474B2 (en) * | 2001-09-18 | 2006-08-15 | Broadcom Corporation | Linear phase detector for high-speed clock and data recovery |
JP4625849B2 (ja) * | 2008-02-25 | 2011-02-02 | 株式会社東芝 | 発振器制御装置 |
EP2485399B1 (en) | 2009-01-26 | 2013-11-13 | Fujitsu Semiconductor Limited | Sampling |
EP2602936B1 (en) * | 2011-12-07 | 2014-02-12 | Telefonaktiebolaget L M Ericsson (Publ) | Analog phase-locked loop with enhanced acquisition |
CN102843130B (zh) * | 2012-09-18 | 2014-10-08 | 北京大学 | 基于cml逻辑的相位检测器 |
CN103152035B (zh) * | 2013-03-27 | 2016-04-13 | 武汉大学 | 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器 |
EP2849345B1 (en) | 2013-09-12 | 2020-11-04 | Socionext Inc. | Circuitry and methods for use in mixed-signal circuitry |
-
2016
- 2016-03-11 EP EP16160038.2A patent/EP3217558B1/en active Active
-
2017
- 2017-03-10 CN CN201710141736.4A patent/CN107181486B/zh active Active
- 2017-03-10 US US15/455,901 patent/US10075172B2/en active Active
- 2017-03-10 JP JP2017045935A patent/JP6880845B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831615A (ja) * | 1981-08-18 | 1983-02-24 | Pioneer Electronic Corp | 位相比較回路 |
JPS6376508A (ja) * | 1986-09-19 | 1988-04-06 | Toko Inc | 位相比較器 |
JPH10500260A (ja) * | 1994-02-15 | 1998-01-06 | ランバス・インコーポレーテッド | 位相検出誤りが最小の位相検出器 |
JP2013081084A (ja) * | 2011-10-04 | 2013-05-02 | Renesas Electronics Corp | デジタルpll回路、半導体集積回路装置 |
US20140266353A1 (en) * | 2013-03-15 | 2014-09-18 | Qualcomm Incorporated | Mixed signal tdc with embedded t2v adc |
JP2015056886A (ja) * | 2013-09-12 | 2015-03-23 | 富士通セミコンダクター株式会社 | 信号アライメント回路、データ処理回路、システム及びicチップ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167670A1 (ja) * | 2018-03-02 | 2019-09-06 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期回路 |
JPWO2019167670A1 (ja) * | 2018-03-02 | 2021-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期回路 |
US11115031B2 (en) | 2018-03-02 | 2021-09-07 | Sony Semiconductor Solutions Corporation | Phase-locked loop |
JP7346379B2 (ja) | 2018-03-02 | 2023-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 位相同期回路 |
Also Published As
Publication number | Publication date |
---|---|
US20170264304A1 (en) | 2017-09-14 |
CN107181486B (zh) | 2022-04-22 |
EP3217558A1 (en) | 2017-09-13 |
US10075172B2 (en) | 2018-09-11 |
JP6880845B2 (ja) | 2021-06-02 |
EP3217558B1 (en) | 2020-05-13 |
CN107181486A (zh) | 2017-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6880845B2 (ja) | タイミング差異の測定 | |
US7728754B2 (en) | Integrating analog to digital converter | |
US10855294B2 (en) | High linearity phase interpolator | |
US9337858B2 (en) | Data processing system | |
US9024606B2 (en) | Low-to-medium power single chip digital controlled DC-DC regulator for point-of-load applications | |
US7391353B2 (en) | Analog/digital converter | |
US8228219B2 (en) | Time-to-digital converter with calibration | |
US9529336B2 (en) | Analog to digital converter compatible with image sensor readout | |
Keranen et al. | Wide-range time-to-digital converter with 1-ps single-shot precision | |
US20090184741A1 (en) | Delay lock loop circuit, phase lock loop circuit, timing generator, semiconductor tester and semiconductor integrated circuit | |
US20120242300A1 (en) | Dc-dc converter control apparatus and dc-dc converter | |
JP2006227009A (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
TWI521884B (zh) | 數位鎖相迴路裝置及其方法 | |
TWI786913B (zh) | 鎖相環電路及其操作方法以及子範圍控制電路 | |
CN110007150B (zh) | 一种直接数字相位处理的线性比相方法 | |
US6696828B2 (en) | Integrated circuit and lot selection system therefor | |
US10404269B2 (en) | Analog-to-digital converter and signal processing apparatus | |
US8587350B2 (en) | Clock generation system | |
JP2005283248A (ja) | 変位センサ | |
Das et al. | An accurate fractional period delay generation system | |
Raisanen-Ruotsalainen et al. | A BiCMOS time-to-digital converter with 30 ps resolution | |
Fu et al. | Miniaturized High Precision Time Interval Measurement Technology Based on FPGA | |
US11108402B1 (en) | Delay compensated single slope analog-to-digital converter | |
JP2007248380A (ja) | 遅延時間評価方法及び回路、及び半導体装置 | |
CN118199636A (zh) | 自校准缓冲电压dac |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6880845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |