JPH11331280A - 直流リカバリ回路 - Google Patents

Abstract

(57)【要約】 【課題】 量子化フィードバック回路の入力振幅をその
出力振幅に揃えるためにトランジスタが縦積み構成の入
力部アンプを用いると、電源電圧が低い場合に振幅が大
きいＥＣＬ信号を受けることができない。 【解決手段】 加算器２２、コンパレータ２３およびロ
ーパスフィルタ２４ａ，２４ｂを有する量子化フィード
バック回路１２を用いて、入力信号のＤＣレベルのずれ
を補正する直流デカバリ回路において、量子化フィード
バック回路１２の入力信号およびその出力信号のＤＣレ
ベル同士をＡＧＣ回路１３で比較し、そのレベル差に応
じた制御信号をコンパレータ２３を構成する差動アンプ
の可変電流源３１に与えてその電流を制御することによ
り、量子化フィードバック回路１２の入力信号にその出
力信号の振幅を合わせるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンデンサ結合で
入力されたデジタル信号の直流レベル（以下、ＤＣレベ
ルと記す）のずれを補正する直流リカバリ回路に関す
る。

【０００２】

【従来の技術】シリアルデータの伝送系において、その
データ受信部の入力段には、伝送線によって伝送されて
きたシリアルデータを正しく受信するために、シリアル
データに同期して一定周期のリカバリクロックを生成
し、この生成したリカバリクロックに基づいてシリアル
データのタイミングを正しく設定し直してリタイムドデ
ータとして出力するクロックデータリカバリ回路が設け
られる。

【０００３】このクロックデータリカバリ回路を入力段
に備えたデータ受信部において、例えば電源電圧３．３
Ｖ、内部信号レベルＰＥＣＬ（正電源ＥＣＬ）２００ｍ
Ｖppを考えた場合、通常のＥＣＬ(emitter coupled log
ic) 信号は直接入力することができない。そこで、ＥＣ
Ｌ信号であるシリアルデータの入力を可能にするため
に、その伝送系では次のような構成を採っている。

【０００４】すなわち、図２に示すように、負電源Ｖｓ
ｓ（例えば、−４．５Ｖ）で動作するＥＣＬ回路（Ｉ
Ｃ）１０１から出力されるＥＣＬ信号をアッテネータ１
０２とカップリングコンデンサ１０３を介してデータ受
信部（ＩＣ）１０４に入力し、さらにその入力段に配さ
れた直流リカバリ回路１０５によってＤＣレベルのずれ
を補正するようにしている。

【０００５】なお、データ受信部１０４において、直流
リカバリ回路１０５でＤＣレベルが補正されたＥＣＬ信
号であるシリアルデータは、ＰＬＬ(phase locked loo
p) 回路１０６およびリタイミング回路１０７に供給さ
れる。このＰＬＬ回路１０６およびリタイミング回路１
０７によってクロックデータリカバリ回路が構成されて
いる。そして、ＰＬＬ回路１０６でリカバリクロックが
生成されるとともに、受信したシリアルデータのタイミ
ングがリカバリクロックに基づいてリタイミング回路１
０７によって再設定されてリタイムドデータとして出力
される。

【０００６】ここで、データ受信部１０４の仕様とし
て、入力されるデータは、１．５Ｇｂ／ｓのＮＲＺ(non
return to zero)データで、Ｈｉｇｈ（論理１）／Ｌｏ
ｗ（論理０）の比率であるマーク率が１：１９迄、振幅
が３００〜５００ｍＶpp、他の入力としては４９．５Ｍ
Ｈｚの参照クロックのＴＴＬ(transistor transistor l
ogic) レベルが必要である。そして、これらを基に振幅
が４００ｍＶppのリカバリクロックとリタイムドデータ
を出力する。

【０００７】ところで、デジタル信号をコンデンサ結合
で入力すると、データのマーク率によって図３（ａ）に
示す如き信号の振幅中心レベルが、同図（ｂ）に示すよ
うにＤＣ中心レベル（バイアスレベル）に対してずれて
しまう。この信号（ｂ）のＤＣレベルのずれを補正する
のに、図４に示すように、入力回路１１１と、この入力
回路１１１の出力を一方の入力とする加算器１１２と、
この加算器１１２の加算出力の論理状態、即ちＨｉｇｈ
／Ｌｏｗを判別するコンパレータ１１３と、このコンパ
レータ１１３の出力のＤＣ成分を加算器１１２にその他
方の入力としてフィードバックするローパルスフィルタ
１１４とからなる量子化フィードバック回路が用いられ
る。

【０００８】この量子化フィードバック回路は、出力信
号の振幅からローパスフィルタ１１４によってそのＤＣ
成分を抽出し、この抽出したＤＣ成分を加算器１１２に
その他方の入力としてフィードバックして入力信号に加
算することにより、入力信号のＤＣレベルのずれを補正
するようになっている。この量子化フィードバック回路
を正しく動作させるためには、当該回路の入力信号と出
力信号の振幅を等しくさせる必要がある。

【０００９】量子化フィードバック回路を使用した直流
リカバリ回路の従来例の構成を図５に示す。この直流リ
カバリ回路は、入力部アンプ１２１と、この入力部アン
プ１２１の出力信号のＤＣレベルの補正を行う量子化フ
ィードバック回路１２２と、入力部アンプ１２１の出力
信号の振幅を制御するＡＧＣ（自動利得制御）回路１２
３と、このＡＧＣ回路１２３に対してリファレンス信号
を与えるリファレンスアンプ１２４とを有する構成とな
っている。

【００１０】上記構成の直流リカバリ回路において、量
子化フィードバック回路１２２の出力信号の振幅を次段
の回路用に２００ｍＶppに設定すれば、量子化フィード
バック回路１２２の入力信号として同じ振幅（２００ｍ
Ｖpp）の信号を入力する必要がある。そのために、２０
０ｍＶppのリファレンス信号と量子化フィードバック回
路１２２の入力信号の振幅を検波して、振幅を制御する
ための信号をＡＧＣ回路１２３で生成し、この制御信号
に基づいて入力部アンプ１２１において入力信号の振幅
を２００ｍＶppに制御して出力するようにしている。

【００１１】

【発明が解決しようとする課題】上述した従来の直流リ
カバリ回路では、ＡＧＣ回路１２３の制御信号によって
入力部アンプ１２１のゲインを制御し、入力信号にＡＧ
Ｃをかけることにより、量子化フィードバック回路１２
２の入力振幅をその出力振幅に揃える構成となっている
ので、振幅が大きい入力信号に対応できるようにするた
めには、ダイナミックレンジがそれ以上に広い入力部ア
ンプ１２１が必要となる。

【００１２】しかしながら、入力部アンプ１２１は、そ
の回路構成の一例を示す図６から明らかなように、ＡＧ
Ｃ入力が与えられるトランジスタ部分と信号入力が与え
られるトランジスタ部分とが、電源Ｖｃｃとグランド
（ＧＮＤ）の間にいわゆる縦積みとなった構成となって
いるため、電源Ｖｃｃの電圧が例えば３．３Ｖと低い場
合には、入力部アンプ１２１のダイナミックレンジを広
げるにも制限があり、したがって振幅が大きいＥＣＬ信
号を受けることができないことになる。

【００１３】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、低い電源電圧でもＥ
ＣＬ信号を受けることが可能な直流リカバリ回路を提供
することにある。

【００１４】

【課題を解決するための手段】本発明による直流リカバ
リ回路は、コンデンサ結合で入力されたデジタル信号を
一方の入力とする加算手段と、この加算手段の出力信号
の論理状態を判別する比較手段と、この比較手段の出力
信号の直流成分を抽出して前記加算手段の他方の入力と
する抽出手段と、比較手段の出力信号の振幅を加算手段
の一方の入力信号の振幅に合わせるべく当該比較手段を
制御する制御手段とを備えた構成となっている。

【００１５】上記構成の直流リカバリ回路において、抽
出手段は、比較手段の出力信号を通すことで、その出力
信号の直流成分を抽出する。この直流成分は加算手段の
他方の入力となり、当該加算手段によってその一方の入
力信号に加算されることで、入力信号のＤＣレベルのず
れを補正する。このとき、制御手段は、比較手段を制御
し、当該比較手段の出力信号の振幅を加算手段の一方の
入力信号の振幅に一致させる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態を示す回路ブロック図である。

【００１７】本実施形態に係る直流リカバリ回路１０
は、コンデンサ結合で入力された例えば振幅３００〜５
００ｍＶppのＥＣＬ信号を、内部ＰＥＣＬ信号レベル２
００ｍＶppの信号に変換する回路であり、図１から明ら
かなように、リニアアンプ回路１１、量子化フィードバ
ック回路１２およびＡＧＣ回路１３の３つの回路から構
成されている。

【００１８】ところで、デジタル信号をコンデンサ結合
でそのまま入力すると、先述したように、信号のマーク
率によって信号の振幅中心レベルが直流中心レベルに対
してずれてしまい（図３（ｂ）を参照）、例えば５００
ｍＶppの差動信号に対して１Ｖ近くのダイナミックレン
ジが必要となる。リニアアンプ回路１１は、これを半分
にするために設けられたものである。

【００１９】すなわち、リニアアンプ回路１１は、振幅
３００〜５００ｍＶppの入力信号を例えば振幅１５０〜
２５０ｍＶppに変換するゲインが１／２の差動アンプ回
路であり、その入力のダイナミックレンジは１．２Ｖ程
度ある。このリニアアンプ回路１１で振幅変換された信
号は、量子化フィードバック回路１２およびＡＧＣ回路
１３に供給される。

【００２０】量子化フィードバック回路１２は、入力回
路２１、加算器２２、コンパレータ２３およびローパス
フィルタ２４ａ，２４ｂからなり、コンパレータ２３の
出力信号の振幅からローパスフィルタ２４ａ，２４ｂで
抽出したＤＣレベルを加算器２２で入力信号に加算する
ことによって入力信号のＤＣレベルのずれを補正すると
ともに、ＡＧＣ回路１３から与えられる制御信号に基づ
いてコンパレータ２３を構成する差動アンプの電流源の
電流を変えることによって入力信号の振幅に出力信号の
振幅を一致させる制御を行う構成となっている。

【００２１】ここで、入力回路２１、加算器２２、コン
パレータ２３およびローパスフィルタ２４ａ，２４ｂの
具体的な回路構成について説明する。

【００２２】先ず、入力回路２１は、リニアアンプ回路
１１から互いに逆相の信号が各一端に与えられるコンデ
ンサＣ１，Ｃ２と、これらコンデンサＣ１，Ｃ２の各他
端に各ベースが接続されたトランジスタＱ１，Ｑ２と、
これらトランジスタＱ１，Ｑ２の各ベースをバイアスす
るバイアス回路２５と、トランジスタＱ１，Ｑ２の各コ
レクタと電源Ｖｃｃの間に接続された抵抗Ｒ１，Ｒ２
と、トランジスタＱ１，Ｑ２の各エミッタ間に接続され
た抵抗Ｒ３と、トランジスタＱ１，Ｑ２の各エミッタと
グランド（ＧＮＤ）の間に接続された定電流源２６，２
７とからなり、トランジスタＱ１，Ｑ２の各コレクタか
ら互いに逆相の信号を出力する構成となっている。

【００２３】加算器２２は、入力回路２１から互いに逆
相の信号が各コレクタに与えられるトランジスタＱ３，
Ｑ４と、これらトランジスタＱ３，Ｑ４の各エミッタ間
に接続された抵抗Ｒ４と、トランジスタＱ３，Ｑ４の各
エミッタとグランドの間に接続された定電流源２８，２
９とからなり、コンパレータ２３の出力信号の振幅から
ローパスフィルタ２４ａ，２４ｂで抽出したＤＣレベル
がトランジスタＱ３，Ｑ４の各ベースに与えられる構成
となっており、トランジスタＱ３，Ｑ４の各コレクタ出
力が加算出力となる。

【００２４】コンパレータ２３は、エミッタが共通に接
続された差動対トランジスタＱ５，Ｑ６と、これらトラ
ンジスタＱ５，Ｑ６の各コレクタと電源Ｖｃｃの間に接
続された抵抗Ｒ５，Ｒ６と、トランジスタＱ５，Ｑ６の
各エミッタとグランドの間に接続された定電流源３０
と、トランジスタＱ５，Ｑ６の各エミッタとグランドの
間に直列に接続されたトランジスタＱ７および抵抗Ｒ７
からなる可変電流源３１とからなる差動アンプ構成とな
っており、ＡＧＣ回路１３からトランジスタＱ７のベー
スに制御信号が与えられるようになっている。

【００２５】このコンパレータ２３において、可変電流
源３１を構成する制御用トランジスタＱ７は、そのベー
ス入力としてＡＧＣ回路１３から出力される制御信号が
与えられることにより、その制御信号に応じて可変電流
源３１に流れる電流をコントロールし、量子化フィード
バック回路１２の出力振幅をその入力信号の振幅に合わ
せるように動作する。なお、定電流源３０は、出力信号
の振幅が無くならないように可変電流源３１に対して並
列に接続されたものであり、５０μＡ程度の一定の電流
を流す。

【００２６】コンパレータ２３の互いに逆相の出力、即
ち差動対トランジスタＱ５，Ｑ６の各コレクタ出力は、
エミッタフォロワのトランジスタＱ８，Ｑ９を通して量
子化フィードバック回路１２の出力信号ＹＰ，ＹＮとし
て導出されるとともに、エミッタフォロワのトランジス
タＱ１０，Ｑ１１を通してローパスフィルタ２４ａ，２
４ｂに与えられる。ローパスフィルタ２４ａ，２４ｂ
は、コンパレータ２３の出力信号ＹＰ，ＹＮの振幅から
ＤＣレベルを抽出し、このＤＣレベルを加算器２２のト
ランジスタＱ３，Ｑ４のベース入力とする。

【００２７】ローパスフィルタ２４ａは、トランジスタ
Ｑ１０のエミッタと加算器２２のトランジスタＱ３のベ
ースの間に接続された抵抗Ｒ７と、当該トランジスタＱ
３のベースと電源Ｖｃｃの間に接続されたコンデンサＣ
３とから構成されている。ローパスフィルタ２４ｂは、
トランジスタＱ１１のエミッタと加算器２２のトランジ
スタＱ４のベースの間に接続された抵抗Ｒ８と、当該ト
ランジスタＱ４のベースと電源Ｖｃｃの間に接続された
コンデンサＣ４とから構成されている。

【００２８】このように、加算器２２、コンパレータ２
３およびローパスフィルタ２４ａ，２４ｂを含む量子化
フィードバック回路１２において、コンパレータ２３の
出力信号をローパスフィルタ２４ａ，２４ｂを通すこと
によってその振幅からＤＣレベルを抽出し、この抽出し
たＤＣレベルを加算器２２にフィードバックして入力信
号に加算することにより、入力信号のＤＣレベルのずれ
を補正することができる。

【００２９】量子化フィードバック回路１２の出力信号
ＹＰ，ＹＮは、ＡＧＣ回路１３にも供給される。ＡＧＣ
回路１３は、リニアアンプ回路１１の出力信号、即ち量
子化フィードバック回路１２の入力信号のＤＣレベルを
検出する第１のＤＣレベル検出回路４１と、量子化フィ
ードバック回路１２の出力信号のＤＣレベルを検出する
第２のＤＣレベル検出回路４２と、これら検出回路４
１，４２で検出されたＤＣレベル同士を比較し、そのレ
ベル差に応じた制御信号を出力する差動アンプ４３とを
備えた構成となっている。

【００３０】第１のＤＣレベル検出回路４１は、リニア
アンプ回路１１の出力信号の振幅を検波する振幅検波回
路４１１と、この振幅検波回路４１１の検波出力をＤＣ
化するローパスフィルタ（ＬＰＦ）４１２と、このロー
パスフィルタ４１２で抽出さたＤＣレベルを差動アンプ
４３にその（＋）入力として与える出力トランジスタ４
１３とから構成されている。

【００３１】第２のＤＣレベル検出回路４２は、量子化
フィードバック回路１２の出力信号の振幅を検波する振
幅検波回路４２１と、この振幅検波回路４２１の検波出
力をＤＣ化するローパスフィルタ４２２と、このローパ
スフィルタ４２２で抽出さたＤＣレベルを差動アンプ４
３にその（−）入力として与える出力トランジスタ４２
３とから構成されている。

【００３２】上記構成のＡＧＣ回路１３は、量子化フィ
ードバック回路１２の入力信号およびその出力信号のＤ
Ｃレベル同士を比較し、そのレベル差に応じた出力信号
をコンパレータ２３のトランジスタＱ７のベースに制御
信号として供給する。これにより、量子化フィードバッ
ク回路１２においては、先述したように、その制御信号
に応じて可変電流源３１に流れる電流が変化し、量子化
フィードバック回路１２の出力信号の振幅がその入力信
号の振幅に一致するように、当該出力信号の振幅制御が
行われる。

【００３３】ＡＧＣ回路１３はさらに、量子化フィード
バック回路１２の入力信号および出力信号の双方のＤＣ
レベルが小さいときなどに、コンパレータ２３のトラン
ジスタＱ７のベースに与える制御信号が不安定にならな
いようにするための補償回路４４を備えている。この補
償回路４４は、差動アンプ４３の（−）入力に所定のＤ
Ｃレベルを与えることで、例えば信号が全く入力されな
いときに、可変電流源３１に電流が僅かに流れた状態で
待機させるように作用する。

【００３４】補償回路４４は、例えば３００ＭＨｚの信
号に基づいて４０ｍＶppの信号を与えるリファレンスア
ンプ４４１と、このリファレンスアンプ４４１の出力振
幅を検波する振幅検波回路４４２と、この振幅検波回路
４４２の検波出力をＤＣ化するローパスフィルタ４４３
と、このローパスフィルタ４４３で抽出さたＤＣレベル
を差動アンプ４３にその（−）入力として与える出力ト
ランジスタ４４４とから構成されている。

【００３５】上述したように、本実施形態に係る直流リ
カバリ回路においては、量子化フィードバック回路１２
を用いることにより、入力信号のＤＣレベルのずれを補
正するとともに、ＡＧＣ回路１３から与えられる制御信
号に基づいてコンパレータ２３を構成する差動アンプの
可変電流源３１の電流を制御ようにしたことにより、従
来のように、トランジスタを縦積みした構成の入力部ア
ンプ（図６を参照）を用いなくても、入力信号の振幅に
出力信号の振幅を合わせることができる。したがって、
低い電源電圧（例えば、３．３Ｖ）でもＥＣＬ信号を受
けることができるとともに、正常なＤＣレベルの補正を
行うことができる。

【００３６】また、上記構成の直流リカバリ回路におい
て、入力段にリニアアンプ回路１１を配置し、入力信号
の振幅を変換するようにしたので、例えば振幅３００〜
５００ｍＶppのように振幅が大きく、ＤＣレベルのずれ
たデジタル信号であっても、そのＤＣレベルのずれを補
正することができる。

【００３７】なお、上記実施形態で示した各構成部分の
具体的な回路構成については一例に過ぎず、これに限定
されるものではない。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
コンデンサ結合で入力されたデジタル信号のＤＣレベル
のずれを、量子化フィードバック回路を用いて補正する
直流リカバリ回路において、量子化フィードバック回路
を構成する比較手段を制御することによって当該比較手
段の出力信号の振幅をその入力信号の振幅に一致させる
ようにしたので、低い電源電圧でもＥＣＬ信号を受ける
ことができるとともに、正常なＤＣレベルの補正を行う
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す回路ブロック図であ
る。

【図２】シリアルデータの伝送系の一例を示す構成図で
ある。

【図３】デジタル信号のコンデンサ結合波形を示す波形
図である。

【図４】量子化フィードバック回路の基本構成を示すブ
ロック図である。

【図５】直流リカバリ回路の従来例を示すブロック図で
ある。

【図６】入力部アンプの回路構成の一例を示す回路図で
ある。

【符号の説明】

１１…リニアアンプ回路、１２…量子化フィードバック
回路、１３…ＡＧＣ回路、２２…加算器、２３…コンパ
レータ、４１…第１のＤＣレベル検出回路、４２…第２
のＤＣレベル検出回路、４３…差動アンプ、４４…補償
回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンデンサ結合で入力されたデジタル信
   号を一方の入力とする加算手段と、 前記加算手段の出力信号の論理状態を判別する比較手段
   と、 前記比較手段の出力信号の直流成分を抽出して前記加算
   手段の他方の入力とする抽出手段と、 前記比較手段の出力信号の振幅を前記加算手段の一方の
   入力信号の振幅に合わせるべく前記比較手段を制御する
   制御手段とを備えたことを特徴とする直流リカバリ回
   路。
2. 【請求項２】 前記制御手段は、前記加算手段の一方の
   入力信号の直流成分を検出する第１の検出回路と、前記
   比較手段の出力信号の直流成分を検出する第２の検出回
   路と、前記第１，第２の検出回路の各検出レベルを比較
   し、そのレベル差に応じた制御信号を出力する差動アン
   プとを有し、この差動アンプから出力される制御信号に
   応じて前記比較手段の出力信号の振幅を制御することを
   特徴とする請求項１記載の直流リカバリ回路。
3. 【請求項３】 前記比較手段は差動アンプ構成であり、
   その電流源の電流が前記制御信号に応じて変化すること
   を特徴とする請求項２記載の直流リカバリ回路。
4. 【請求項４】 前記制御手段は、前記加算手段の一方の
   入力信号および前記比較手段の出力信号が小さいとき
   に、前記差動アンプに対して所定の制御信号を出力する
   ための情報を与える補償回路を有することを特徴とする
   請求項２記載の直流リカバリ回路。