JP2003533086A - 差動位相ロックループ回路 - Google Patents
差動位相ロックループ回路Info
- Publication number
- JP2003533086A JP2003533086A JP2001581421A JP2001581421A JP2003533086A JP 2003533086 A JP2003533086 A JP 2003533086A JP 2001581421 A JP2001581421 A JP 2001581421A JP 2001581421 A JP2001581421 A JP 2001581421A JP 2003533086 A JP2003533086 A JP 2003533086A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output terminal
- signal
- signal output
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
Abstract
(57)【要約】
二つの出力線路（ＯＵＴ＋、ＯＵＴ−）を持ち、チャージポンプセクション（１０３）と共通モードフィードバックセクション（１０６）とを備える、完全差動位相ロックループのための一体化共通モード制御回路構成要素（１００）を有する差動チャージポンプが記述されている。チャージポンプセクション（１０３）の中で、電流生成手段（１１１、１１２、１１３、１１４）は、第一信号出力端子（ＯＵＴ＋）にて特定の極性と第一大きさとを持つ第一電流信号を生成し、第二信号出力端子（ＯＵＴ−）にて反対の極性と第二大きさを持つ第二電流信号を生成する。共通モードフィードバックセクション（１０６）は、第一および第二信号出力端子（ＯＵＴ＋、ＯＵＴ−）の共通モード電圧レベル（ＶＣＭ）を検出し、共通モード電圧（ＶＣＭ）を基準電圧（ＶＳＥＴ）に比較し、第一電流信号の第一大きさを増加／減少させると同時に第二電流信号の第二大きさを減少／増加させて共通モード電圧レベル（ＶＣＭ）を前記基準電圧（ＶＳＥＴ）に導くため、チャージポンプセクション（１０３）の前記電流生成手段（１１１、１１２、１１３、１１４）に影響をおよぼすフィードバック信号を生成する。
Description
【０００１】
本発明は、一般に位相ロックループ回路、特に集積回路における位相ロックル
ープ回路に関する。
ープ回路に関する。
【０００２】
位相ロックループ回路（ＰＬＬ）が集積回路に組み入れられる場合、そのＰＬ
Ｌは他の回路構成要素と基板を共有し、他の回路構成要素は基板や供給線路にお
いてノイズを生成することがあり、ノイズはＰＬＬに達することがあり、ＰＬＬ
の性能を、とりわけその分光純度を、妨げることがある。これは、ＰＬＬの出力
信号において容認しがたいタイムジターを招く。ＰＬＬがクロック信号生成回路
構成要素の中で使われる場合は、そのようなクロック信号によって制御される回
路で、たとえばＡ／Ｄ変換器などで、過剰な量子化ノイズが生成されることがあ
る。
Ｌは他の回路構成要素と基板を共有し、他の回路構成要素は基板や供給線路にお
いてノイズを生成することがあり、ノイズはＰＬＬに達することがあり、ＰＬＬ
の性能を、とりわけその分光純度を、妨げることがある。これは、ＰＬＬの出力
信号において容認しがたいタイムジターを招く。ＰＬＬがクロック信号生成回路
構成要素の中で使われる場合は、そのようなクロック信号によって制御される回
路で、たとえばＡ／Ｄ変換器などで、過剰な量子化ノイズが生成されることがあ
る。
【０００３】
したがって、本発明の主要な目的は、改善されたノイズ性能を有するＰＬＬ回
路を提供することである。
路を提供することである。
【０００４】
基板ノイズや供給ノイズにさほど感応しない回路を作るための公知の技術では
、回路を差動構成で実現する。差動構成で実現される回路は共通モード信号に感
応しないか、わずかに感応するだけであり、一方、供給線路上のノイズと基板内
のノイズは共通モードの回路に結合する。したがって、差動回路におけるノイズ
の影響はごくわずかである。
、回路を差動構成で実現する。差動構成で実現される回路は共通モード信号に感
応しないか、わずかに感応するだけであり、一方、供給線路上のノイズと基板内
のノイズは共通モードの回路に結合する。したがって、差動回路におけるノイズ
の影響はごくわずかである。
【０００５】
したがって、本発明のさらなる目的は、差動構成のＰＬＬ回路を提供すること
である。
である。
【０００６】
ＰＬＬの必須構成要素は電圧制御発振器（ＶＣＯ）であり、ＶＣＯの出力は、
ＶＣＯの出力を入力信号に比較する位相比較器に結合される。ＶＣＯのための制
御信号は、位相比較器の出力信号から導き出される。ＶＣＯの制御入力または同
調入力は、ノイズ感度の点で、ＰＬＬにおいて最重要の回路ノードである。通常
、ＶＣＯの同調感度は数ＭＨｚ／Ｖに達する。したがって、たとえわずかな妨害
でもＶＣＯの同調入力に達すると、容認しがたい高い位相ノイズ側波帯（それゆ
え大きなタイムジター）を招くことがある。
ＶＣＯの出力を入力信号に比較する位相比較器に結合される。ＶＣＯのための制
御信号は、位相比較器の出力信号から導き出される。ＶＣＯの制御入力または同
調入力は、ノイズ感度の点で、ＰＬＬにおいて最重要の回路ノードである。通常
、ＶＣＯの同調感度は数ＭＨｚ／Ｖに達する。したがって、たとえわずかな妨害
でもＶＣＯの同調入力に達すると、容認しがたい高い位相ノイズ側波帯（それゆ
え大きなタイムジター）を招くことがある。
【０００７】
したがって、基板ノイズと供給ノイズに関してＰＬＬの感度を減らすため、Ｐ
ＬＬのＶＣＯ同調部分は特に差動構成で実現するべきである。
ＬＬのＶＣＯ同調部分は特に差動構成で実現するべきである。
【０００８】
図１には、実際に広く知れ渡る、ＰＬＬの一般的実現のブロック図が概略的に
描かれている。このＰＬＬ回路１は、位相比較器２、チャージポンプ３、ＶＣＯ
４を備え、なおかつ普通はプログラム可能分割器５を備える。位相比較器２は二
つの入力端子を持ち、一つの入力端子は入力信号ＳＩＮを受け取り、もう一つの
入力端子はプログラム可能分割器５を通じてＶＣＯ４の出力信号を受け取る。位
相比較器２は、チャージポンプ３の対応する入力端子に結合される二つの出力端
子、ＵＰ出力端子ＵおよびＤＯＷＮ出力端子Ｄとを持つ。チャージポンプ３は、
ＶＣＯ４の同調入力端子に結合される出力端子を持つ。ＶＣＯ４は、同調入力端
子で受け取る信号に応じて、その出力信号ＳＯＵＴの周波数を増減する。
描かれている。このＰＬＬ回路１は、位相比較器２、チャージポンプ３、ＶＣＯ
４を備え、なおかつ普通はプログラム可能分割器５を備える。位相比較器２は二
つの入力端子を持ち、一つの入力端子は入力信号ＳＩＮを受け取り、もう一つの
入力端子はプログラム可能分割器５を通じてＶＣＯ４の出力信号を受け取る。位
相比較器２は、チャージポンプ３の対応する入力端子に結合される二つの出力端
子、ＵＰ出力端子ＵおよびＤＯＷＮ出力端子Ｄとを持つ。チャージポンプ３は、
ＶＣＯ４の同調入力端子に結合される出力端子を持つ。ＶＣＯ４は、同調入力端
子で受け取る信号に応じて、その出力信号ＳＯＵＴの周波数を増減する。
【０００９】
図１のブロック図に描かれる構成で、ＰＬＬ回路のＶＣＯ同調部分は、実際に
広く知れ渡る差動構成で実現されている。さらに詳しく、チャージポンプ３は差
動出力端子を持ち、ＶＣＯは差動同調入力端子を持つので、具体的に示されてい
るように、チャージポンプ３とＶＣＯとの間の結合は二本の信号線路を構成する
ことになる。同様に、ＶＣＯ４とプログラム可能分割器５との間の結合、出力線
路、プログラム可能分割器５と位相比較器２との間の結合、入力線路、位相比較
器２のＵＰ出力端子Ｕとチャージポンプ３の対応する入力端子との間の結合、お
よび位相比較器２のＤＯＷＮ出力端子Ｄとチャージポンプ３の対応する入力端子
との間の結合はどれも、完全差動の構成を提供するため、差動的に実現し得るが
、これは図１において具体的に示されていない。
広く知れ渡る差動構成で実現されている。さらに詳しく、チャージポンプ３は差
動出力端子を持ち、ＶＣＯは差動同調入力端子を持つので、具体的に示されてい
るように、チャージポンプ３とＶＣＯとの間の結合は二本の信号線路を構成する
ことになる。同様に、ＶＣＯ４とプログラム可能分割器５との間の結合、出力線
路、プログラム可能分割器５と位相比較器２との間の結合、入力線路、位相比較
器２のＵＰ出力端子Ｕとチャージポンプ３の対応する入力端子との間の結合、お
よび位相比較器２のＤＯＷＮ出力端子Ｄとチャージポンプ３の対応する入力端子
との間の結合はどれも、完全差動の構成を提供するため、差動的に実現し得るが
、これは図１において具体的に示されていない。
【００１０】
図１はまた、チャージポンプ３の電流出力信号をＶＣＯ向けの電圧入力信号に
変換し、システムの安定性を向上する、ＶＣＯの同調入力端子に接続された、二
つのループフィルタ７１および７２を示している。ループフィルタは、それ自体
知られており、これ以上述べない。
変換し、システムの安定性を向上する、ＶＣＯの同調入力端子に接続された、二
つのループフィルタ７１および７２を示している。ループフィルタは、それ自体
知られており、これ以上述べない。
【００１１】
ＶＣＯ４の両入力端子における電圧レベルが同じ量で変化する場合、ＶＣＯ４
の出力周波数は一定であり続ける。だから、差動実現は、共通モード基板ノイズ
および供給ノイズの点で、よりクリーンなＶＣＯ出力信号をもたらす。
の出力周波数は一定であり続ける。だから、差動実現は、共通モード基板ノイズ
および供給ノイズの点で、よりクリーンなＶＣＯ出力信号をもたらす。
【００１２】
ただし、ＰＬＬ回路のＶＣＯ同調部分を差動構成で実現することは、別の問題
を招く。ＶＣＯがシングルエンドチャージポンプに結合される同調入力端子を一
つだけ持つシングルエンドＰＬＬ実現とは対照的に、ＶＣＯは二つの同調信号を
受け取る差動同調入力端子を持つことになり、その共通モード電圧レベルは、図
１の６に示す、共通モードフィードバック回路構成要素によって制御しなければ
ならない。この点についての基本的問題は、共通モードフィードバック回路構成
要素６が、敏感なＶＣＯ同調入力で信号を生成できる追加の回路構成要素を構成
するという事実である。特に、差動構成向けの前記共通モードフィードバック回
路構成要素の従来技術実現には、ＶＣＯの同調入力端子にかなりの量のノイズを
加えるという重大な欠点がある。この加えられたノイズは望ましくないＶＣＯ変
調を引き起こし、分光純度の低下を招く。シングルエンドＰＬＬ構成にはこのよ
うなノイズ源が存在しない。
を招く。ＶＣＯがシングルエンドチャージポンプに結合される同調入力端子を一
つだけ持つシングルエンドＰＬＬ実現とは対照的に、ＶＣＯは二つの同調信号を
受け取る差動同調入力端子を持つことになり、その共通モード電圧レベルは、図
１の６に示す、共通モードフィードバック回路構成要素によって制御しなければ
ならない。この点についての基本的問題は、共通モードフィードバック回路構成
要素６が、敏感なＶＣＯ同調入力で信号を生成できる追加の回路構成要素を構成
するという事実である。特に、差動構成向けの前記共通モードフィードバック回
路構成要素の従来技術実現には、ＶＣＯの同調入力端子にかなりの量のノイズを
加えるという重大な欠点がある。この加えられたノイズは望ましくないＶＣＯ変
調を引き起こし、分光純度の低下を招く。シングルエンドＰＬＬ構成にはこのよ
うなノイズ源が存在しない。
【００１３】
したがって、完全差動のＰＬＬ実現を有し、ＶＣＯの同調電圧の共通モード制
御を有し、なおかつ従来技術のシングルエンドＰＬＬ実現に匹敵するノイズレベ
ルを有することの利点を兼ね備えることは、本発明の特有の目的である。
御を有し、なおかつ従来技術のシングルエンドＰＬＬ実現に匹敵するノイズレベ
ルを有することの利点を兼ね備えることは、本発明の特有の目的である。
【００１４】
本発明の重要側面によると、共通モードフィードバック回路構成要素はチャー
ジポンプの動作に直接的に影響をおよぼす。換言すると、ＶＣＯの同調入力線路
に訂正電流を加える代わりに、チャージポンプは、修正された電流を生成する。
ジポンプの動作に直接的に影響をおよぼす。換言すると、ＶＣＯの同調入力線路
に訂正電流を加える代わりに、チャージポンプは、修正された電流を生成する。
【００１５】
従来技術の差動ＰＬＬ回路構成要素では、図２Ａで概略的に図示されたとおり
に差動チャージポンプが実現され、図２Ｂで概略的に図示されたとおりに共通モ
ードフィードバック回路構成要素が実現される。
に差動チャージポンプが実現され、図２Ｂで概略的に図示されたとおりに共通モ
ードフィードバック回路構成要素が実現される。
【００１６】
従来技術の差動チャージポンプ３は、二つの入力端子ＩＮＵおよびＩＮＤをそ
れぞれ持ち、二つの出力端子ＯＵＴ＋およびＯＵＴ−をそれぞれ持ち、さらに、
主電流源１０によって供給される四つの制御可能電流源１１、１２、１３、１４
を備え、主電流源は大きさがＩＣＰの主電流を生成する。
れぞれ持ち、二つの出力端子ＯＵＴ＋およびＯＵＴ−をそれぞれ持ち、さらに、
主電流源１０によって供給される四つの制御可能電流源１１、１２、１３、１４
を備え、主電流源は大きさがＩＣＰの主電流を生成する。
【００１７】
第一制御可能電流源１１は、正出力端子ＯＵＴ＋に第一電流を供給するように
配置される。
配置される。
【００１８】
第二制御可能電流源１２は、正出力端子ＯＵＴ＋から第二電流を引き出すよう
に配置される。
に配置される。
【００１９】
第三制御可能電流源１３は、負出力端子ＯＵＴ−に第三電流を供給するように
配置される。
配置される。
【００２０】
第四制御可能電流源１４は、負出力端子ＯＵＴ−から第四電流を引き出すよう
に配置される。
に配置される。
【００２１】
第一および第四電流源１１および１４は制御入力端子を持ち、制御入力端子は
、ＵＰ入力端子ＩＮＵに接続され、このＵＰ入力端子ＩＮＵで受け取る制御信号
によって制御される。第二および第三制御可能電流源１２および１４は制御入力
端子を持ち、制御入力は、ＤＯＷＮ入力端子ＩＮＤに結合され、このＤＯＷＮ入
力端子ＩＮＤで受け取る制御信号によって制御される。一般に、四つの制御可能
電流源１１ないし１４は、それぞれの電流入力端子で受け取る電流をそれぞれの
電流出力端子か接地端子のいずれかに切り替える被制御開閉器として見なし得る
。
、ＵＰ入力端子ＩＮＵに接続され、このＵＰ入力端子ＩＮＵで受け取る制御信号
によって制御される。第二および第三制御可能電流源１２および１４は制御入力
端子を持ち、制御入力は、ＤＯＷＮ入力端子ＩＮＤに結合され、このＤＯＷＮ入
力端子ＩＮＤで受け取る制御信号によって制御される。一般に、四つの制御可能
電流源１１ないし１４は、それぞれの電流入力端子で受け取る電流をそれぞれの
電流出力端子か接地端子のいずれかに切り替える被制御開閉器として見なし得る
。
【００２２】
さらに詳しく、この四つの制御可能電流源は、ΔФに比例する幅を持ち大きさ
がＩＣＰの電流パルスをそれぞれの電流出力で生成し、ΔФは位相比較器の二入
力信号間の位相差である。理想的には、線路ＯＵＴ＋およびＯＵＴ−上の電流パ
ルスは、同じ大きさではあるが反対の極性を持つ。これは、以下の関係で表すこ
とができる。 Ｉ（ＯＵＴ＋）＝＋α・Δφ・ＩＣＰ （１ａ） Ｉ（ＯＵＴ−）＝−α・Δφ・ＩＣＰ （１ｂ）
がＩＣＰの電流パルスをそれぞれの電流出力で生成し、ΔФは位相比較器の二入
力信号間の位相差である。理想的には、線路ＯＵＴ＋およびＯＵＴ−上の電流パ
ルスは、同じ大きさではあるが反対の極性を持つ。これは、以下の関係で表すこ
とができる。 Ｉ（ＯＵＴ＋）＝＋α・Δφ・ＩＣＰ （１ａ） Ｉ（ＯＵＴ−）＝−α・Δφ・ＩＣＰ （１ｂ）
【００２３】
上記におけるαは比例定数である。
【００２４】
小さな位相差の場合、電流パルスの幅はゼロに近づく。しかしながら、位相差
ΔФがまさしくゼロである場合、チャージポンプにはなお最小幅τＲを持つＵＰ
およびＤＯＷＮ信号が供給されるから、電流パルスの幅はまさしくゼロにはなら
ない。この最小幅は、位相比較器内の論理素子のリセット時間に等しい。チャー
ジポンプのノイズ負担は、位相差がゼロ（"インロック"）のときに、ＵＰおよび
ＤＯＷＮ信号の小さなデューティーサイクルによって大いに減衰され、完全差動
ＰＬＬ実現のノイズ性能に関しては問題にならない。
ΔФがまさしくゼロである場合、チャージポンプにはなお最小幅τＲを持つＵＰ
およびＤＯＷＮ信号が供給されるから、電流パルスの幅はまさしくゼロにはなら
ない。この最小幅は、位相比較器内の論理素子のリセット時間に等しい。チャー
ジポンプのノイズ負担は、位相差がゼロ（"インロック"）のときに、ＵＰおよび
ＤＯＷＮ信号の小さなデューティーサイクルによって大いに減衰され、完全差動
ＰＬＬ実現のノイズ性能に関しては問題にならない。
【００２５】
共通モードフィードバック回路構成要素６の従来技術による差動実現は一般に
、図２Ｂに示すように、ＶＣＯの同調入力の共通モード電圧レベルＶＣＭを検出
する検出手段２１、その共通モード電圧レベルＶＣＭを目標値ＶＳＥＴと比較す
る比較手段２２、および同調入力で電圧レベルを適切な方向に調整することによ
ってＶＣＯ同調入力の共通モード電圧レベルＶＣＭが最終的にはＶＳＥＴに等し
くなるようにする調整手段２３を備える。図２Ｂに図示される実現で、この調整
手段は、比較器手段２２の出力信号によって制御される四つの制御可能電流源２
４、２５、２６、２７を備える。
、図２Ｂに示すように、ＶＣＯの同調入力の共通モード電圧レベルＶＣＭを検出
する検出手段２１、その共通モード電圧レベルＶＣＭを目標値ＶＳＥＴと比較す
る比較手段２２、および同調入力で電圧レベルを適切な方向に調整することによ
ってＶＣＯ同調入力の共通モード電圧レベルＶＣＭが最終的にはＶＳＥＴに等し
くなるようにする調整手段２３を備える。図２Ｂに図示される実現で、この調整
手段は、比較器手段２２の出力信号によって制御される四つの制御可能電流源２
４、２５、２６、２７を備える。
【００２６】
第一制御可能電流源２４は、正ＶＣＯ入力端子に第一電流を供給するように配
置される。
置される。
【００２７】
第二制御可能電流源２５は、正ＶＣＯ入力端子から第二電流を引き出すように
配置される。
配置される。
【００２８】
第三制御可能電流源２６は、負ＶＣＯ入力端子に第三電流を供給するように配
置される。
置される。
【００２９】
第四制御可能電流源２７は、負ＶＣＯ入力端子から第四電流を引き出すように
配置される。
配置される。
【００３０】
第一および第三制御可能電流源２４および２６は、比較器手段２２の第一出力
端子２８によって制御され、一方、第二および第四制御可能電流源２５および２
７は、比較器手段２２の第二出力端子２９によって制御される。
端子２８によって制御され、一方、第二および第四制御可能電流源２５および２
７は、比較器手段２２の第二出力端子２９によって制御される。
【００３１】
電流源２４ないし２７によって供給される電流の大きさは、比較器手段２２の
二つの入力端子における電圧差に比例する。共通モード電圧ＶＣＭが目標電圧ＶＳＥＴ を下回る場合は、第一および第三電流源２４および２６が同調入力端子に
電流ＩＣＭを供給し、共通モード電圧ＶＣＭを増やす。共通モード電圧ＶＣＭが
ＶＳＥＴを上回る場合は、第二および第四電流源２５および２７が同調入力端子
から電流ＩＣＭを引き出し、共通モード電圧ＶＣＭを減らす。これは、以下の関
係によって表すことができる。 ＩＣＭ＝β・（ＶＳＥＴ−ＶＣＭ） （２）
二つの入力端子における電圧差に比例する。共通モード電圧ＶＣＭが目標電圧ＶＳＥＴ を下回る場合は、第一および第三電流源２４および２６が同調入力端子に
電流ＩＣＭを供給し、共通モード電圧ＶＣＭを増やす。共通モード電圧ＶＣＭが
ＶＳＥＴを上回る場合は、第二および第四電流源２５および２７が同調入力端子
から電流ＩＣＭを引き出し、共通モード電圧ＶＣＭを減らす。これは、以下の関
係によって表すことができる。 ＩＣＭ＝β・（ＶＳＥＴ−ＶＣＭ） （２）
【００３２】
この従来技術の実現の重大な欠点は、共通モードフィードバック回路構成要素
が絶えずアクティブであることである。さらに詳しく、四つの制御可能電流源２
４ないし２７はＶＣＯ同調入力端子に連続的に機能的に結合され、結果的に、Ｖ
ＣＯ同調入力端子にノイズが注入される。
が絶えずアクティブであることである。さらに詳しく、四つの制御可能電流源２
４ないし２７はＶＣＯ同調入力端子に連続的に機能的に結合され、結果的に、Ｖ
ＣＯ同調入力端子にノイズが注入される。
【００３３】
ノイズ、たとえば比較器手段２２で生じるノイズの小部分は共通モードになる
が、たとえば電流源２４ないし２７におけるショットノイズなど、ノイズの大部
分は非相関であり、ＶＣＯの分光純度（spectral purity）の低下を引き起こす
。
が、たとえば電流源２４ないし２７におけるショットノイズなど、ノイズの大部
分は非相関であり、ＶＣＯの分光純度（spectral purity）の低下を引き起こす
。
【００３４】
この欠点は、完全差動のＰＬＬ実現を有することの利点を凌駕する。
【００３５】
本発明によると、共通モード制御回路構成要素のフィードバックがＶＣＯ同調
入力ではなくチャージポンプの電流源に指し向けられるようにチャージポンプ回
路構成要素と共通モード制御回路構成要素とを統合することによって、これらの
欠点は克服される。
入力ではなくチャージポンプの電流源に指し向けられるようにチャージポンプ回
路構成要素と共通モード制御回路構成要素とを統合することによって、これらの
欠点は克服される。
【００３６】
本発明のこの態様は、図３に図示された、合同チャージポンプ・共通モード制
御回路構成要素１００の実施形態の以下の論述によってさらに詳細に説明される
。
御回路構成要素１００の実施形態の以下の論述によってさらに詳細に説明される
。
【００３７】
本発明による回路１００は、差動チャージポンプセクション１０３と共通モー
ドフィードバックセクション１０６とを備える。差動チャージポンプセクション
１０３は、二つの入力端子ＩＮＵおよびＩＮＤをそれぞれ持ち、二つの出力端子
ＯＵＴ＋およびＯＵＴ−をそれぞれ持ち、さらに４つの制御可能電流源１１１、
１１２、１１３、１１４を備える。
ドフィードバックセクション１０６とを備える。差動チャージポンプセクション
１０３は、二つの入力端子ＩＮＵおよびＩＮＤをそれぞれ持ち、二つの出力端子
ＯＵＴ＋およびＯＵＴ−をそれぞれ持ち、さらに４つの制御可能電流源１１１、
１１２、１１３、１１４を備える。
【００３８】
第一制御可能電流源１１１は、正出力端子ＯＵＴ＋に第一電流を供給するよう
に配置される。
に配置される。
【００３９】
第二制御可能電流源１１２は、正出力端子ＯＵＴ＋から第二電流を引き出すよ
うに配置される。
うに配置される。
【００４０】
第三制御可能電流源１１３は、負出力端子ＯＵＴ−に第三電流を供給するよう
に配置される。
に配置される。
【００４１】
第四制御可能電流源１１４は、負出力端子ＯＵＴ−から第四電流を引き出すよ
うに配置される。
うに配置される。
【００４２】
第一および第三電流源１１１および１１３は第一主電流源１１０Ａによって供
給され、第二および第四電流源１１２および１１４は第二主電流源１１０Ｂによ
って供給され、第一主電流源１１０Ａおよび第二主電流源１１０Ｂはそれぞれ、
大きさがＩＣＰの第一および第二主電流を生成する。
給され、第二および第四電流源１１２および１１４は第二主電流源１１０Ｂによ
って供給され、第一主電流源１１０Ａおよび第二主電流源１１０Ｂはそれぞれ、
大きさがＩＣＰの第一および第二主電流を生成する。
【００４３】
第一および第四電流源１１１および１１４は制御入力端子を持ち、制御入力端
子は、ＵＰ入力端子ＩＮＵに接続され、この入力端子ＩＮＵで受け取る制御信号
によって制御される。第二および第三制御可能電流源１１２および１１３は制御
入力端子を持ち、制御入力は、ＤＯＷＮ入力端子ＩＮＤに結合され、このＤＯＷ
Ｎ入力端子ＩＮＤで受け取る制御信号によって制御される。
子は、ＵＰ入力端子ＩＮＵに接続され、この入力端子ＩＮＵで受け取る制御信号
によって制御される。第二および第三制御可能電流源１１２および１１３は制御
入力端子を持ち、制御入力は、ＤＯＷＮ入力端子ＩＮＤに結合され、このＤＯＷ
Ｎ入力端子ＩＮＤで受け取る制御信号によって制御される。
【００４４】
本発明による回路１００は共通モードフィードバック回路構成要素１０６を備
え、共通モードフィードバック回路構成要素１０６は一般に、出力線路ＯＵＴ＋ およびＯＵＴ−の共通モード電圧レベルＶＣＭを検出する検出手段１２１、その
共通モード電圧レベルＶＣＭを目標値ＶＳＥＴに比較する比較手段１２２、およ
びチャージポンプ１０３の制御可能電流源１１１ないし１１４によって生成され
る電流を適切な方向に調整することによって出力線路ＯＵＴ＋およびＯＵＴ−の
共通モード電圧レベルＶＣＭが最終的にはＶＳＥＴに等しくなるようにする調整
手段１２３を備える。
え、共通モードフィードバック回路構成要素１０６は一般に、出力線路ＯＵＴ＋ およびＯＵＴ−の共通モード電圧レベルＶＣＭを検出する検出手段１２１、その
共通モード電圧レベルＶＣＭを目標値ＶＳＥＴに比較する比較手段１２２、およ
びチャージポンプ１０３の制御可能電流源１１１ないし１１４によって生成され
る電流を適切な方向に調整することによって出力線路ＯＵＴ＋およびＯＵＴ−の
共通モード電圧レベルＶＣＭが最終的にはＶＳＥＴに等しくなるようにする調整
手段１２３を備える。
【００４５】
図３に図示される実現で、調整手段１２３は、第一主電流源１１０Ａの出力に
接続される第一出力端子１３１と、第二主電流源１１０Ｂの出力端子に接続され
る第二出力１３２とを持つ。
接続される第一出力端子１３１と、第二主電流源１１０Ｂの出力端子に接続され
る第二出力１３２とを持つ。
【００４６】
さらに、図３に図示される実現で、調整手段１２３は、比較器手段１２２の出
力信号によって制御される四つの制御可能補助電流源１２４、１２５、１２６、
１２７を備える。
力信号によって制御される四つの制御可能補助電流源１２４、１２５、１２６、
１２７を備える。
【００４７】
第一制御可能補助電流源１２４は、調整手段１２３の第一出力端子１３１に第
一電流を供給するように配置される。
一電流を供給するように配置される。
【００４８】
第二制御可能補助電流源１２５は、調整手段１２３の第一出力端子１３１から
第二電流を引き出すように配置される。
第二電流を引き出すように配置される。
【００４９】
第三制御可能補助電流源１２６は、調整手段１２３の第二出力端子１３２に第
三電流を供給するように配置される。
三電流を供給するように配置される。
【００５０】
第四制御可能補助電流源１２７は、調整手段１２３の第二出力端子１３２から
第四電流を引き出すように配置される。
第四電流を引き出すように配置される。
【００５１】
第一および第四制御可能補助電流源１２４および１２７は比較器手段１２２の
第一出力端子１２８によって制御され、一方、第二および第三制御可能補助電流
源１２５および１２６は、比較器手段１２２の第二出力端子１２９によって制御
される。
第一出力端子１２８によって制御され、一方、第二および第三制御可能補助電流
源１２５および１２６は、比較器手段１２２の第二出力端子１２９によって制御
される。
【００５２】
電流源１２４ないし１２７によって供給される電流の大きさは、比較器手段１
２２の二つの入力端子における電圧差に比例する。さらに、共通モード電圧ＶＣ Ｍ が目標電圧ＶＳＥＴを下回る場合は、比較器手段１２２によってその第一出力
端子１２８にて生成される制御信号に応じて、第一制御可能補助電流源１２４が
、図３でＩＣＭ＋として示される、電流ＩＣＭを調整手段１２３の第一出力端子
１３１に供給し、第四制御可能補助電流源１２７が、図３でＩＣＭ−として示さ
れる、電流ＩＣＭを調整手段１２３の第二出力端子１３２から引き出す。逆に、
共通モード電圧ＶＣＭがＶＳＥＴを上回る場合は、比較器手段１２２によってそ
の第二出力端子１２９にて生成される制御信号に応じて、第二制御可能補助電流
源１２５が調整手段１２３の第一出力端子１３１から電流ＩＣＭを引き出し、第
三制御可能補助電流源１２６が調整手段１２３の第二出力端子１３２に電流ＩＣ Ｍ を供給する。
２２の二つの入力端子における電圧差に比例する。さらに、共通モード電圧ＶＣ Ｍ が目標電圧ＶＳＥＴを下回る場合は、比較器手段１２２によってその第一出力
端子１２８にて生成される制御信号に応じて、第一制御可能補助電流源１２４が
、図３でＩＣＭ＋として示される、電流ＩＣＭを調整手段１２３の第一出力端子
１３１に供給し、第四制御可能補助電流源１２７が、図３でＩＣＭ−として示さ
れる、電流ＩＣＭを調整手段１２３の第二出力端子１３２から引き出す。逆に、
共通モード電圧ＶＣＭがＶＳＥＴを上回る場合は、比較器手段１２２によってそ
の第二出力端子１２９にて生成される制御信号に応じて、第二制御可能補助電流
源１２５が調整手段１２３の第一出力端子１３１から電流ＩＣＭを引き出し、第
三制御可能補助電流源１２６が調整手段１２３の第二出力端子１３２に電流ＩＣ Ｍ を供給する。
【００５３】
これは、以下の関係によって表すことができる。
Ｉ（１３１）＝−Ｉ（１３２）＝ＩＣＭ＝β・（ＶＳＥＴ−ＶＣＭ） （３）
チャージポンプセクション１０３で、第一および第三制御可能電流源１１１お
よび１１３は、第一主電流源１１０Ａの出力端子と調整手段１２３の第一出力端
子１３１とでそれぞれ生成される電流の組み合わせによって制御される。したが
って、第一および第三制御可能電流源１１１および１１３のための制御電流ＩＦ １ は、以下の関係によって記述される。 ＩＦ１＝ＩＣＰ＋Ｉ（１３１）＝ＩＣＰ＋ＩＣＭ （４ａ）
よび１１３は、第一主電流源１１０Ａの出力端子と調整手段１２３の第一出力端
子１３１とでそれぞれ生成される電流の組み合わせによって制御される。したが
って、第一および第三制御可能電流源１１１および１１３のための制御電流ＩＦ １ は、以下の関係によって記述される。 ＩＦ１＝ＩＣＰ＋Ｉ（１３１）＝ＩＣＰ＋ＩＣＭ （４ａ）
【００５４】
同様に、第二および第四制御可能電流源１１２および１１４は、以下の関係に
従う第二制御電流ＩＦ２によって制御される。 ＩＦ２＝ＩＣＰ＋Ｉ（１３２）＝ＩＣＰ−ＩＣＭ （４ｂ）
従う第二制御電流ＩＦ２によって制御される。 ＩＦ２＝ＩＣＰ＋Ｉ（１３２）＝ＩＣＰ−ＩＣＭ （４ｂ）
【００５５】
従来技術のチャージポンプ３に言及しながら上で説明したのと同じ要領で、前
記の四つの制御可能電流源１１１ないし１１４は、ΔФに比例する幅とＩＦ１、
ＩＦ２に比例する大きさとを持つ電流パルスを生成するように配置される。した
がって、関係（１ａ）−（１ｂ）と同様に、本発明による回路１００によって出
力される電流パルスは、以下の関係によって表すことができる。 Ｉ（ＯＵＴ＋）＝＋α・Δφ・ＩＦ１ ＝＋α・Δφ・ＩＣＰ＋α・Δφ・ＩＣＭ （５ａ） Ｉ（ＯＵＴ−）＝−α・Δφ・ＩＦ２ ＝−α・Δφ・ＩＣＰ＋α・Δφ・ＩＣＭ （５ｂ）
記の四つの制御可能電流源１１１ないし１１４は、ΔФに比例する幅とＩＦ１、
ＩＦ２に比例する大きさとを持つ電流パルスを生成するように配置される。した
がって、関係（１ａ）−（１ｂ）と同様に、本発明による回路１００によって出
力される電流パルスは、以下の関係によって表すことができる。 Ｉ（ＯＵＴ＋）＝＋α・Δφ・ＩＦ１ ＝＋α・Δφ・ＩＣＰ＋α・Δφ・ＩＣＭ （５ａ） Ｉ（ＯＵＴ−）＝−α・Δφ・ＩＦ２ ＝−α・Δφ・ＩＣＰ＋α・Δφ・ＩＣＭ （５ｂ）
【００５６】
上記の関係から、入力信号ＳＩＮが位相比較器２の入力端子にてフィードバッ
ク信号とともに正確なインロックになるときには、つまり位相差ΔФがゼロのと
きには、Ｉ（ＯＵＴ＋）およびＩ（ＯＵＴ−）はゼロになることになる。ただし
、たとえ位相差ΔФがゼロのときでも、位相比較器２の論理素子は信号を生成し
、それによって、四つの制御可能電流源１１１ないし１１４はいずれも非常に小
さい電流パルスを同時に生成する。これは上記の式（５ａないしｂ）でΔФを（
ΔФ＋τＲ／Ｔ）に置き換えることによって表すことができ、（ΔФ＋τＲ／Ｔ
）の中で、τＲは位相比較器２におけるフリップフロップのリセット時間を表す
定数であり、Ｔは図１における信号ＳＩＮの期間である。したがって、位相差Δ
Фがゼロのときには、チャージポンプ１０３の前記の四つの制御可能電流源１１
１ないし１１４がリセット時間中に電流パルスを生成し、これは以下の関係によ
って表すことができる。
ク信号とともに正確なインロックになるときには、つまり位相差ΔФがゼロのと
きには、Ｉ（ＯＵＴ＋）およびＩ（ＯＵＴ−）はゼロになることになる。ただし
、たとえ位相差ΔФがゼロのときでも、位相比較器２の論理素子は信号を生成し
、それによって、四つの制御可能電流源１１１ないし１１４はいずれも非常に小
さい電流パルスを同時に生成する。これは上記の式（５ａないしｂ）でΔФを（
ΔФ＋τＲ／Ｔ）に置き換えることによって表すことができ、（ΔФ＋τＲ／Ｔ
）の中で、τＲは位相比較器２におけるフリップフロップのリセット時間を表す
定数であり、Ｔは図１における信号ＳＩＮの期間である。したがって、位相差Δ
Фがゼロのときには、チャージポンプ１０３の前記の四つの制御可能電流源１１
１ないし１１４がリセット時間中に電流パルスを生成し、これは以下の関係によ
って表すことができる。
【００５７】
したがって、たとえループが完璧にロックされるときでも、共通モードフィー
ドバック信号は、チャージポンプ１０３の四つの制御可能電流源１１１ないし１
１４を通じて有効である。前述のとおり、チャージポンプ１０３の四つの制御可
能電流源１１１ないし１１４はこの状況で非常に小さいデューティーサイクルを
持つので、共通モードフィードバック信号からのノイズ負担は大いに減衰され、
それゆえ、本発明による差動位相ロックループのノイズレベルはきわめて低くな
る。
ドバック信号は、チャージポンプ１０３の四つの制御可能電流源１１１ないし１
１４を通じて有効である。前述のとおり、チャージポンプ１０３の四つの制御可
能電流源１１１ないし１１４はこの状況で非常に小さいデューティーサイクルを
持つので、共通モードフィードバック信号からのノイズ負担は大いに減衰され、
それゆえ、本発明による差動位相ロックループのノイズレベルはきわめて低くな
る。
【００５８】
本発明が提案する、共通モード制御を有する合同チャージポンプの重要な利点
は、共通モード制御セクション１０６がＶＣＯの同調入力線路に接続される出力
端子を持たないことである。代わりに、共通モード制御セクション１０６の出力
電流はチャージポンプセクション１０３そのものにフィードバックされ、さらに
詳しくは、チャージポンプ内の電流源ユニット向けの供給電流を変調するために
使われる。図２ＡないしＢに言及しながら説明したように、従来の技術で、供給
電流ＩＣＰは、ＶＣＯの同調入力線路の共通モード電圧レベルから独立して一定
である。それとは対照的に、本発明による回路１００において、供給電流ＩＦは
、ＶＳＥＴとＶＣＭとの差に比例する成分を持つ。それにより、主チャージポン
プ供給電流ＩＣＰにおけるノイズの減衰と同様に、共通モード制御セクション１
０６の出力電流ＩＣＭのどんなノイズも、チャージポンプ内の電流源ユニットの
切り替え行為によって減衰される。
は、共通モード制御セクション１０６がＶＣＯの同調入力線路に接続される出力
端子を持たないことである。代わりに、共通モード制御セクション１０６の出力
電流はチャージポンプセクション１０３そのものにフィードバックされ、さらに
詳しくは、チャージポンプ内の電流源ユニット向けの供給電流を変調するために
使われる。図２ＡないしＢに言及しながら説明したように、従来の技術で、供給
電流ＩＣＰは、ＶＣＯの同調入力線路の共通モード電圧レベルから独立して一定
である。それとは対照的に、本発明による回路１００において、供給電流ＩＦは
、ＶＳＥＴとＶＣＭとの差に比例する成分を持つ。それにより、主チャージポン
プ供給電流ＩＣＰにおけるノイズの減衰と同様に、共通モード制御セクション１
０６の出力電流ＩＣＭのどんなノイズも、チャージポンプ内の電流源ユニットの
切り替え行為によって減衰される。
【００５９】
さらに注目すべきは、ΔФの変化を必要とせず、それゆえＶＣＯの分光純度を
妨げることなく、共通モード電圧の制御を実行できる。
妨げることなく、共通モード電圧の制御を実行できる。
【００６０】
したがって本発明は、二つの出力線路ＯＵＴ＋、ＯＵＴ−を持ち、チャージポ
ンプセクション１０３と共通モードフィードバックセクション１０６とを備える
、完全差動位相ロックループのための一体化共通モード制御回路構成要素１００
を有する差動チャージポンプを提供する。チャージポンプセクション１０３では
、電流生成手段１１１、１１２、１１３、１１４が、第一信号出力端子ＯＵＴ＋ にて特定の極性と第一大きさとを持つ第一電流信号と、第二信号出力端子ＯＵＴ− にて反対の極性と第二大きさとを持つ第二電流信号とを生成する。共通モード
フィードバックセクション１０６は、第一および第二信号出力端子ＯＵＴ＋、Ｏ
ＵＴ−の共通モード電圧レベルＶＣＭを検出し、共通モード電圧ＶＣＭを基準電
圧ＶＳＥＴに比較し、第一電流信号の第一大きさを増加／減少させると同時に第
二電流信号の第二大きさを減少／増加させて共通モード電圧レベルＶＣＭを基準
電圧ＶＳＥＴに導くため、チャージポンプセクション１０３の電流生成手段１１
１、１１２、１１３、１１４に影響をおよぼすフィードバック信号を生成する。 Ｉ１１１＝＋α・τＲ／Ｔ・ＩＦ１＝＋α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ａ） Ｉ１１２＝−α・τＲ／Ｔ・ＩＦ２＝−α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｂ） Ｉ１１３＝＋α・τＲ／Ｔ・ＩＦ１＝＋α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｃ） Ｉ１１４＝−α・τＲ／Ｔ・ＩＦ２＝−α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｄ） Ｉ（ＯＵＴ＋）＝Ｉ１１１＋Ｉ１１２＝２α・τＲ／Ｔ・β・ （ＶＳＥＴ−ＶＣＭ） （７ａ） Ｉ（ＯＵＴ−）＝Ｉ１１３＋Ｉ１１４＝２α・τＲ／Ｔ・β・ （ＶＳＥＴ−ＶＣＭ） （７ｂ）
ンプセクション１０３と共通モードフィードバックセクション１０６とを備える
、完全差動位相ロックループのための一体化共通モード制御回路構成要素１００
を有する差動チャージポンプを提供する。チャージポンプセクション１０３では
、電流生成手段１１１、１１２、１１３、１１４が、第一信号出力端子ＯＵＴ＋ にて特定の極性と第一大きさとを持つ第一電流信号と、第二信号出力端子ＯＵＴ− にて反対の極性と第二大きさとを持つ第二電流信号とを生成する。共通モード
フィードバックセクション１０６は、第一および第二信号出力端子ＯＵＴ＋、Ｏ
ＵＴ−の共通モード電圧レベルＶＣＭを検出し、共通モード電圧ＶＣＭを基準電
圧ＶＳＥＴに比較し、第一電流信号の第一大きさを増加／減少させると同時に第
二電流信号の第二大きさを減少／増加させて共通モード電圧レベルＶＣＭを基準
電圧ＶＳＥＴに導くため、チャージポンプセクション１０３の電流生成手段１１
１、１１２、１１３、１１４に影響をおよぼすフィードバック信号を生成する。 Ｉ１１１＝＋α・τＲ／Ｔ・ＩＦ１＝＋α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ａ） Ｉ１１２＝−α・τＲ／Ｔ・ＩＦ２＝−α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｂ） Ｉ１１３＝＋α・τＲ／Ｔ・ＩＦ１＝＋α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｃ） Ｉ１１４＝−α・τＲ／Ｔ・ＩＦ２＝−α・τＲ／Ｔ・ＩＣＰ ＋α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ） （６ｄ） Ｉ（ＯＵＴ＋）＝Ｉ１１１＋Ｉ１１２＝２α・τＲ／Ｔ・β・ （ＶＳＥＴ−ＶＣＭ） （７ａ） Ｉ（ＯＵＴ−）＝Ｉ１１３＋Ｉ１１４＝２α・τＲ／Ｔ・β・ （ＶＳＥＴ−ＶＣＭ） （７ｂ）
【００６１】
本発明の範囲が上に述べた例に限定されないこと、付属の請求項で定義する本
発明の範囲から逸脱することなくいくつかの修正や変更が可能であることは、当
業者には明らかだろう。
発明の範囲から逸脱することなくいくつかの修正や変更が可能であることは、当
業者には明らかだろう。
【００６２】
たとえば、調整手段１２３は、四つの制御可能補助電流源１２４ないし１２７
を持つ必要はない。簡略化されたバージョンでは、調整手段１２３は、対１２４
／１２５や対１２６／１２７というふうに、一対の制御可能補助電流源を持つだ
けでもよく、対の各電流源は、ただ一つの主電流源１１０Ａまたは１１０Ｂに機
能的に結合されるただ一つのフィードバック出力線路１３１または１３２で電流
の供給と引き出しを行う。図３に描かれた実施の形態に関しては、電流源１２６
／１２７とその出力線路１３２とを取り除くか、電流源１２４／１２５とその出
力線路１３１とを取り除くことによって前記を達成できる。これは以下のとおり
に理解できる。
を持つ必要はない。簡略化されたバージョンでは、調整手段１２３は、対１２４
／１２５や対１２６／１２７というふうに、一対の制御可能補助電流源を持つだ
けでもよく、対の各電流源は、ただ一つの主電流源１１０Ａまたは１１０Ｂに機
能的に結合されるただ一つのフィードバック出力線路１３１または１３２で電流
の供給と引き出しを行う。図３に描かれた実施の形態に関しては、電流源１２６
／１２７とその出力線路１３２とを取り除くか、電流源１２４／１２５とその出
力線路１３１とを取り除くことによって前記を達成できる。これは以下のとおり
に理解できる。
【００６３】
ループが完璧にロックされ（ΔФ＝０）、共通モード電圧が低い（ＶＣＭ＜ＶＳＥＴ
）と仮定しよう。そこで、等式（７ａないしｂ）からわかるように、前記
リセット期間τＲ中に、出力線路ＯＵＴ＋およびＯＵＴ−の両方は同じ大きさの
電流パルスを受け取り、前記線路の各々で電圧レベルを等量で上げる。上述の例
では、フィードバック電流がフィードバック出力端子１３１および１３２の両方
で供給されるから、電流パルスの大きさは２α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ ）である。ただ一つのフィードバック出力端子１３１が存在した場合、 等式（４ｂ）で、電流Ｉ（１３２）をゼロに置き換え、 等式（５ｂ）をＩ（ＯＵＴ−）＝−α・ΔФ・ＩＣＰと読み、 等式（６ｂ）をＩ１１２＝−α・τＲ／Ｔ・ＩＣＰと読み、 等式（６ｄ）をＩ１１４＝−α・τＲ／Ｔ・ＩＣＰと読み、 さらに、等式（７ａないしｂ）の右項をα・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣ Ｍ ）に置き換えれば、上記の等式はなお有効である。依然、リセット時間中には
、差動信号に影響をおよぼすことなく、共通モード電圧は上がるだろう。図３の
実施の形態は、共通モード電圧が二倍の速さで訂正されるだろうから、さらに効
率的である。
リセット期間τＲ中に、出力線路ＯＵＴ＋およびＯＵＴ−の両方は同じ大きさの
電流パルスを受け取り、前記線路の各々で電圧レベルを等量で上げる。上述の例
では、フィードバック電流がフィードバック出力端子１３１および１３２の両方
で供給されるから、電流パルスの大きさは２α・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣＭ ）である。ただ一つのフィードバック出力端子１３１が存在した場合、 等式（４ｂ）で、電流Ｉ（１３２）をゼロに置き換え、 等式（５ｂ）をＩ（ＯＵＴ−）＝−α・ΔФ・ＩＣＰと読み、 等式（６ｂ）をＩ１１２＝−α・τＲ／Ｔ・ＩＣＰと読み、 等式（６ｄ）をＩ１１４＝−α・τＲ／Ｔ・ＩＣＰと読み、 さらに、等式（７ａないしｂ）の右項をα・τＲ／Ｔ・β・（ＶＳＥＴ−ＶＣ Ｍ ）に置き換えれば、上記の等式はなお有効である。依然、リセット時間中には
、差動信号に影響をおよぼすことなく、共通モード電圧は上がるだろう。図３の
実施の形態は、共通モード電圧が二倍の速さで訂正されるだろうから、さらに効
率的である。
本発明のその他の側面、特性および利点は、図面の参照をまじえ、本発明によ
る制御回路構成要素の好ましい実施形態の以下の記述によってさらに明確化され
、図面において、同一の参照数字は同等または同様の部分を指す。図面において
、
る制御回路構成要素の好ましい実施形態の以下の記述によってさらに明確化され
、図面において、同一の参照数字は同等または同様の部分を指す。図面において
、
【図１】
完全差動の実現を有する従来技術のＰＬＬ回路のブロック図を概略的に示す。
【図２Ａ】
従来技術の差動チャージポンプの実現を概略的に図示する。
【図２Ｂ】
従来技術の共通モードフィードバック回路構成要素の実現を概略的に図示する
。
。
【図３】
本発明による集積化共通モード制御を有するチャージポンプのブロック図を概
略的に図示する。
略的に図示する。
２ 位相比較器
３ チャージポンプ
４ ＶＣＯ
５ プログラム可能分割器
６ 共通モードフィードバック回路構成要素
１０ 主電流源
１１〜１４，２４〜２７，１１１〜１１４ 制御可能電流源
２１，１２１ 検出手段
２２，１２２ 比較手段
２３，１２３ 調整手段
１００ 合同チャージポンプ・共通モード制御回路構成要素
１０３ 差動チャージポンプセクション
１０６ 共通モードフィードバックセクション
１３１ 第一出力
１３２ 第二出力
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J106 AA04 CC01 CC24 CC41 DD32
JJ08 KK24
【要約の続き】
１３、１１４）に影響をおよぼすフィードバック信号を
生成する。
Claims (11)
- 【請求項１】 位相ロックループのための集積化共通モード制御回路構成要素を有する差動チ
ャージポンプであって、 第一制御入力端子および第二制御入力端子と、 第一信号出力端子および第二信号出力端子と、 前記二つの制御入力端子と前記二つの信号出力端子に結合され、前記二つの制
御入力端子で受け取る制御信号に応じて、前記第一信号出力端子の電圧レベルを
上げ、かつまた同時に前記第二信号出力端子の電圧レベルを下げ、または前記第
一信号出力端子の電圧レベルを下げ、かつまた同時に前記第二信号出力端子の電
圧レベルを上げるようにしてなる、制御可能電流生成手段と、 前記二つの信号出力端子と前記制御可能電流生成手段との間に結合され、前記
二つの信号出力端子の共通モード電圧を基準電圧に比較し、前記比較の結果に応
じて、同時に前記信号出力端子の両方の電圧レベルを上げるか、または同時に前
記信号出力端子の両方の電圧レベルを下げるようにしてなる、フィードバック手
段とを備える、差動チャージポンプ。 - 【請求項２】 前記制御可能電流生成手段が、 前記第一制御入力端子に結合された制御入力端子を有し、前記第一信号出力端
子に結合された電流出力端子を有し、前記第一制御入力端子で受け取る第一制御
信号に応じて前記第一信号出力端子の電圧レベルを上げるようにしてなる第一制
御可能電流源と、 前記第二制御入力端子に結合された制御入力端子を有し、前記第一信号出力端
子に結合された電流出力端子を有し、前記第二制御入力端子で受け取る第二制御
信号に応じて前記第一信号出力端子の電圧レベルを下げるようにしてなる第二制
御可能電流源と、 前記第二制御入力端子に結合された制御入力端子を有し、前記第二信号出力端
子に結合された電流出力端子を有し、前記第二制御入力端子で受け取る前記第二
制御信号に応じて前記第二信号出力端子の電圧レベルを上げるようにしてなる第
三制御可能電流源と、 前記第一制御入力端子に結合された制御入力端子を有し、前記第二信号出力端
子に結合された電流出力端子を有し、前記第一制御入力端子で受け取る前記第一
制御信号に応じて前記第二信号出力端子の電圧レベルを下げるようにしてなる第
四制御可能電流源とを備える、請求項１に記載の差動チャージポンプ。 - 【請求項３】 前記制御可能電流源の各々が対応する主電流源の電流出力端子に結合された電
流入力端子を有し、前記制御可能電流源の各々が電流パルスを生成するようにし
てなり、前記電流パルスの大きさが対応する主電流源によって供給される電流に
依存し、前記電流パルスの幅が対応する制御信号に依存する、請求項２に記載の
差動チャージポンプ。 - 【請求項４】 前記フィードバック手段が前記主電流源によって供給される電流に影響をおよ
ぼすように配置される、請求項３に記載の差動チャージポンプ。 - 【請求項５】 前記第一および第三制御可能電流源の電流入力端子が第一主電流源の電流出力
端子に結合され、前記第二および第四制御可能電流源の電流入力端子が前記第二
主電流源の電流出力端子に結合され、 前記フィードバック手段が、前記第一主電流源の前記電流出力端子に接続され
た第一フィードバック電流出力端子と、前記第二主電流源の前記電流出力端子に
接続された第二フィードバック電流出力端子とを有する、請求項３に記載の差動
チャージポンプ。 - 【請求項６】 前記フィードバック手段が、 第一信号出力端子と第二信号出力端子とに接続され、前記二つの信号出力端子
の共通モード電圧を検出する共通モード電圧検出手段と、 検出された共通モード電圧を基準電圧に比較するための正規出力端子と逆転出
力端子とを有する比較器手段と、 前記比較器手段の前記出力端子の第一に結合された制御入力端子を有し、前記
第一フィードバック電流出力端子に結合された電流出力端子を有し、前記比較器
手段の第一制御信号に応じて前記第一フィードバック電流出力端子で電流を増や
す、第一制御可能補助電流源と、 前記比較器手段の前記出力端子の第二に結合された制御入力端子を有し、前記
第一フィードバック電流出力端子に結合された電流出力端子を有し、前記比較器
手段の第二制御信号に応じて前記第一フィードバック電流出力端子で電流を減ら
す、第二制御可能補助電流源と、 前記比較器手段の前記第二出力端子に結合された制御入力端子を有し、前記第
二フィードバック電流出力端子に結合された電流出力端子を有し、前記比較器手
段の前記第二制御信号に応じて前記第二フィードバック電流出力端子で電流を増
やす、第三制御可能補助電流源と、 前記比較手段の前記第一出力端子に結合された制御入力端子を有し、前記第二
フィードバック電流出力端子に結合された電流出力端子を有し、前記比較器手段
の前記第一制御信号に応じて前記第二フィードバック電流出力端子で電流を減ら
す、第四制御可能補助電流源とを備える、請求項５に記載の差動チャージポンプ
。 - 【請求項７】 位相ロックループのための集積化共通モード制御回路構成要素を有する差動チ
ャージポンプであって、 第一信号出力端子と第二信号出力端子とを有するチャージポンプセクションと
、 前記第一信号出力端子にて所定の極性と第一大きさとを有する第一電流信号を
生成し、前記第二信号出力端子にて反対の極性と第二大きさとを有する第二電流
信号を生成する、電流生成手段と、 共通モードフィードバックセクションとを備え、前記共通モードフィードバッ
クセクションが、 第一および第二信号出力端子の共通モード電圧レベルを検出する検出手段と、 前記二つの信号出力端子の前記共通モード電圧を基準電圧と比較する比較手段
と、 前記比較手段によって制御され、前記比較の結果に基づき、前記比較手段によ
って生成される制御信号に応じて、それぞれ、第一電流信号の第一大きさを増や
しまた同時に第二電流信号の第二大きさを減らしまたは第一電流信号の第一大き
さを減らしまた同時に第二電流信号の第二大きさを増やす、制御可能手段とを有
する、差動チャージポンプ。 - 【請求項８】 さらに、第一および第二電流基準信号をそれぞれ生成する第一および第二電流
基準源を備え、 前記電流生成手段が、前記第一および第二電流基準信号にそれぞれ基づいて、
前記第一および第二電流信号をそれぞれ生成するようにしてなり、 共通モードフィードバックセクションの前記制御可能手段がそれぞれ、第一電
流基準信号を増加／減少させ、また同時に第二電流基準信号を減少／増加させる
ようにしてなる、請求項７に記載の差動チャージポンプ。 - 【請求項９】 前記電流生成手段が、前記第一および第二電流信号をそれぞれ生成するように
してなり、電流パルスが、前記第一および第二電流基準信号に等しい大きさを有
し、制御入力端子で受け取る制御信号に依存する幅を有する、請求項８に記載の
差動チャージポンプ。 - 【請求項１０】 共通モードフィードバックセクションの前記制御可能手段が、それぞれ第一お
よび第二電流基準信号に、相互に同じ極性の電流信号を加えるようにしてなる、
請求項８または９に記載の差動チャージポンプ。 - 【請求項１１】 二つの入力端子と少なくとも一つの出力端子とを有する差動電圧制御発振器と
、 二つの入力端子、すなわち入力信号端子を受け取る一入力端子と、おそらくは
プログラム可能分割器を通じて電圧制御発振器の出力端子に結合されるもう一つ
の入力端子とを有し、さらに二つの出力端子を有する、差動位相比較器と、 回路の第一制御入力端子が位相比較器の一出力端子に接続され、回路の第二制
御入力端子が位相比較器の他の出力端子に接続され、第一信号出力端子が電圧制
御発振器の一入力端子に接続され、第二信号出力端子が電圧制御発振器の他の入
力端子に接続される、請求項１乃至１０のいずれかに記載の集積化共通モード制
御回路構成要素を有する差動チャージポンプとを備える、完全差動位相ロックル
ープ回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201504.8 | 2000-04-27 | ||
| EP00201504 | 2000-04-27 | ||
| PCT/EP2001/004183 WO2001084715A1 (en) | 2000-04-27 | 2001-04-12 | Differential phase-locked-loop circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003533086A true JP2003533086A (ja) | 2003-11-05 |
Family
ID=8171412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001581421A Pending JP2003533086A (ja) | 2000-04-27 | 2001-04-12 | 差動位相ロックループ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6792062B2 (ja) |
| EP (1) | EP1279230A1 (ja) |
| JP (1) | JP2003533086A (ja) |
| WO (1) | WO2001084715A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061289B1 (en) * | 2002-09-04 | 2006-06-13 | National Semiconductor Corporation | Method and system for internally resetting a charge pump |
| CN100550645C (zh) | 2003-08-29 | 2009-10-14 | Nxp股份有限公司 | 采用共模控制的差分电荷泵 |
| GB2410387B (en) * | 2004-01-23 | 2006-06-21 | Zarlink Semiconductor Ab | PLL phase/frequency detector with fully differential output charge pump |
| WO2005093955A1 (en) * | 2004-03-29 | 2005-10-06 | Koninklijke Philips Electronics N.V. | Fast phase-frequency detector arrangement |
| US7675138B2 (en) | 2005-09-30 | 2010-03-09 | Broadcom Corporation | On-chip capacitor structure |
| US8049302B2 (en) * | 2005-09-30 | 2011-11-01 | Broadcom Corporation | On-chip capacitor structure with adjustable capacitance |
| US7589594B2 (en) * | 2005-10-27 | 2009-09-15 | Lsi Corporation | Variable loop bandwidth phase locked loop |
| US7782143B2 (en) * | 2007-03-08 | 2010-08-24 | Integrated Device Technology, Inc. | Phase locked loop and delay locked loop with chopper stabilized phase offset |
| US8040167B1 (en) * | 2010-03-26 | 2011-10-18 | Realtek Semiconductor Corp. | Method and apparatus for charge leakage compensation for charge pump |
| US8575979B2 (en) * | 2011-04-21 | 2013-11-05 | Conexant Systems, Inc. | Fully differential adaptive bandwidth PLL with differential supply regulation |
| US8471612B1 (en) * | 2012-07-10 | 2013-06-25 | Arm Limited | Signal value storage circuitry with transition error detector |
| US9024654B2 (en) * | 2012-09-14 | 2015-05-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method to actively drive the common mode voltage of a receiver termination network |
| US11088878B2 (en) * | 2020-01-03 | 2021-08-10 | Korea University Research And Business Foundation | Transceiver using multi-level braid signaling and method of operating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4695747A (en) * | 1985-06-26 | 1987-09-22 | Data General Corporation | Apparatus increasing diode switching speeds |
| US5740213A (en) * | 1994-06-03 | 1998-04-14 | Dreyer; Stephen F. | Differential charge pump based phase locked loop or delay locked loop |
| EP0718978A1 (en) * | 1994-12-23 | 1996-06-26 | STMicroelectronics S.r.l. | Differential charge pump |
| US5767736A (en) * | 1995-11-27 | 1998-06-16 | Lucent Technologies Inc. | Charge pump having high switching speed and low switching noise |
| DE19617635A1 (de) * | 1996-05-02 | 1997-11-13 | Siemens Ag | Phasenregelkreis |
| US5936445A (en) * | 1997-03-21 | 1999-08-10 | Plato Labs, Inc. | PLL-based differential tuner circuit |
| EP0957584B1 (en) * | 1998-05-15 | 2004-01-07 | STMicroelectronics S.r.l. | Phase locked loop circuit and control method thereof |
| US6184732B1 (en) * | 1999-08-06 | 2001-02-06 | Intel Corporation | Setting the common mode level of a differential charge pump output |
| US6466070B1 (en) * | 2000-12-21 | 2002-10-15 | Xilinx, Inc. | Low voltage charge pump |
-
2001
- 2001-04-12 JP JP2001581421A patent/JP2003533086A/ja active Pending
- 2001-04-12 WO PCT/EP2001/004183 patent/WO2001084715A1/en not_active Application Discontinuation
- 2001-04-12 EP EP01940322A patent/EP1279230A1/en not_active Withdrawn
- 2001-04-26 US US09/843,500 patent/US6792062B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6792062B2 (en) | 2004-09-14 |
| EP1279230A1 (en) | 2003-01-29 |
| US20010052807A1 (en) | 2001-12-20 |
| WO2001084715A1 (en) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001724B1 (ko) | 위상동기회로 | |
| EP1094609B1 (en) | PLL circuit which can reduce phase offset without increase in operation voltage | |
| JP4349910B2 (ja) | 位相ロックループシステムの低ジッタループフィルタ | |
| JP2003533086A (ja) | 差動位相ロックループ回路 | |
| KR19990077940A (ko) | 위상검출기 | |
| US6078634A (en) | Phase-locked loop circuit with a multi-cycle phase detector and multi-current charge pump | |
| US20100067636A1 (en) | Baseband Phase-Locked Loop | |
| US20020084817A1 (en) | Duty cycle control loop | |
| KR20050099307A (ko) | 자기 바이어스 위상 동기 루프 | |
| US7236025B2 (en) | PLL circuit and program for same | |
| US5420550A (en) | Method and apparatus for sensing common mode error | |
| US7394321B2 (en) | Quadrature VCO system and method | |
| US7639087B2 (en) | Phase-locked loop | |
| JP3258313B2 (ja) | 集積回路フェーズロックドループ電荷ポンプ | |
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| US8619937B2 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
| JP3263662B2 (ja) | Ａｐｃ回路 | |
| JP2639213B2 (ja) | 位相比較器 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| EP2019484A1 (en) | Quadrature VCO system and method | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JP2005006187A (ja) | Ｐｌｌ回路 |