JP3263662B2 - Ａｐｃ回路 - Google Patents
Ａｐｃ回路Info
- Publication number
- JP3263662B2 JP3263662B2 JP11843398A JP11843398A JP3263662B2 JP 3263662 B2 JP3263662 B2 JP 3263662B2 JP 11843398 A JP11843398 A JP 11843398A JP 11843398 A JP11843398 A JP 11843398A JP 3263662 B2 JP3263662 B2 JP 3263662B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- vco
- circuit
- voltage
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号の周波数
及び位相に同期するＡＰＣ回路に関するもので、特にＡ
ＰＣ回路内のＶＣＯ（電圧制御発振器）の中心周波数を
正確に設定可能なＡＰＣ回路に関する。
及び位相に同期するＡＰＣ回路に関するもので、特にＡ
ＰＣ回路内のＶＣＯ（電圧制御発振器）の中心周波数を
正確に設定可能なＡＰＣ回路に関する。
【０００２】
【従来の技術】入力信号の周波数及び位相に同期するＡ
ＰＣ回路は、例えばＴＶ受信機のビデオ検波器に使用さ
れている。
ＰＣ回路は、例えばＴＶ受信機のビデオ検波器に使用さ
れている。
【０００３】図２は、そのようなＴＶ受信機のビデオ検
波器を示す。
波器を示す。
【０００４】図２の入力端子１にはＩＦ（ビデオ中間周
波数）信号が印加される。該ＩＦ信号は、映像検波器２
と位相比較回路３とに印加される。ＶＣＯ４は、ＩＦ信
号周波数で発振しており、位相比較回路３の一方の入力
に印加される。
波数）信号が印加される。該ＩＦ信号は、映像検波器２
と位相比較回路３とに印加される。ＶＣＯ４は、ＩＦ信
号周波数で発振しており、位相比較回路３の一方の入力
に印加される。
【０００５】位相比較回路３は、ＩＦ信号とＶＣＯ４の
発振出力信号との位相比較（周波数比較も含む）を行い
その差を電流出力で発生してコンデンサ５を充放電す
る。そして、コンデンサ５で平滑された直流電圧に応じ
てＶＣＯ４の発振出力信号周波数が調整される。
発振出力信号との位相比較（周波数比較も含む）を行い
その差を電流出力で発生してコンデンサ５を充放電す
る。そして、コンデンサ５で平滑された直流電圧に応じ
てＶＣＯ４の発振出力信号周波数が調整される。
【０００６】その結果、ＶＣＯ４の発振出力信号周波数
は、ＩＦ信号周波数に同期する。前記ＶＣＯ４の発振出
力信号は、映像検波器２に印加され映像信号のＡＭ検波
が行われる。
は、ＩＦ信号周波数に同期する。前記ＶＣＯ４の発振出
力信号は、映像検波器２に印加され映像信号のＡＭ検波
が行われる。
【０００７】ところで、ＶＣＯの中心周波数を正しく設
定するには、調整を必要とする。図２の回路は一般にＩ
Ｃ化されてＴＶ受信機に組み込まれる。ＩＣ化を行って
から工場の生産ラインにおいて、ＶＣＯ４の中心周波数
設定が行われる。ＶＣＯ４の中心周波数設定には共振子
を構成するコイルの定数を変化させる。
定するには、調整を必要とする。図２の回路は一般にＩ
Ｃ化されてＴＶ受信機に組み込まれる。ＩＣ化を行って
から工場の生産ラインにおいて、ＶＣＯ４の中心周波数
設定が行われる。ＶＣＯ４の中心周波数設定には共振子
を構成するコイルの定数を変化させる。
【０００８】
【発明が解決しようとする課題】しかしながら、図２の
回路では、ＶＣＯ４の中心周波数設定を正確に行うこと
が困難であった。
回路では、ＶＣＯ４の中心周波数設定を正確に行うこと
が困難であった。
【０００９】前述の調整時には、図２の回路全体に電源
が加わっている。このため、位相比較回路３もＶＣＯ４
も動作している。しかし、入力端子１にはＩＦ信号が印
加されないので、位相比較回路３には一方の入力信号の
みが印加されることとなる。位相比較回路３は、一般に
差動増幅器を２個使用したダブルバランス型の差動増幅
器で構成される。このような差動増幅器では２つの入力
信号が印加されて初めて安定動作となり、一方の入力信
号しか印加されないとアンバランス状態となる。アンバ
ランス状態となると、位相比較回路３から微小電流が発
生してコンデンサ５を充電又は放電してしまう。
が加わっている。このため、位相比較回路３もＶＣＯ４
も動作している。しかし、入力端子１にはＩＦ信号が印
加されないので、位相比較回路３には一方の入力信号の
みが印加されることとなる。位相比較回路３は、一般に
差動増幅器を２個使用したダブルバランス型の差動増幅
器で構成される。このような差動増幅器では２つの入力
信号が印加されて初めて安定動作となり、一方の入力信
号しか印加されないとアンバランス状態となる。アンバ
ランス状態となると、位相比較回路３から微小電流が発
生してコンデンサ５を充電又は放電してしまう。
【００１０】一方、ＶＣＯ４は、ＩＣの外部から前述の
現象とは関係なく中心周波数設定が行われる。その結
果、ＶＣＯ４は、制御電圧がオフセットを持った状態で
周波数調整されてしまい、位相比較回路３が正常動作
（２入力が印加）しているときには中心周波数にならな
いという問題がある。
現象とは関係なく中心周波数設定が行われる。その結
果、ＶＣＯ４は、制御電圧がオフセットを持った状態で
周波数調整されてしまい、位相比較回路３が正常動作
（２入力が印加）しているときには中心周波数にならな
いという問題がある。
【００１１】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、中心周波数の調整が可
能なＶＣＯと、該ＶＣＯの発振出力信号と入力信号との
周波数差及び又は位相差を比較する位相比較回路と、該
位相比較回路からの微小電流をキャンセルして無効とす
る微小電流キャンセル回路と、前記位相比較回路の出力
電流を平滑して前記ＶＣＯに印加するコンデンサとを備
えることを特徴とする。
解決するために成されたもので、中心周波数の調整が可
能なＶＣＯと、該ＶＣＯの発振出力信号と入力信号との
周波数差及び又は位相差を比較する位相比較回路と、該
位相比較回路からの微小電流をキャンセルして無効とす
る微小電流キャンセル回路と、前記位相比較回路の出力
電流を平滑して前記ＶＣＯに印加するコンデンサとを備
えることを特徴とする。
【００１２】
【発明の実施の形態】本発明のＡＰＣ回路を図１を用い
て説明する。１０は、入力信号が印加されない場合に位
相比較回路３からの微小電流をキャンセルして無効とす
る微小電流キャンセル回路、１２は基準電圧源である。
て説明する。１０は、入力信号が印加されない場合に位
相比較回路３からの微小電流をキャンセルして無効とす
る微小電流キャンセル回路、１２は基準電圧源である。
【００１３】尚、図１において、図２と同一のものにつ
いては同一の符号を付し、説明を省略する。
いては同一の符号を付し、説明を省略する。
【００１４】図１の位相比較回路３の出力信号は、電流
出力で発生し、コンデンサ５で平滑される。このコンデ
ンサと並列の関係で微小電流キャンセル回路１０を配置
している。微小電流キャンセル回路１０は、位相比較回
路３から微小電流が発生すると、該電流を吸引する。逆
に、位相比較回路３が微小電流を吸引すると、該微小電
流を微小電流キャンセル回路１０は供給する。このた
め、ＶＣＯ４は、前記微小電流の影響を受けず、この状
態で外づけコイル１１の調整を行えば、制御電圧が中心
電圧になっている状態で中心周波数の調整が行える。
出力で発生し、コンデンサ５で平滑される。このコンデ
ンサと並列の関係で微小電流キャンセル回路１０を配置
している。微小電流キャンセル回路１０は、位相比較回
路３から微小電流が発生すると、該電流を吸引する。逆
に、位相比較回路３が微小電流を吸引すると、該微小電
流を微小電流キャンセル回路１０は供給する。このた
め、ＶＣＯ４は、前記微小電流の影響を受けず、この状
態で外づけコイル１１の調整を行えば、制御電圧が中心
電圧になっている状態で中心周波数の調整が行える。
【００１５】微小電流キャンセル回路１０は、調整時以
外にも動作している。このため、正常時の動作に悪影響
を与えるが、位相比較回路３からの制御電流に比べて前
記微小電流は十分に小さいので影響は少ない。
外にも動作している。このため、正常時の動作に悪影響
を与えるが、位相比較回路３からの制御電流に比べて前
記微小電流は十分に小さいので影響は少ない。
【００１６】図３は、図１の微小電流キャンセル回路１
０、位相比較回路３、基準電圧源１２の具体回路を示
す。位相比較回路３の端子２０、２１にはＩＦ信号が印
加され、端子２２、２３にはＶＣＯ４の出力信号がそれ
ぞれ逆位相で印加される。端子２４にはバイアス電圧が
印加される。ＶＣＯ４の調整時、端子２０、２１には直
流バイアスは正しく印加されるが、信号は印加されな
い。前記直流バイアスにはノイズ成分が乗ってくる。こ
のノイズが差動増幅器２５、２６の動作電流源の電流変
化をもたらす。前記ノイズはレベルが小さいので差動増
幅器２５、２６はかけ算器としての正常なスイッチング
動作ができない。すると、電流ミラー回路を構成するト
ランジスタ２７、２８の一方に電流が多く流れてしま
う。
０、位相比較回路３、基準電圧源１２の具体回路を示
す。位相比較回路３の端子２０、２１にはＩＦ信号が印
加され、端子２２、２３にはＶＣＯ４の出力信号がそれ
ぞれ逆位相で印加される。端子２４にはバイアス電圧が
印加される。ＶＣＯ４の調整時、端子２０、２１には直
流バイアスは正しく印加されるが、信号は印加されな
い。前記直流バイアスにはノイズ成分が乗ってくる。こ
のノイズが差動増幅器２５、２６の動作電流源の電流変
化をもたらす。前記ノイズはレベルが小さいので差動増
幅器２５、２６はかけ算器としての正常なスイッチング
動作ができない。すると、電流ミラー回路を構成するト
ランジスタ２７、２８の一方に電流が多く流れてしま
う。
【００１７】例えば、トランジスタ２８に多く電流が流
れると、点Ｘからバイアス抵抗２９に微小電流（オフセ
ット電流）が流れだす。
れると、点Ｘからバイアス抵抗２９に微小電流（オフセ
ット電流）が流れだす。
【００１８】図３において、３０はバイアス抵抗２９の
一端に接続される出力端子、３１は該出力端子３０の電
圧と基準電圧源１２からの基準電圧とのレベル比較を行
い、その差に応じた出力電流を前記出力端子３０に供給
するコンパレータである。点Ｘからの入力電流は、バイ
アス抵抗２９に流れ出力端子３０の電圧を上下させる。
出力端子３０には基準電圧源１２からバイアス抵抗２９
を介して直流電圧Ｖｒｅｆが印加されている。
一端に接続される出力端子、３１は該出力端子３０の電
圧と基準電圧源１２からの基準電圧とのレベル比較を行
い、その差に応じた出力電流を前記出力端子３０に供給
するコンパレータである。点Ｘからの入力電流は、バイ
アス抵抗２９に流れ出力端子３０の電圧を上下させる。
出力端子３０には基準電圧源１２からバイアス抵抗２９
を介して直流電圧Ｖｒｅｆが印加されている。
【００１９】出力端子３０の電圧は、直流電圧Ｖｒｅｆ
を中心に前記入力電流とバイアス抵抗２９との積の電圧
で変化する。
を中心に前記入力電流とバイアス抵抗２９との積の電圧
で変化する。
【００２０】今、点Ｘからの入力電流がゼロであり無信
号状態であったとする。すると、出力端子３０の電圧
は、電圧Ｖｒｅｆとなる。出力端子３０の電圧Ｖｒｅｆ
は、抵抗３２を介してトランジスタ３３のベースに印加
される。トランジスタ３３は、コンパレータ３１構成す
る。一方、コンパレータ３１のトランジスタ３４のベー
スには基準電圧源１２からの直流電圧Ｖｒｅｆが印加さ
れている。このため、コンパレータ３１はバランス状態
となり、トランジスタ３３のコレクタ電流とトランジス
タ３４のコレクタ電流とは等しくなる。この２つの電流
が等しいと点Ｘから抵抗３２に流れたり、逆方向に流れ
る電流はなくなる。
号状態であったとする。すると、出力端子３０の電圧
は、電圧Ｖｒｅｆとなる。出力端子３０の電圧Ｖｒｅｆ
は、抵抗３２を介してトランジスタ３３のベースに印加
される。トランジスタ３３は、コンパレータ３１構成す
る。一方、コンパレータ３１のトランジスタ３４のベー
スには基準電圧源１２からの直流電圧Ｖｒｅｆが印加さ
れている。このため、コンパレータ３１はバランス状態
となり、トランジスタ３３のコレクタ電流とトランジス
タ３４のコレクタ電流とは等しくなる。この２つの電流
が等しいと点Ｘから抵抗３２に流れたり、逆方向に流れ
る電流はなくなる。
【００２１】すなわち、コンパレータ３１は出力端子３
０の電圧に対して影響を与えない。
０の電圧に対して影響を与えない。
【００２２】次にこの状態から、点Ｘからの入力電流が
発生したとする。
発生したとする。
【００２３】いま、微小レベルの電流がバイアス抵抗２
９に流れたとする。すると、出力端子３０の電圧が上昇
しようとする。該電圧は、抵抗３２を介してトランジス
タ３３のベースに印加される。すると、トランジスタ３
３のベース電圧がトランジスタ３４のベース電圧よりも
高くなり、トランジスタ３３のコレクタ電流が増加し、
トランジスタ３４のコレクタ電流が低下する。トランジ
スタ３５は、トランジスタ３６とともに電流ミラー回路
３７を構成しているので、トランジスタ３６のコレクタ
にはトランジスタ３５のコレクタ電流と等しい電流が流
れる。このため、トランジスタ３３は不足分の電流を抵
抗３２から吸引する。
９に流れたとする。すると、出力端子３０の電圧が上昇
しようとする。該電圧は、抵抗３２を介してトランジス
タ３３のベースに印加される。すると、トランジスタ３
３のベース電圧がトランジスタ３４のベース電圧よりも
高くなり、トランジスタ３３のコレクタ電流が増加し、
トランジスタ３４のコレクタ電流が低下する。トランジ
スタ３５は、トランジスタ３６とともに電流ミラー回路
３７を構成しているので、トランジスタ３６のコレクタ
にはトランジスタ３５のコレクタ電流と等しい電流が流
れる。このため、トランジスタ３３は不足分の電流を抵
抗３２から吸引する。
【００２４】その結果、出力端子３０の電圧が上昇しよ
うとしても該電圧は、コンパレータ３１の働きにより制
限され上昇しない。
うとしても該電圧は、コンパレータ３１の働きにより制
限され上昇しない。
【００２５】次に、微小レベルの電流がバイアス抵抗２
９から点Ｘに流れたとする。すると、出力端子３０の電
圧が低下しようとする。該電圧は、抵抗３２を介してト
ランジスタ３３のベースに印加される。すると、トラン
ジスタ３３のベース電圧がトランジスタ３４のベース電
圧よりも低くなり、トランジスタ３４のコレクタ電流が
増加し、トランジスタ３３のコレクタ電流が低下する。
すると、トランジスタ３６はトランジスタ３３に流し込
めない電流を抵抗３２に流す。
９から点Ｘに流れたとする。すると、出力端子３０の電
圧が低下しようとする。該電圧は、抵抗３２を介してト
ランジスタ３３のベースに印加される。すると、トラン
ジスタ３３のベース電圧がトランジスタ３４のベース電
圧よりも低くなり、トランジスタ３４のコレクタ電流が
増加し、トランジスタ３３のコレクタ電流が低下する。
すると、トランジスタ３６はトランジスタ３３に流し込
めない電流を抵抗３２に流す。
【００２６】その結果、出力端子３０の電圧が低下しよ
うとしても該電圧は、コンパレータ３１の働きにより制
限され低下しない。
うとしても該電圧は、コンパレータ３１の働きにより制
限され低下しない。
【００２７】この出力端子３０の電圧を制限する働き
は、コンパレータ３１を構成する動作電流源３８の電流
値で制限される。
は、コンパレータ３１を構成する動作電流源３８の電流
値で制限される。
【００２８】従って、図３の回路によれば、微小レベル
の入力信号に対しては出力信号を発生しなくさせるキャ
ンセル動作ができる。
の入力信号に対しては出力信号を発生しなくさせるキャ
ンセル動作ができる。
【００２９】
【発明の効果】本発明によれば、ＡＰＣ回路内のＶＣＯ
の中心周波数を自動的に正確に設定可能なＡＰＣ回路が
得られる。
の中心周波数を自動的に正確に設定可能なＡＰＣ回路が
得られる。
【図１】本発明のＡＰＣ回路である。
【図２】従来のＡＰＣ回路である。
【図３】図１の具体回路図である。
２ 映像検波器 ３ 位相比較回路 ４ ＶＣＯ ５ コンデンサ １０ 微小電流キャンセル回路
Claims (2)
- 【請求項１】 中心周波数の調整が可能なＶＣＯと、 該ＶＣＯの発振出力信号と入力信号との周波数差及び又
は位相差を比較する位相比較回路と、 該位相比較回路からの微小電流をキャンセルして無効と
する微小電流キャンセル回路と、 前記位相比較回路の出力電流を平滑して前記ＶＣＯに印
加するコンデンサとを備えることを特徴とするＡＰＣ回
路。 - 【請求項２】 中心周波数の調整が可能なＶＣＯと、 ダブルバランス型の差動増幅器で構成され前記ＶＣＯの
発振出力信号と入力信号との周波数差及び又は位相差を
比較する位相比較回路と、 前記入力信号が印加されない場合に前記位相比較回路か
らの微小電流をキャンセルして無効とする微小電流キャ
ンセル回路と、 前記位相比較回路の出力電流を平滑して前記ＶＣＯに印
加するコンデンサとを備えることを特徴とするＡＰＣ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843398A JP3263662B2 (ja) | 1998-04-28 | 1998-04-28 | Ａｐｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843398A JP3263662B2 (ja) | 1998-04-28 | 1998-04-28 | Ａｐｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312973A JPH11312973A (ja) | 1999-11-09 |
| JP3263662B2 true JP3263662B2 (ja) | 2002-03-04 |
Family
ID=14736528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11843398A Expired - Fee Related JP3263662B2 (ja) | 1998-04-28 | 1998-04-28 | Ａｐｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3263662B2 (ja) |
-
1998
- 1998-04-28 JP JP11843398A patent/JP3263662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312973A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818903A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US5847616A (en) | Embedded voltage controlled oscillator with minimum sensitivity to process and supply | |
| US5334951A (en) | Phase lock loops and methods for their operation | |
| JP2007515120A (ja) | 電圧制御周波数発生器における妨害を補償する装置及び方法 | |
| US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
| JPH11274920A (ja) | Ｐｌｌのチャージポンプ回路 | |
| JP2003533086A (ja) | 差動位相ロックループ回路 | |
| JPH11122074A (ja) | フィルタ回路の時定数自動補正回路 | |
| JP3263662B2 (ja) | Ａｐｃ回路 | |
| US5420550A (en) | Method and apparatus for sensing common mode error | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| US6058033A (en) | Voltage to current converter with minimal noise sensitivity | |
| GB2263207A (en) | Voltage controlled oscillator using negative - resistive feedback | |
| JPH07194126A (ja) | 半波整流回路 | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JP6891888B2 (ja) | スイッチング回路、自動利得制御回路および位相同期回路 | |
| JP3105823B2 (ja) | 電圧電流変換回路 | |
| KR100218524B1 (ko) | 필터 자동조정 시스템 | |
| JP3128448B2 (ja) | Ｆｍ信号検波器 | |
| JP3128449B2 (ja) | Ｆｍ信号検波器 | |
| KR100213233B1 (ko) | 필터 주파수 조정장치 | |
| KR0174155B1 (ko) | 위상 동기 루프 회로 | |
| KR100247588B1 (ko) | 시정수조절회로 | |
| JPH0470010A (ja) | Ｐｌｏ回路 | |
| JPH04192790A (ja) | 中間周波信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |