JPH07194126A - 半波整流回路 - Google Patents
半波整流回路Info
- Publication number
- JPH07194126A JPH07194126A JP5335661A JP33566193A JPH07194126A JP H07194126 A JPH07194126 A JP H07194126A JP 5335661 A JP5335661 A JP 5335661A JP 33566193 A JP33566193 A JP 33566193A JP H07194126 A JPH07194126 A JP H07194126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- operational amplifier
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 入力信号の大きさに応じた直流電圧を得るた
めの半波整流回路に関し，入力信号の直流成分をカット
するために設けたコンデンサにより生じるオフセット電
圧の影響がない精度の高い出力電圧を得ることを目的と
する。 【構成】 入力信号を入力して基準値と比較するコンパ
レータ(2) と，コンパレータ(2) の出力に応動するスイ
ッチ回路(3) と，平滑回路(4) とを備え，スイッチ回路
(3) のスイッチ動作により入力信号を半波整流して平滑
回路(4) に入力して平滑することにより入力レベルに応
じた直流電圧出力を得る半波整流回路において，スイッ
チ回路(3) は平滑回路(4) に直列に接続され，スイッチ
回路(3) から平滑回路(4) への出力がない状態におい
て，平滑回路(4) の入力側が高インピーダンスである構
成をもつ。
めの半波整流回路に関し，入力信号の直流成分をカット
するために設けたコンデンサにより生じるオフセット電
圧の影響がない精度の高い出力電圧を得ることを目的と
する。 【構成】 入力信号を入力して基準値と比較するコンパ
レータ(2) と，コンパレータ(2) の出力に応動するスイ
ッチ回路(3) と，平滑回路(4) とを備え，スイッチ回路
(3) のスイッチ動作により入力信号を半波整流して平滑
回路(4) に入力して平滑することにより入力レベルに応
じた直流電圧出力を得る半波整流回路において，スイッ
チ回路(3) は平滑回路(4) に直列に接続され，スイッチ
回路(3) から平滑回路(4) への出力がない状態におい
て，平滑回路(4) の入力側が高インピーダンスである構
成をもつ。
Description
【０００１】
【産業上の利用分野】本発明は，入力信号の大きさに応
じた直流電圧を得るための半波整流回路に関する。
じた直流電圧を得るための半波整流回路に関する。
【０００２】コンパンダ（圧縮伸張器），ＡＬＣ等の入
力信号レベルに応じて出力を調整する回路は，入力レベ
ルに応じた直流電圧を得るための半波整流回路を必要と
する。
力信号レベルに応じて出力を調整する回路は，入力レベ
ルに応じた直流電圧を得るための半波整流回路を必要と
する。
【０００３】このような半波整流回路は，入力信号の直
流成分をカットするためにコンデンサを介して半波整流
回路に入力信号を入力するが，そのコンデンサによりオ
フセット電圧を生じ，半波整流出力に誤差を生じる。入
力信号が小さい場合にはその誤差は相対的に大きくなる
のでそのコンデンサにより発生するオフセット電圧が半
波整流出力に影響しない半波整流回路が必要とされる。
流成分をカットするためにコンデンサを介して半波整流
回路に入力信号を入力するが，そのコンデンサによりオ
フセット電圧を生じ，半波整流出力に誤差を生じる。入
力信号が小さい場合にはその誤差は相対的に大きくなる
のでそのコンデンサにより発生するオフセット電圧が半
波整流出力に影響しない半波整流回路が必要とされる。
【０００４】
【従来の技術】図７は従来の半波整流回路を示す。図７
（Ａ）は半波整流回路である。
（Ａ）は半波整流回路である。
【０００５】図７（Ａ）において，２１０はコンデンサ
Ｃ1 であって，入力信号の直流成分をカットするもので
ある。
Ｃ1 であって，入力信号の直流成分をカットするもので
ある。
【０００６】２１１はコンパレータであって，直流成分
をカットした入力電圧Ｖ1 と基準電圧（ＧＮＤ）と比較
するものである。２１２は抵抗Ｒ1 である。
をカットした入力電圧Ｖ1 と基準電圧（ＧＮＤ）と比較
するものである。２１２は抵抗Ｒ1 である。
【０００７】２１３はスイッチ回路であって，ＭＯＳＦ
ＥＴ等のスイッチ素子により構成されるものであり，コ
ンパレータ２１１の出力に応動してオン（ａｃ間導
通），オフ（ｂｃ間導通）するものである。
ＥＴ等のスイッチ素子により構成されるものであり，コ
ンパレータ２１１の出力に応動してオン（ａｃ間導
通），オフ（ｂｃ間導通）するものである。
【０００８】２１４は平滑回路であって，スイッチ回路
２１３の出力を平滑するものである。２１５はコンデン
サＣ2 である。
２１３の出力を平滑するものである。２１５はコンデン
サＣ2 である。
【０００９】２１６は抵抗Ｒ2 である。図７（Ｂ）はタ
イムチャートであって，図７（Ａ）の半波整流回路の動
作を表すものである。
イムチャートであって，図７（Ａ）の半波整流回路の動
作を表すものである。
【００１０】図７（Ｂ）において，(a)は入力信号の電
圧Ｖｉを表す。入力電圧ＶｉにおいてＡ0 は最大振幅で
ある。
圧Ｖｉを表す。入力電圧ＶｉにおいてＡ0 は最大振幅で
ある。
【００１１】(b)は入力信号の電圧Ｖｉの直流成分をコ
ンデンサＣ1 によりカットされた電圧Ｖ1 を表すもので
ある。(c)はコンパレータ２１１から出力される電圧Ｖ
ｃを表し，スイッチ回路２１３の制御信号となるもので
ある。
ンデンサＣ1 によりカットされた電圧Ｖ1 を表すもので
ある。(c)はコンパレータ２１１から出力される電圧Ｖ
ｃを表し，スイッチ回路２１３の制御信号となるもので
ある。
【００１２】(d)はスイッチ回路２１３から出力される
電圧Ｖｉであって，最大振幅がＡ0−Ｖｏｆｆの半波整
流された信号である。(e)はＶ2 の平滑化された出力電
圧Ｖｏであって，出力レベルが（Ａ0 ／π）−（Ｖｏｆ
ｆ／２）である。
電圧Ｖｉであって，最大振幅がＡ0−Ｖｏｆｆの半波整
流された信号である。(e)はＶ2 の平滑化された出力電
圧Ｖｏであって，出力レベルが（Ａ0 ／π）−（Ｖｏｆ
ｆ／２）である。
【００１３】図７（Ｂ）を参照して，図７（Ａ）の半波
整流回路の動作を説明する。入力電圧Ｖｉはコンデンサ
Ｃ1 で直流成分をカットされ，Ｖ1 はオフセットＶｏｆ
ｆだけ電圧が低下した信号となる。Ｖ1 はコンパレータ
２１１に入力され，基準電圧（ＧＮＤ）と比較され，出
力電圧Ｖｃを生成する。スイッチ回路２１３はＶｃがＨ
のときオン（ａｃ間導通），Ｌのときオフ（ａｃ間不導
通，ｂｃ間導通）となる。従って，スイッチ回路２１３
はＶｃがＨのときオンＶ1 が平滑回路２１４に入力さ
れ，ＶｃがＬのとき平滑回路２１４の入力電圧は接地電
圧になる。その結果， (d)の半波整流電圧Ｖ2 が平滑回
路２１４に入力される。スイッチ回路２１３がオンのと
き，抵抗Ｒ2 を介してコンデンサＣ2 に電流が流れ，ス
イッチ回路２１３がオフのとき，コンデンサＣ2 から抵
抗Ｒ2 を介して接地側に電流が流れ，平滑回路２１４の
出力電圧Ｖｏが得られる。このとき，オフセット電圧
（Ｖｏｆｆ）の影響が出力電圧Ｖｏに表れ，出力電圧Ｖ
ｏは，Ｖｏ＝（Ａ0 ／π）−（Ｖｏｆｆ／２）となる。
整流回路の動作を説明する。入力電圧Ｖｉはコンデンサ
Ｃ1 で直流成分をカットされ，Ｖ1 はオフセットＶｏｆ
ｆだけ電圧が低下した信号となる。Ｖ1 はコンパレータ
２１１に入力され，基準電圧（ＧＮＤ）と比較され，出
力電圧Ｖｃを生成する。スイッチ回路２１３はＶｃがＨ
のときオン（ａｃ間導通），Ｌのときオフ（ａｃ間不導
通，ｂｃ間導通）となる。従って，スイッチ回路２１３
はＶｃがＨのときオンＶ1 が平滑回路２１４に入力さ
れ，ＶｃがＬのとき平滑回路２１４の入力電圧は接地電
圧になる。その結果， (d)の半波整流電圧Ｖ2 が平滑回
路２１４に入力される。スイッチ回路２１３がオンのと
き，抵抗Ｒ2 を介してコンデンサＣ2 に電流が流れ，ス
イッチ回路２１３がオフのとき，コンデンサＣ2 から抵
抗Ｒ2 を介して接地側に電流が流れ，平滑回路２１４の
出力電圧Ｖｏが得られる。このとき，オフセット電圧
（Ｖｏｆｆ）の影響が出力電圧Ｖｏに表れ，出力電圧Ｖ
ｏは，Ｖｏ＝（Ａ0 ／π）−（Ｖｏｆｆ／２）となる。
【００１４】従来の半波整流回路のオフセット電圧（Ｖ
ｏｆｆ）は次のようになる。 Ｖｉ＝Ａ0 ｓｉｎθ
ｏｆｆ）は次のようになる。 Ｖｉ＝Ａ0 ｓｉｎθ
【００１５】
【数１】
【００１６】である。ここで，抵抗Ｒ2 を流れる電流を
Ｉａ，抵抗Ｒ1 を流れる電流をＩｂとすると， Ｉａ＝（Ｖ1 −Ｖ2 ）／Ｒ2 ，Ｉｂ＝Ｖ1 ／Ｒ1 である。
Ｉａ，抵抗Ｒ1 を流れる電流をＩｂとすると， Ｉａ＝（Ｖ1 −Ｖ2 ）／Ｒ2 ，Ｉｂ＝Ｖ1 ／Ｒ1 である。
【００１７】全電流をＩとすると，
【００１８】
【数２】
【００１９】である。ここで，Ｉ＝０となるＶｏｆｆを
求めると， Ｖｏｆｆ＝２Ｒ1 Ａ0 ／（π（Ｒ1 ＋４Ｒ2 ）） である。
求めると， Ｖｏｆｆ＝２Ｒ1 Ａ0 ／（π（Ｒ1 ＋４Ｒ2 ）） である。
【００２０】
【発明が解決しようとする課題】従って，従来の半波整
流回路では，コンデンサＣ1 により生じるオフセット電
圧の影響で，正確な平滑出力が得られず，特に入力レベ
ルが小さい場合には，信号電圧とオフセット電圧の相対
的な誤差が大きくなり正確な出力が得られなかった。
流回路では，コンデンサＣ1 により生じるオフセット電
圧の影響で，正確な平滑出力が得られず，特に入力レベ
ルが小さい場合には，信号電圧とオフセット電圧の相対
的な誤差が大きくなり正確な出力が得られなかった。
【００２１】本発明は，入力信号の直流成分をカットす
るために設けたコンデンサにより生じるオフセット電圧
の影響が半波整流出力電圧に表れず，精度の高い出力電
圧をえることのできる半波整流回路を提供することを目
的とする。
るために設けたコンデンサにより生じるオフセット電圧
の影響が半波整流出力電圧に表れず，精度の高い出力電
圧をえることのできる半波整流回路を提供することを目
的とする。
【００２２】
【課題を解決するための手段】図１は本発明の基本構成
を示す。図１（Ａ）は半波整流回路である。
を示す。図１（Ａ）は半波整流回路である。
【００２３】図１（Ａ）において，１はコンデンサＣ1
であって，入力電圧Ｖｉの直流成分をカットするもので
ある。
であって，入力電圧Ｖｉの直流成分をカットするもので
ある。
【００２４】２はコンパレータであって，コンデンサＣ
1 を通過した入力信号の電圧を基準値（ＧＮＤ）と比較
するものである。３はスイッチ回路であって，ＭＯＳＦ
ＥＴ等のスイッチ素子により構成されるものであり，オ
ンのときｂｃ間が導通し，オフのときにｂｃ間が不導通
となるものである。
1 を通過した入力信号の電圧を基準値（ＧＮＤ）と比較
するものである。３はスイッチ回路であって，ＭＯＳＦ
ＥＴ等のスイッチ素子により構成されるものであり，オ
ンのときｂｃ間が導通し，オフのときにｂｃ間が不導通
となるものである。
【００２５】４は平滑回路である。１０は抵抗Ｒ1 であ
る。１１はコンデンサＣ2 である。
る。１１はコンデンサＣ2 である。
【００２６】１２は抵抗Ｒ2 である。図１（Ｂ）はタイ
ムチャートてあって，図１（Ａ）の半波整流回路の各部
の電圧の時間変化を表すものである。
ムチャートてあって，図１（Ａ）の半波整流回路の各部
の電圧の時間変化を表すものである。
【００２７】(a)は入力電圧Ｖｉであり，最大振幅Ａ0
である。(b)はコンデンサＣ1 により直流成分をカット
された入力電圧Ｖ1 であり，入力電圧Ｖｉがオフセット
電圧Ｖｏｆｆだけ低下した電圧である。
である。(b)はコンデンサＣ1 により直流成分をカット
された入力電圧Ｖ1 であり，入力電圧Ｖｉがオフセット
電圧Ｖｏｆｆだけ低下した電圧である。
【００２８】(c)はコンパレータ２から出力される電圧
Ｖｃを表し，スイッチ回路３の制御信号となるものであ
る。(d)は入力電圧Ｖ1 を半波整流した電圧Ｖ2 であ
り，スイッチ回路３の出力電圧である。
Ｖｃを表し，スイッチ回路３の制御信号となるものであ
る。(d)は入力電圧Ｖ1 を半波整流した電圧Ｖ2 であ
り，スイッチ回路３の出力電圧である。
【００２９】(e)は半波整流電圧Ｖ2 を平滑化した出力
電圧Ｖｏである。なお，図１（Ｂ）のタイムチャートで
はオフセット電圧Ｖｏｆｆが示されているが，本発明の
Ｖｏｆｆは過渡的な状態において現れるだけであり，定
常状態においては現れない。図１（Ｂ）の半波整流電圧
Ｖ2 と出力電圧Ｖｏは過渡的な状態においてオフセット
電圧が生じた場合を示している。
電圧Ｖｏである。なお，図１（Ｂ）のタイムチャートで
はオフセット電圧Ｖｏｆｆが示されているが，本発明の
Ｖｏｆｆは過渡的な状態において現れるだけであり，定
常状態においては現れない。図１（Ｂ）の半波整流電圧
Ｖ2 と出力電圧Ｖｏは過渡的な状態においてオフセット
電圧が生じた場合を示している。
【００３０】
【作用】本発明の基本構成の動作を説明する。入力電圧
ＶｉはコンデンサＣ1 で直流分をカットされ，オフセッ
トＶｏｆｆだけ電圧が低下した電圧となる。Ｖ1 がコン
パレータ２および抵抗Ｒ1 に入力される。コンパレータ
２において，入力電圧は基準電圧（ＧＮＤ）と比較さ
れ，出力電圧Ｖｃが生成される。スイッチ回路３は，Ｖ
ｃに応動してオンもしくはオフされる。例えば，Ｖｃの
Ｈでオンし，ＶｃのＬでオフとなる。スイッチ回路３が
オンのときａｃ間が導通されＶ1 は平滑回路４に入力さ
れる。スイッチ回路３がオフのときは入力電圧Ｖｉは平
滑回路４に入力されない。スイッチ回路３がオフのとき
平滑回路４の入力側のインピーダンスはハイインピーダ
ンスとなり，コンデンサＣ2 に蓄積された電荷に基づく
出力電圧Ｖ0 に等しい電圧がＶ2 に表れる。そして，電
圧Ｖ2 は，抵抗Ｒ2 とコンデンサＣ2 によって平滑化さ
れ，出力電圧Ｖｏが出力される。
ＶｉはコンデンサＣ1 で直流分をカットされ，オフセッ
トＶｏｆｆだけ電圧が低下した電圧となる。Ｖ1 がコン
パレータ２および抵抗Ｒ1 に入力される。コンパレータ
２において，入力電圧は基準電圧（ＧＮＤ）と比較さ
れ，出力電圧Ｖｃが生成される。スイッチ回路３は，Ｖ
ｃに応動してオンもしくはオフされる。例えば，Ｖｃの
Ｈでオンし，ＶｃのＬでオフとなる。スイッチ回路３が
オンのときａｃ間が導通されＶ1 は平滑回路４に入力さ
れる。スイッチ回路３がオフのときは入力電圧Ｖｉは平
滑回路４に入力されない。スイッチ回路３がオフのとき
平滑回路４の入力側のインピーダンスはハイインピーダ
ンスとなり，コンデンサＣ2 に蓄積された電荷に基づく
出力電圧Ｖ0 に等しい電圧がＶ2 に表れる。そして，電
圧Ｖ2 は，抵抗Ｒ2 とコンデンサＣ2 によって平滑化さ
れ，出力電圧Ｖｏが出力される。
【００３１】本発明の基本構成によれば，コンデンサＣ
1 を介して入力される入力信号の電圧Ｖｉは，スイッチ
回路３がオンとなった時，Ｃ1 のＶｉ入力側から見て，
反対側が直流電圧を失うことにより，電流の安定化が破
られＶｉからＶｏの方向へ電流が流れ，Ｖ1 の電位を下
げようとするが，次にスイッチ回路３がオフになると出
力電圧Ｖｏ側がハイインピーダンスとなってスイッチ回
路３がオンであったときの出力電圧Ｖｏのレベルを保持
する。従って，スイッチ回路３がオンであったときのＶ
ｏにスイッチ回路３がオフしている時のＶｏが波形面積
で足されるため，平滑出力電圧はＶｉを半波整流したと
きに得られる電圧に等しい出力電圧Ｖｏとなる。つま
り，オフセット電圧による電位低下をＶｏ側から防ぐよ
うに働く。
1 を介して入力される入力信号の電圧Ｖｉは，スイッチ
回路３がオンとなった時，Ｃ1 のＶｉ入力側から見て，
反対側が直流電圧を失うことにより，電流の安定化が破
られＶｉからＶｏの方向へ電流が流れ，Ｖ1 の電位を下
げようとするが，次にスイッチ回路３がオフになると出
力電圧Ｖｏ側がハイインピーダンスとなってスイッチ回
路３がオンであったときの出力電圧Ｖｏのレベルを保持
する。従って，スイッチ回路３がオンであったときのＶ
ｏにスイッチ回路３がオフしている時のＶｏが波形面積
で足されるため，平滑出力電圧はＶｉを半波整流したと
きに得られる電圧に等しい出力電圧Ｖｏとなる。つま
り，オフセット電圧による電位低下をＶｏ側から防ぐよ
うに働く。
【００３２】厳密には，入力が加わった直後，最初にス
イッチ回路３がオンした時のみ電流がＶｉ側からＶｏ側
へ流れ，この分オフセット電圧が発生し，出力電圧Ｖｏ
に影響するが，スイッチ回路３の動作が繰り返されるう
ちにそのＶｏｆｆは見えなくなる（図１（Ｂ）のタイム
チャートはオフセット電圧が発生している状態のときを
示している）。
イッチ回路３がオンした時のみ電流がＶｉ側からＶｏ側
へ流れ，この分オフセット電圧が発生し，出力電圧Ｖｏ
に影響するが，スイッチ回路３の動作が繰り返されるう
ちにそのＶｏｆｆは見えなくなる（図１（Ｂ）のタイム
チャートはオフセット電圧が発生している状態のときを
示している）。
【００３３】本発明の基本構成によれば，オフセット電
圧が平滑出力に表れないことは次のように理論的に示さ
れる。 Ｖｉ＝Ａ0 ｓｉｎθ である。
圧が平滑出力に表れないことは次のように理論的に示さ
れる。 Ｖｉ＝Ａ0 ｓｉｎθ である。
【００３４】
【数３】
【００３５】∴ Ｖｏ＝（２Ａ0 ／π）−Ｖｏｆｆ 抵抗Ｒ2 を流れる電流をＩａ，抵抗Ｒ1 を流れる電流を
Ｉｂとする。 Ｉａ＝（Ｖ1 −Ｖｏ）／Ｒ2 ，Ｉｂ＝Ｖ1 ／Ｒ1 である。
Ｉｂとする。 Ｉａ＝（Ｖ1 −Ｖｏ）／Ｒ2 ，Ｉｂ＝Ｖ1 ／Ｒ1 である。
【００３６】全電流Ｉは，
【００３７】
【数４】
【００３８】である。従って，Ｉ＝０となるＶｏｆｆを
求めると，Ｖｏｆｆ＝０である。
求めると，Ｖｏｆｆ＝０である。
【００３９】
【実施例】図２は本発明の実施例１を示す。図２におい
て，２５はオフセットキャンセル型コンパレータであっ
て，コンパレータ兼演算増幅器３４のオフセット電圧の
影響がないようにしてスイッチ回路３７の制御信号を発
生するものである。
て，２５はオフセットキャンセル型コンパレータであっ
て，コンパレータ兼演算増幅器３４のオフセット電圧の
影響がないようにしてスイッチ回路３７の制御信号を発
生するものである。
【００４０】３０はコンデンサＣ1 である。３１はスイ
ッチ回路であって，制御信号φ1 がＨのときｃｄが接続
（オン），Ｌのときにｃｄが解放（オフ）となり，制御
信号φ2 がＨのときａｂが接続（オン），φ2 がＬのと
きにａｂが解放（オフ）となるものである。
ッチ回路であって，制御信号φ1 がＨのときｃｄが接続
（オン），Ｌのときにｃｄが解放（オフ）となり，制御
信号φ2 がＨのときａｂが接続（オン），φ2 がＬのと
きにａｂが解放（オフ）となるものである。
【００４１】３２はコンデンサＣ3 である。３３はスイ
ッチ回路であって，φ1 がＨのときｅｆが接続（オ
ン），φ1 がＬのときｅｆが解放（オフ）するものであ
る。
ッチ回路であって，φ1 がＨのときｅｆが接続（オ
ン），φ1 がＬのときｅｆが解放（オフ）するものであ
る。
【００４２】３４はコンパレータ兼演算増幅器であっ
て，スイッチ回路３３がオンのとき反転増幅器として動
作し，オフのとき比較器として動作するものである（以
後，コンパレータとして使用する場合は単にコンパレー
タ，もしくは反転増幅器として使用する場合は単に反転
増幅器と称する場合がある）。
て，スイッチ回路３３がオンのとき反転増幅器として動
作し，オフのとき比較器として動作するものである（以
後，コンパレータとして使用する場合は単にコンパレー
タ，もしくは反転増幅器として使用する場合は単に反転
増幅器と称する場合がある）。
【００４３】３５はＮＯＴ回路であって，制御信号φ2
の否定論理を出力するものである。３６はフリップフロ
ップであって，クロック入力Ｖ5 が立ち上がるときにＤ
の論理を取り込み，取り込まれた論理をＱに出力し，否
定論理をＸＱに出力するものである。
の否定論理を出力するものである。３６はフリップフロ
ップであって，クロック入力Ｖ5 が立ち上がるときにＤ
の論理を取り込み，取り込まれた論理をＱに出力し，否
定論理をＸＱに出力するものである。
【００４４】３７はスイッチ回路であって，フリップフ
ロップ３６の出力電圧Ｖ6 （ＸＱ）を制御信号としてオ
ン（ｇ，ｈを接続）もしくはオフ（ｇ，ｈを解放）する
ものである。
ロップ３６の出力電圧Ｖ6 （ＸＱ）を制御信号としてオ
ン（ｇ，ｈを接続）もしくはオフ（ｇ，ｈを解放）する
ものである。
【００４５】３８は平滑回路である。３９はコンデンサ
Ｃ2 である。４０は抵抗Ｒ2 である。
Ｃ2 である。４０は抵抗Ｒ2 である。
【００４６】４１は抵抗Ｒ1 である。図３は，実施例１
のタイムチャートである。(a)は入力電圧Ｖｉである。
のタイムチャートである。(a)は入力電圧Ｖｉである。
【００４７】(b)は制御信号φ1 であって，スイッチ回
路３１およびスイッチ回路３３を制御するものである。
(c)は制御信号φ2 であって，スイッチ回路３１を制御
するものである（φ1とφ2 は互いに逆の論理であ
る）。
路３１およびスイッチ回路３３を制御するものである。
(c)は制御信号φ2 であって，スイッチ回路３１を制御
するものである（φ1とφ2 は互いに逆の論理であ
る）。
【００４８】(d)は入力電圧Ｖ1 であって，コンデンサ
Ｃ1 の出力側の電圧であり，本発明では定常状態におい
てＶｉに等しくなるものである。(e)はスイッチ回路３
１から出力される電圧Ｖ2 である。
Ｃ1 の出力側の電圧であり，本発明では定常状態におい
てＶｉに等しくなるものである。(e)はスイッチ回路３
１から出力される電圧Ｖ2 である。
【００４９】(f)はコンデンサＣ3 (32)から出力される
信号であって，Ｖ2 がコンパレータ兼演算増幅器３４の
オフセット電圧Ｖｏｆｆｏｐｐだけ上昇したものであ
る。(g)はコンパレータ兼演算増幅器３４から出力され
る信号Ｖ4 である。 (g)のＶｏｆｆｓｗはスイッチ回路
３１，スイッチ回路３３のスイッチ素子のケート容量に
基づくオフセット電圧である。実際上は無視できるもの
である。
信号であって，Ｖ2 がコンパレータ兼演算増幅器３４の
オフセット電圧Ｖｏｆｆｏｐｐだけ上昇したものであ
る。(g)はコンパレータ兼演算増幅器３４から出力され
る信号Ｖ4 である。 (g)のＶｏｆｆｓｗはスイッチ回路
３１，スイッチ回路３３のスイッチ素子のケート容量に
基づくオフセット電圧である。実際上は無視できるもの
である。
【００５０】(h)はＮＯＴ回路３５の出力Ｖ5 であっ
て，制御信号φ２の否定論理（φ1 の論理に等しい）も
のである。(i)はフリップフロップ３６の出力Ｑであ
る。
て，制御信号φ２の否定論理（φ1 の論理に等しい）も
のである。(i)はフリップフロップ３６の出力Ｑであ
る。
【００５１】(j)はフリップフロップ３６の出力Ｖ
6 （ＸＱ出力）である。(k)はスイッチ回路３７の出力
電圧Ｖ7 であって，スイッチ回路３７で半波整流された
電圧である。
6 （ＸＱ出力）である。(k)はスイッチ回路３７の出力
電圧Ｖ7 であって，スイッチ回路３７で半波整流された
電圧である。
【００５２】(l)は平滑回路３８の出力電圧Ｖｏであ
る。図２の構成の全体の動作を説明するのに先立って，
図４を参照し，オフセットキャンセル型コンパレータ２
５のオフセットキャンセル動作について説明する。
る。図２の構成の全体の動作を説明するのに先立って，
図４を参照し，オフセットキャンセル型コンパレータ２
５のオフセットキャンセル動作について説明する。
【００５３】図４において，図２と共通の番号は共通部
分を示す。(a)は制御信号φ1 と制御信号φ2 である。
(b)はφ1 ，φ2 のタイミングが(a)のの場合である。
(c)はφ1 ，φ2 のタイミングが (a)のの場合であ
る。
分を示す。(a)は制御信号φ1 と制御信号φ2 である。
(b)はφ1 ，φ2 のタイミングが(a)のの場合である。
(c)はφ1 ，φ2 のタイミングが (a)のの場合であ
る。
【００５４】 φ1 ＝Ｈ，φ2 ＝Ｌの場合。このと
き，スイッチ回路３１，スイッチ回路３３は図４ (b)の
ようになる。Ｖ2 ＝ＧＮＤ，Ｖ3 ＝ＧＮＤ＋Ｖｏｆｆｏ
ｐｐとなる。Ｖｏｆｆｏｐｐはコンパレータ兼演算増幅
器３４のオフセット電圧である。
き，スイッチ回路３１，スイッチ回路３３は図４ (b)の
ようになる。Ｖ2 ＝ＧＮＤ，Ｖ3 ＝ＧＮＤ＋Ｖｏｆｆｏ
ｐｐとなる。Ｖｏｆｆｏｐｐはコンパレータ兼演算増幅
器３４のオフセット電圧である。
【００５５】従って，コンデンサＣ3 の電荷は， Ｑ＝Ｃ（Ｖ2 −Ｖ3 ）（ＣはコンデンサＣ3 の容量） である。
【００５６】演算増幅器３４の出力電圧Ｖ4 は演算増幅
器３４のオフセット電圧Ｖｏｆｆｏｐｐに反転入力
（−）に入力される電圧変化の反転が加わるので， Ｖ4 ＝Ｖｏｆｆｏｐｐ＋ＧＮＤ となる。
器３４のオフセット電圧Ｖｏｆｆｏｐｐに反転入力
（−）に入力される電圧変化の反転が加わるので， Ｖ4 ＝Ｖｏｆｆｏｐｐ＋ＧＮＤ となる。
【００５７】 次に，φ1 ＝Ｌ，φ2 ＝Ｈの場合。こ
のとき，スイッチ回路３１，スイッチ回路３３は図４
(c)のようになる。Ｖ2 ＝Ｖ1 となり，Ｖ1 −ＧＮＤだ
け変化する。
のとき，スイッチ回路３１，スイッチ回路３３は図４
(c)のようになる。Ｖ2 ＝Ｖ1 となり，Ｖ1 −ＧＮＤだ
け変化する。
【００５８】Ｖ3 ＝ＧＮＤ＋Ｖｏｆｆｏｐｐ＋（Ｖ1 −
ＧＮＤ） である。動作において，コンデンサＣ3 の両端の電位
が安定することにより，コンデンサＣ3 に蓄積する電荷
量が固定される。この状態より，Ｖ2 に変化を起こした
場合，電荷保存の法則により，Ｖ3 はＶ2 と同量の変化
をし安定する（同量の電荷による変化）。
ＧＮＤ） である。動作において，コンデンサＣ3 の両端の電位
が安定することにより，コンデンサＣ3 に蓄積する電荷
量が固定される。この状態より，Ｖ2 に変化を起こした
場合，電荷保存の法則により，Ｖ3 はＶ2 と同量の変化
をし安定する（同量の電荷による変化）。
【００５９】電荷量Ｑ＝Ｃ〔ＧＮＤ＋（Ｖ1 −ＧＮＤ）
−（ＧＮＤ＋Ｖｏｆｆｏｐｐ）＋（Ｖ1 −ＧＮＤ）） となる。
−（ＧＮＤ＋Ｖｏｆｆｏｐｐ）＋（Ｖ1 −ＧＮＤ）） となる。
【００６０】Ｑが固定であるため，Ｖも固定するように
働く。コンパレータ兼演算増幅器３４はスイッチ回路３
３がオフすることにより，コンパレータとして動作す
る。
働く。コンパレータ兼演算増幅器３４はスイッチ回路３
３がオフすることにより，コンパレータとして動作す
る。
【００６１】比較対象となる電位はＶ3 とＧＮＤであ
る。比較式は，−Ｖ3 ＋ＧＮＤ＋Ｖｏｆｆｏｐｐであ
る。従って，比較式ＶＣＯＭＰ ＝−Ｖ3 ＋ＧＮＤ＋Ｖｏｆｆｏｐｐ＝−｛ＧＮＤ＋Ｖｏ
ｆｆｏｐｐ＋（Ｖ1 −ＧＮＤ）｝＋ＧＮＤ＋Ｖｏｆｆｏ
ｐｐ＝−Ｖ1 ＋ＧＮＤ 従って，コンパレータ兼演算増幅器３４によりコンパレ
ータ兼演算増幅器３４のオフセット電圧Ｖｏｆｆｏｐｐ
の影響を受けない比較が可能となる。
る。比較式は，−Ｖ3 ＋ＧＮＤ＋Ｖｏｆｆｏｐｐであ
る。従って，比較式ＶＣＯＭＰ ＝−Ｖ3 ＋ＧＮＤ＋Ｖｏｆｆｏｐｐ＝−｛ＧＮＤ＋Ｖｏ
ｆｆｏｐｐ＋（Ｖ1 −ＧＮＤ）｝＋ＧＮＤ＋Ｖｏｆｆｏ
ｐｐ＝−Ｖ1 ＋ＧＮＤ 従って，コンパレータ兼演算増幅器３４によりコンパレ
ータ兼演算増幅器３４のオフセット電圧Ｖｏｆｆｏｐｐ
の影響を受けない比較が可能となる。
【００６２】図３を参照して，図２の実施例１の動作を
説明する。制御信号φ2 のＨのタイミングで，Ｖｉはコ
ンデンサＣ1 を通過してコンパレータ兼演算増幅器３４
の反転入力側（−）に入力される。φ2 ＝Ｌ，φ1 ＝Ｈ
のときコンパレータ兼演算増幅器３４は反転増幅器とし
て動作する。この過程におけるＶｉ，Ｖ1 ，Ｖ2 ，Ｖ3
の信号はそれぞれ，図３の (a)入力信号の電圧Ｖｉ，
(d)入力電圧Ｖ1 ， (e)スイッチ回路３１の出力電圧Ｖ
2 ， (f)コンパレータ兼演算増幅器３４の入力電圧Ｖ3
のようになる。
説明する。制御信号φ2 のＨのタイミングで，Ｖｉはコ
ンデンサＣ1 を通過してコンパレータ兼演算増幅器３４
の反転入力側（−）に入力される。φ2 ＝Ｌ，φ1 ＝Ｈ
のときコンパレータ兼演算増幅器３４は反転増幅器とし
て動作する。この過程におけるＶｉ，Ｖ1 ，Ｖ2 ，Ｖ3
の信号はそれぞれ，図３の (a)入力信号の電圧Ｖｉ，
(d)入力電圧Ｖ1 ， (e)スイッチ回路３１の出力電圧Ｖ
2 ， (f)コンパレータ兼演算増幅器３４の入力電圧Ｖ3
のようになる。
【００６３】コンパレータ兼演算増幅器３４は，制御信
号φ1 ，φ2 によりコンパレータもしくは反転増幅器と
して動作する。そして， (g)に示す電圧Ｖ4 を出力す
る。コンパレータ兼演算増幅器３４の出力Ｖ4 は，フリ
ップフロップ３６の入力端子Ｄに入力され，φ2 の立ち
下がりエッジでフリップフロップ３６に取り込まれ，次
回のφ2 の立ち下がりのタイミングまで保持される。そ
して，そのとき，フリップフロップ３６は既に取り込ん
で保持されていたＶ4 の値を出力Ｑに出力し，その否定
論理をＸＱ（Ｖ6 ）に出力する。このような動作で制御
信号Ｖ6 が得られる。このＶ6 はＶｉをＧＮＤと比較し
た結果であり，正確なレベルであるので，スイッチ回路
３７による整流動作のタイミングを正確にとることがで
きる。
号φ1 ，φ2 によりコンパレータもしくは反転増幅器と
して動作する。そして， (g)に示す電圧Ｖ4 を出力す
る。コンパレータ兼演算増幅器３４の出力Ｖ4 は，フリ
ップフロップ３６の入力端子Ｄに入力され，φ2 の立ち
下がりエッジでフリップフロップ３６に取り込まれ，次
回のφ2 の立ち下がりのタイミングまで保持される。そ
して，そのとき，フリップフロップ３６は既に取り込ん
で保持されていたＶ4 の値を出力Ｑに出力し，その否定
論理をＸＱ（Ｖ6 ）に出力する。このような動作で制御
信号Ｖ6 が得られる。このＶ6 はＶｉをＧＮＤと比較し
た結果であり，正確なレベルであるので，スイッチ回路
３７による整流動作のタイミングを正確にとることがで
きる。
【００６４】そして，Ｖ6 はスイッチ回路３７の制御ク
ロックとなりスイッチ回路３７により，入力電圧Ｖｉが
半波整流され，スイッチ回路３７から半波整流電圧Ｖ7
が出力される。半波整流電圧Ｖ7 は平滑回路３８に入力
され，平滑出力Ｖｏを得る。
ロックとなりスイッチ回路３７により，入力電圧Ｖｉが
半波整流され，スイッチ回路３７から半波整流電圧Ｖ7
が出力される。半波整流電圧Ｖ7 は平滑回路３８に入力
され，平滑出力Ｖｏを得る。
【００６５】本実施例によれば，平滑回路３８の平滑出
力ＶｏがコンデンサＣ1 により生じるオフセット電圧の
影響を受けないばかりでなく，スイッチ回路３７を制御
する制御信号Ｖ6 もコンパレータ兼演算増幅器３４のオ
フセット電圧の影響をうけないようになるので正確なタ
イミングで半波整流でき，平滑回路の出力電圧Ｖｏは入
力電圧Ｖｉの大きさを正確に反映する。
力ＶｏがコンデンサＣ1 により生じるオフセット電圧の
影響を受けないばかりでなく，スイッチ回路３７を制御
する制御信号Ｖ6 もコンパレータ兼演算増幅器３４のオ
フセット電圧の影響をうけないようになるので正確なタ
イミングで半波整流でき，平滑回路の出力電圧Ｖｏは入
力電圧Ｖｉの大きさを正確に反映する。
【００６６】図５は本発明の実施例２である図５におい
て，４５はオフセットキャンセル型コンパレータであ
る。
て，４５はオフセットキャンセル型コンパレータであ
る。
【００６７】５０はコンデンサＣ1 である。５１はスイ
ッチ回路である。５２はコンデンサＣ3 である。
ッチ回路である。５２はコンデンサＣ3 である。
【００６８】５３はスイッチ回路である。５４はコンパ
レータ兼演算増幅器であって，コンパレータもしくはボ
ルテージホロワ型演算増幅器（正相演算増幅器）となる
ものである。
レータ兼演算増幅器であって，コンパレータもしくはボ
ルテージホロワ型演算増幅器（正相演算増幅器）となる
ものである。
【００６９】５５はＮＯＴ回路である。５６はフリップ
フロップである。５７はスイッチ回路である。
フロップである。５７はスイッチ回路である。
【００７０】５８は平滑回路である。５９はコンデンサ
Ｃ2 である。６０は抵抗Ｒ2 である。
Ｃ2 である。６０は抵抗Ｒ2 である。
【００７１】６１は抵抗Ｒ1 である。図６は本発明の実
施例２のタイムチャートである。図６において，(a)は
入力電圧Ｖｉである。
施例２のタイムチャートである。図６において，(a)は
入力電圧Ｖｉである。
【００７２】(b)は制御信号φ1 であって，スイッチ回
路５１およびスイッチ回路５３を制御する信号である。
(c)は制御信号φ2 であって，スイッチ回路５１を制御
する信号である。
路５１およびスイッチ回路５３を制御する信号である。
(c)は制御信号φ2 であって，スイッチ回路５１を制御
する信号である。
【００７３】(d)はスイッチ回路５１の出力電圧Ｖ1 で
ある。(e)はコンパレータ兼演算増幅器５４の出力電圧
Ｖ2 である。(f)はフリップフロップ５６の出力Ｑの出
力電圧Ｖｃである。
ある。(e)はコンパレータ兼演算増幅器５４の出力電圧
Ｖ2 である。(f)はフリップフロップ５６の出力Ｑの出
力電圧Ｖｃである。
【００７４】(g)はスイッチ回路５７の出力Ｖ3 であっ
て，コンデンサＣ1 から出力されるＶｉを半波整流した
ものである。(h)は平滑回路５８の出力電圧Ｖｏであっ
て，半波整流電圧Ｖ3 を平滑したものである。
て，コンデンサＣ1 から出力されるＶｉを半波整流した
ものである。(h)は平滑回路５８の出力電圧Ｖｏであっ
て，半波整流電圧Ｖ3 を平滑したものである。
【００７５】図５の本発明の実施例２の動作を説明する
（必要に応じて図６を参照する）。図５の構成におい
て，制御信号φ1 がＨのとき，スイッチ回路５１のｃｄ
間がオンとなって，Ｖ1 がＧＮＤに接続される。このと
き，スイッチ回路５３はオンになり，コンパレータ兼演
算増幅器５４がボルテージフォロワ型演算増幅器とな
り，演算増幅器５４のオフセット電圧によりコンデンサ
Ｃ3 に電荷が充電される。φ2 ＝Ｈのとき，スイッチ回
路５１のａｂ間が接続され，コンパレータ兼演算増幅器
５４に信号Ｖ1 が入力され，コンデンサＣ3（５２）に
より保持されているオフセット電圧と比較される。従っ
て，コンパレータ兼演算増幅器５４自身のオフセット電
圧とコンデンサＣ3 の電圧でオフセットがキャンセルさ
れ，入力電圧Ｖ1 とＧＮＤがコンパレータのオフセット
電圧がない場合と同様に比較され，正確な出力がコンパ
レータ兼演算増幅器５４から得られる。
（必要に応じて図６を参照する）。図５の構成におい
て，制御信号φ1 がＨのとき，スイッチ回路５１のｃｄ
間がオンとなって，Ｖ1 がＧＮＤに接続される。このと
き，スイッチ回路５３はオンになり，コンパレータ兼演
算増幅器５４がボルテージフォロワ型演算増幅器とな
り，演算増幅器５４のオフセット電圧によりコンデンサ
Ｃ3 に電荷が充電される。φ2 ＝Ｈのとき，スイッチ回
路５１のａｂ間が接続され，コンパレータ兼演算増幅器
５４に信号Ｖ1 が入力され，コンデンサＣ3（５２）に
より保持されているオフセット電圧と比較される。従っ
て，コンパレータ兼演算増幅器５４自身のオフセット電
圧とコンデンサＣ3 の電圧でオフセットがキャンセルさ
れ，入力電圧Ｖ1 とＧＮＤがコンパレータのオフセット
電圧がない場合と同様に比較され，正確な出力がコンパ
レータ兼演算増幅器５４から得られる。
【００７６】図５の構成の動作は上記の点以外は，図２
の構成の動作と同様である。入力電圧Ｖ1 をコンパレー
タ兼演算増幅器５４で比較し，その出力Ｖ2 をフリップ
フロップ５６に取り込む。フリップフロップ５６によ
り，φ2 のタイミングに同期して比較結果をＱに出力電
圧Ｖｃを出力する。
の構成の動作と同様である。入力電圧Ｖ1 をコンパレー
タ兼演算増幅器５４で比較し，その出力Ｖ2 をフリップ
フロップ５６に取り込む。フリップフロップ５６によ
り，φ2 のタイミングに同期して比較結果をＱに出力電
圧Ｖｃを出力する。
【００７７】フリップフロップ５６の出力電圧Ｖｃをス
イッチ回路５７の制御信号として，スイッチ回路５７を
オン，オフし，入力電圧Ｖｉを半波整流した出力電圧Ｖ
3 を得る。半波整流出力電圧Ｖ3 は平滑回路５８で抵抗
Ｒ2 とコンデンサＣ2 により平滑され，出力電圧Ｖｏを
得る。
イッチ回路５７の制御信号として，スイッチ回路５７を
オン，オフし，入力電圧Ｖｉを半波整流した出力電圧Ｖ
3 を得る。半波整流出力電圧Ｖ3 は平滑回路５８で抵抗
Ｒ2 とコンデンサＣ2 により平滑され，出力電圧Ｖｏを
得る。
【００７８】本実施例によれば，実施例１と同様に，平
滑回路５８の平滑出力ＶｏにコンデンサＣ1 により生じ
るオフセット電圧の影響を受けないばかりでなく，スイ
ッチ回路５７を制御する制御信号Ｖｃもコンパレータ兼
演算増幅器５４のオフセット電圧の影響をうけないよう
にして正確なタイミングで半波整流できるようにされて
いるので，平滑回路５８の出力電圧Ｖｏは入力電圧Ｖｉ
の大きさを正確に反映できる。
滑回路５８の平滑出力ＶｏにコンデンサＣ1 により生じ
るオフセット電圧の影響を受けないばかりでなく，スイ
ッチ回路５７を制御する制御信号Ｖｃもコンパレータ兼
演算増幅器５４のオフセット電圧の影響をうけないよう
にして正確なタイミングで半波整流できるようにされて
いるので，平滑回路５８の出力電圧Ｖｏは入力電圧Ｖｉ
の大きさを正確に反映できる。
【００７９】
【発明の効果】本発明によれば，入力のカップリングコ
ンデンサＣ1 により生じるオフセット電圧をキャンセル
することができ，精度の高い半波整流出力を得ることが
できる。そのため，小信号の入力電圧であっても，正確
に入力レベルを検出することがてきるようになる。
ンデンサＣ1 により生じるオフセット電圧をキャンセル
することができ，精度の高い半波整流出力を得ることが
できる。そのため，小信号の入力電圧であっても，正確
に入力レベルを検出することがてきるようになる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例１を示す図である。
【図３】本発明の実施例１のタイムチャートである。
【図４】本発明で使用するオフセットキャンセル型コン
パレータの動作説明図である。
パレータの動作説明図である。
【図５】本発明の実施例２を示す図である。
【図６】本発明の実施例２のタイムチャートである。
【図７】従来の半波整流回路を示す図である。
１：コンデンサＣ1 ２：コンパレータ ３：スイッチ回路 ４：平滑回路 １０：抵抗Ｒ1 １１：コンデンサＣ2 １２：抵抗Ｒ2
Claims (4)
- 【請求項１】 入力信号を入力して基準値と比較するコ
ンパレータ(2) と，該コンパレータ(2) の出力に応動す
るスイッチ回路(3) と，平滑回路(4) とを備え，該スイ
ッチ回路(3) のスイッチ動作により該入力信号を半波整
流して該平滑回路(4) に入力して平滑することにより入
力レベルに応じた直流電圧出力を得る半波整流回路にお
いて，該スイッチ回路(3) は平滑回路(4) に直列に接続
され，該スイッチ回路(3) から該平滑回路(4) への出力
がない状態において，該平滑回路(4) の入力側が高イン
ピーダンスであることを特徴とする半波整流回路。 - 【請求項２】 請求項１において，該コンパレータ(2)
を演算増幅器により構成するとともに該演算増幅器の入
力端子にコンデンサを接続し，該コンデンサに該演算増
幅器のオフセット電圧に基づく電荷を蓄積することによ
り該演算増幅器のオフセット電圧をキャンセルしてコン
パレータとして使用することを特徴とする半波整流回
路。 - 【請求項３】 請求項２において，演算増幅器(34)と，
該演算増幅器(34)の反転入力端子側に接続されるコンデ
ンサ(32)を備え，非反転入力側に基準電圧を入力し，演
算増幅器(34)の出力側からスイッチ回路(33)を介して反
転入力側に帰還回路を設け，該スイッチ回路(33)がオフ
のときは該演算増幅器(34)をコンパレータとして使用
し，該スイッチ回路(33)がオンのときに反転増幅器とし
て動作させることにより該帰還回路を介して該演算増幅
器(34)のオフセット電圧により該コンデンサ(32)に電荷
を蓄積させ，該演算増幅器(34)の反転入力側に該コンデ
ンサ(32)を介して入力信号を入力し，該蓄積電荷に基づ
く該コンデンサ(32)の電圧により該演算増幅器(34)のオ
フセット電圧をキャンセルすることを特徴とする半波整
流回路。 - 【請求項４】 請求項２において，演算増幅器(54)の正
転入力側に入力信号を入力し，該演算増幅器(54)の出力
からスイッチ回路(53)を介して反転入力側に帰還回路を
設けてボルテージホロワ回路とし，該反転入力側にコン
デンサ（52)を接続し，該スイッチ回路(53)がオンのと
きに該帰還回路により該コンデンサ（52) に電荷を蓄積
し，該スイッチ回路(53)がオフのときに該コンデンサ
（52) の電圧により該演算増幅器(54)のオフセット電圧
をキャンセルすることを特徴とする半波整流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335661A JPH07194126A (ja) | 1993-12-28 | 1993-12-28 | 半波整流回路 |
| US08/332,299 US5579214A (en) | 1993-12-28 | 1994-10-31 | Half-wave rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335661A JPH07194126A (ja) | 1993-12-28 | 1993-12-28 | 半波整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07194126A true JPH07194126A (ja) | 1995-07-28 |
Family
ID=18291107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5335661A Pending JPH07194126A (ja) | 1993-12-28 | 1993-12-28 | 半波整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5579214A (ja) |
| JP (1) | JPH07194126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226954A (ja) * | 2003-09-02 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012196068A (ja) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | 整流回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408395B2 (en) * | 2003-05-01 | 2008-08-05 | Hyperband Communication, Inc. | Circuits and methods for fast-settling signal alignment and DC offset removal |
| US7383518B1 (en) * | 2004-11-01 | 2008-06-03 | Synopsys, Inc. | Method and apparatus for performance metric compatible control of data transmission signals |
| US7542315B2 (en) * | 2006-11-30 | 2009-06-02 | Celis Semiconductor Corporation | Active rectifier |
| US7764528B2 (en) * | 2007-09-26 | 2010-07-27 | Honeywell International Inc. | AC to DC conversion circuit |
| US10006948B2 (en) * | 2011-02-25 | 2018-06-26 | Veris Industries, Llc | Current meter with voltage awareness |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855890A (en) * | 1987-06-24 | 1989-08-08 | Reliance Comm/Tec Corporation | Power factor correction circuit |
| US4872127A (en) * | 1988-01-07 | 1989-10-03 | Magnetek, Inc. | Ripple rejection filter |
| DE3840304A1 (de) * | 1988-11-30 | 1990-05-31 | Philips Patentverwaltung | Schaltungsanordnung zum speisen einer last |
| US5121316A (en) * | 1991-05-13 | 1992-06-09 | Modular Devices, Inc. | Electronic system and method for correcting the power factor of an accessory to a main equipment |
-
1993
- 1993-12-28 JP JP5335661A patent/JPH07194126A/ja active Pending
-
1994
- 1994-10-31 US US08/332,299 patent/US5579214A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226954A (ja) * | 2003-09-02 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8416220B2 (en) | 2003-09-02 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012196068A (ja) * | 2011-03-17 | 2012-10-11 | Mitsubishi Electric Corp | 整流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5579214A (en) | 1996-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JPH07264862A (ja) | 直流電圧供給回路 | |
| JPH0862248A (ja) | 容量型加速度センサ | |
| JPH07194126A (ja) | 半波整流回路 | |
| US7816968B2 (en) | Signal-processing circuit, in particular operating as a rectifier and peak detector, with active elements and differential inputs | |
| KR20190011693A (ko) | 지능적인 일정한 온-타임 제어를 제공하기 위한 시스템 및 방법 | |
| JPH0155762B2 (ja) | ||
| JPH041524B2 (ja) | ||
| JPS6332154B2 (ja) | ||
| JP3263662B2 (ja) | Ａｐｃ回路 | |
| JPS6224969Y2 (ja) | ||
| JPH07297677A (ja) | フィルタ回路 | |
| JPH048666Y2 (ja) | ||
| JP2924240B2 (ja) | 直流高圧電源回路 | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| JPH0120648Y2 (ja) | ||
| JP2857892B2 (ja) | 比較入力回路 | |
| JPS5920983B2 (ja) | インピ−ダンス変化検出回路 | |
| JPH0718175Y2 (ja) | 全波整流回路 | |
| JPH0412465Y2 (ja) | ||
| JPS61100013A (ja) | 自動利得制御増幅装置 | |
| JPS62194468A (ja) | 整流回路 | |
| JPH06152302A (ja) | 可変減衰回路 | |
| JPH063469B2 (ja) | 両極性電圧検出回路 | |
| JPS6277058A (ja) | 整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020730 |