JPH063469B2 - 両極性電圧検出回路 - Google Patents
両極性電圧検出回路Info
- Publication number
- JPH063469B2 JPH063469B2 JP58133312A JP13331283A JPH063469B2 JP H063469 B2 JPH063469 B2 JP H063469B2 JP 58133312 A JP58133312 A JP 58133312A JP 13331283 A JP13331283 A JP 13331283A JP H063469 B2 JPH063469 B2 JP H063469B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- terminal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 本発明は、ＦＭ受信機のノイズキャンセラー（雑音除去
装置）などに用いられ、モノリシック集積回路に適した
両極性電圧検出回路に関する。
装置）などに用いられ、モノリシック集積回路に適した
両極性電圧検出回路に関する。
両極性電圧検出回路として、従来第１図又は第２図の回
路が使用されている。第１図の回路において、入力端子
１に加えられた入力信号VinはトランジスタQ1によって
位相分割され、トランジスタQ1のコレクタ及びエミッタ
にはそれぞれ逆相の出力が現われる。入力信号Vinのう
ち正極性成分はコンデンサC3、ダイオードD2により整流
される。そして、Vinの振幅がダイオードD2の順方向電
圧とトランジスタQ2のエミッタ・ベース間順方向電圧V
BEの和すなわち約2VBE=1.4Vを越えたとき出力端子３に
脈流の検出電圧Voutが出力される。
路が使用されている。第１図の回路において、入力端子
１に加えられた入力信号VinはトランジスタQ1によって
位相分割され、トランジスタQ1のコレクタ及びエミッタ
にはそれぞれ逆相の出力が現われる。入力信号Vinのう
ち正極性成分はコンデンサC3、ダイオードD2により整流
される。そして、Vinの振幅がダイオードD2の順方向電
圧とトランジスタQ2のエミッタ・ベース間順方向電圧V
BEの和すなわち約2VBE=1.4Vを越えたとき出力端子３に
脈流の検出電圧Voutが出力される。
同様にVinの負極性成分はコンデンサC2とダイオードD1
で整流され、Vinの振幅の絶対値が2VBEを越えたとき検
出電圧Voutが出力される。第１図の回路は、簡潔ではあ
るが、検出レベル（検出閾値電圧）が2VBEに固定され、
その検出レベルが温度依存性を有するという欠点を有し
ていた。
で整流され、Vinの振幅の絶対値が2VBEを越えたとき検
出電圧Voutが出力される。第１図の回路は、簡潔ではあ
るが、検出レベル（検出閾値電圧）が2VBEに固定され、
その検出レベルが温度依存性を有するという欠点を有し
ていた。
第２図の回路は、ＮＰＮ型トランジスタQ3,Q4からなる
同極性の差動トランジスタ対と、やはりＮＰＮ型のトラ
ンジスタQ5、Q6からなる同極性の差動トランジスタ対と
があり、これらトランジスタのベースには安定化電源端
子６に受ける定電圧VSを抵抗R8〜R12により所定比に分
割したバイアス電圧が与えてある。入力信号Vinが無い
ときにはトランジスタQ3とQ5とがオンになり、トランジ
スタQ4とQ6とがオフになっている。Vinとして正極性電
圧が印加されその振幅がトランジスタQ3とQ4とのバイア
ス電圧差ΔV1よりも大きくなったとき、トランジスタQ4
がオンしトランジスタQ7,Q8に定電流I0が流れ、該電流
は整流端子７に接続された抵抗R13，コンデンサC4で整
流され、可変インピーダンストランジスタQ9を駆動す
る。同様に、Vinとして負極性電圧が印加されたときもV
inの振幅の絶対値が、トランジスタQ5とQ6とのバイアス
電圧差ΔV2よりも大きくなったとき、トランジスタQ6が
オンしトランジスタQ9を駆動する。
同極性の差動トランジスタ対と、やはりＮＰＮ型のトラ
ンジスタQ5、Q6からなる同極性の差動トランジスタ対と
があり、これらトランジスタのベースには安定化電源端
子６に受ける定電圧VSを抵抗R8〜R12により所定比に分
割したバイアス電圧が与えてある。入力信号Vinが無い
ときにはトランジスタQ3とQ5とがオンになり、トランジ
スタQ4とQ6とがオフになっている。Vinとして正極性電
圧が印加されその振幅がトランジスタQ3とQ4とのバイア
ス電圧差ΔV1よりも大きくなったとき、トランジスタQ4
がオンしトランジスタQ7,Q8に定電流I0が流れ、該電流
は整流端子７に接続された抵抗R13，コンデンサC4で整
流され、可変インピーダンストランジスタQ9を駆動す
る。同様に、Vinとして負極性電圧が印加されたときもV
inの振幅の絶対値が、トランジスタQ5とQ6とのバイアス
電圧差ΔV2よりも大きくなったとき、トランジスタQ6が
オンしトランジスタQ9を駆動する。
整流端子７には検出電圧に比例した直流電圧が現われ
る。そこで、ＦＭ受信機のノイズキャンセラーにおける
ゲートをこの電流端子７の直流電圧で制御することがで
きる。また、可変インピーダンス端子８からトランジス
タQ9を見たインピーダンスは整流端子７の直流電圧に応
じて変わる。そこで、ＦＭ受信機の中間周波増幅器の出
力をVinとして入力端子１に受け、その中間周波増幅器
の入力段の利得制御端子に可変インピーダンス端子８を
接続することにより、第２図回路はＡＧＣ回として作動
させることができる。
る。そこで、ＦＭ受信機のノイズキャンセラーにおける
ゲートをこの電流端子７の直流電圧で制御することがで
きる。また、可変インピーダンス端子８からトランジス
タQ9を見たインピーダンスは整流端子７の直流電圧に応
じて変わる。そこで、ＦＭ受信機の中間周波増幅器の出
力をVinとして入力端子１に受け、その中間周波増幅器
の入力段の利得制御端子に可変インピーダンス端子８を
接続することにより、第２図回路はＡＧＣ回として作動
させることができる。
第２図の回路では第１図の回路の欠点であった検出レベ
ルの固定や温度依存性はないが、各差動トランジスタ対
のバイアス電圧差すなわち検出レベルに誤差を生じると
いう欠点がある。その原因は以下の如くである。第２図
の回路では無信号（Vin＝０）時には各差動トランジス
タ対におけるオン側のトランジスタ、例えばQ5にベース
電流IB5を供給しなければならない。すると、トランジ
スタQ4,Q5のバイアス電圧差はこのIB5依存するから、上
述のバイアス電圧差ΔV1，ΔV2は予め正確には設定でき
ない。従って、次式に示す検出レベル誤差を生じる。
ルの固定や温度依存性はないが、各差動トランジスタ対
のバイアス電圧差すなわち検出レベルに誤差を生じると
いう欠点がある。その原因は以下の如くである。第２図
の回路では無信号（Vin＝０）時には各差動トランジス
タ対におけるオン側のトランジスタ、例えばQ5にベース
電流IB5を供給しなければならない。すると、トランジ
スタQ4,Q5のバイアス電圧差はこのIB5依存するから、上
述のバイアス電圧差ΔV1，ΔV2は予め正確には設定でき
ない。従って、次式に示す検出レベル誤差を生じる。
ただし、hFEQNはトランジスタQNの電流増幅率（Ｎ＝３
〜６）である。一例として、ｈＦＥＱ５＝１００，ＩＯ
＝２６０μＡ，Ｒ８＝１００ＫΩのときを考えると、I
B5・R8=260mVとなり、微小電圧を設定する場合は影響が
大きく、検出レベルの設定精度がよくない。
〜６）である。一例として、ｈＦＥＱ５＝１００，ＩＯ
＝２６０μＡ，Ｒ８＝１００ＫΩのときを考えると、I
B5・R8=260mVとなり、微小電圧を設定する場合は影響が
大きく、検出レベルの設定精度がよくない。
本発明の目的は、検出レベルが、任意の値に設定でき、
温度に対して安定であり、しかも高精度に設定できる両
極性電圧検出回路の提供にある。
温度に対して安定であり、しかも高精度に設定できる両
極性電圧検出回路の提供にある。
本発明による両極性電圧検出回路は、ＮＰＮ型の第１及
び第２のトランジスタからなる第１の差動トランジスタ
対と、ＰＮＰ型の第３及び第４のトランジスタからなる
第２の差動トランジスタ対と、前記第１及び第２のトラ
ンジスタの共通エミッタに定電流を供給する回路と、前
記第２及び第３のトランジスタのベースに電源端子及び
接地端子間の電源電圧が分圧された共通電位を与える分
圧抵抗と、前記第１のトランジスタのベースに前記共通
電位よりも低い電位を与える手段と、前記第４のトラン
ジスタのベースに前記共通電位よりも高い電位を与える
手段とを備え、前記第２及び第３のトランジスタのコレ
クタは電源及び接地端子にそれぞれ接続してあり、前記
共通電位の点は入力端子に接続してあり、出力は前記第
１及び第４のトランジスタのコレクタから得る構成であ
る。
び第２のトランジスタからなる第１の差動トランジスタ
対と、ＰＮＰ型の第３及び第４のトランジスタからなる
第２の差動トランジスタ対と、前記第１及び第２のトラ
ンジスタの共通エミッタに定電流を供給する回路と、前
記第２及び第３のトランジスタのベースに電源端子及び
接地端子間の電源電圧が分圧された共通電位を与える分
圧抵抗と、前記第１のトランジスタのベースに前記共通
電位よりも低い電位を与える手段と、前記第４のトラン
ジスタのベースに前記共通電位よりも高い電位を与える
手段とを備え、前記第２及び第３のトランジスタのコレ
クタは電源及び接地端子にそれぞれ接続してあり、前記
共通電位の点は入力端子に接続してあり、出力は前記第
１及び第４のトランジスタのコレクタから得る構成であ
る。
次に図面を参照して本発明を詳細に説明する。
第３図は本発明の一実施例の回路図である。本発明では
ＮＰＮ型トランジスタQ10及びQ11からなる差動トランジ
スタ対とＰＮＰ型トランジスタQ12及びQ13からなる差動
トランジスタ対とを使用しており、トランジスタQ11とQ
12のベースには安定化電圧VSの抵抗Ｒ１４，Ｒ１５の分
圧により共通電位が与えてある。又、トランジスタQ10
のベース及びトランジスタQ13のベースには抵抗R16〜R
18の比で定まる電位がそれぞれ与えてあり、Q10のベー
ス電位は共通電位よりも低く、Q13のベース電位は共通
電位より高い。本実施例では、オン側のトランジスタQ
11とQ12のベース電流は互いに補償される回路構成にな
っていて、検出レベルの設定誤差は式(2)で示される。
ＮＰＮ型トランジスタQ10及びQ11からなる差動トランジ
スタ対とＰＮＰ型トランジスタQ12及びQ13からなる差動
トランジスタ対とを使用しており、トランジスタQ11とQ
12のベースには安定化電圧VSの抵抗Ｒ１４，Ｒ１５の分
圧により共通電位が与えてある。又、トランジスタQ10
のベース及びトランジスタQ13のベースには抵抗R16〜R
18の比で定まる電位がそれぞれ与えてあり、Q10のベー
ス電位は共通電位よりも低く、Q13のベース電位は共通
電位より高い。本実施例では、オン側のトランジスタQ
11とQ12のベース電流は互いに補償される回路構成にな
っていて、検出レベルの設定誤差は式(2)で示される。
この式(2)から、ＮＰＮ型トランジスタQ11とＰＮＰ型ト
ランジスタQ12とをコンプリメンタリ（相補）にしてh
FEQ11=hFEQ12にすることにより設定誤差を理論上０にし
得ることが分かる。コンプリメンタリトランジスタは近
年のイオン注入技術の進歩により比較的容易に達成でき
る。そこで、この実施例ではhFEQ11とhFEQ12の値を近似
させてあり、従来の第２図の回路に比較して検出レベル
の設定誤差が大幅に小さく出来る。
ランジスタQ12とをコンプリメンタリ（相補）にしてh
FEQ11=hFEQ12にすることにより設定誤差を理論上０にし
得ることが分かる。コンプリメンタリトランジスタは近
年のイオン注入技術の進歩により比較的容易に達成でき
る。そこで、この実施例ではhFEQ11とhFEQ12の値を近似
させてあり、従来の第２図の回路に比較して検出レベル
の設定誤差が大幅に小さく出来る。
以上述べてきたように、本発明にかかる両極性電圧検出
回路は、検出レベルが抵抗素子の選択により任意に設定
でき、その検出レベルは抵抗素子の抵抗値により定まる
から温度に対して安定であり、しかも検出レベルは高精
度に設定できる。
回路は、検出レベルが抵抗素子の選択により任意に設定
でき、その検出レベルは抵抗素子の抵抗値により定まる
から温度に対して安定であり、しかも検出レベルは高精
度に設定できる。
第１図及び第２図は従来の両極性電圧検出回路の回路
図、第３図は本発明の一実施例の回路図である。 １……入力端子、２，６……電源端子、３……出力端
子、４……接地端子、７……整流端子、８……可変イン
ピーダンス端子、10,11,18……定電流源、R1〜R18……
抵抗、Q1〜Q15……トランジスタ、C1〜C4……コンデン
サ。
図、第３図は本発明の一実施例の回路図である。 １……入力端子、２，６……電源端子、３……出力端
子、４……接地端子、７……整流端子、８……可変イン
ピーダンス端子、10,11,18……定電流源、R1〜R18……
抵抗、Q1〜Q15……トランジスタ、C1〜C4……コンデン
サ。
Claims (1)
- 【請求項１】ＮＰＮ型の第１及び第２のトランジスタか
らなる第１の差動トランジスタ対と、ＰＮＰ型の第３及
び第４トランジスタからなる第２の差動トランジスタ対
と、前記第１及び第２のトランジスタの共通エミッタに
定電流を供給する回路と、前記第２及び第３のトランジ
スタのベースに電源端子及び接地端子間の電源電圧が分
圧された共通電位を与える分圧抵抗と、前記第１のトラ
ンジスタのベースに前記共通電位よりも低い電位を与え
る手段と、前記第４のトランジスタのベースに前記共通
電位よりも高い電位を与える手段とを備え、前記第２及
び第３のトランジスタのコレクタは前記電源端子及び接
地端子にそれぞれ接続してあり、前記共通電位の点は入
力端子に接続してあり、出力は前記第１及び第４のトラ
ンジスタのコレクタから得られることを特徴とする両極
性電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133312A JPH063469B2 (ja) | 1983-07-21 | 1983-07-21 | 両極性電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133312A JPH063469B2 (ja) | 1983-07-21 | 1983-07-21 | 両極性電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024456A JPS6024456A (ja) | 1985-02-07 |
| JPH063469B2 true JPH063469B2 (ja) | 1994-01-12 |
Family
ID=15101731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58133312A Expired - Lifetime JPH063469B2 (ja) | 1983-07-21 | 1983-07-21 | 両極性電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063469B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466642A (en) * | 1987-09-08 | 1989-03-13 | Konishiroku Photo Ind | Silver halide photographic sensitive material |
| JPH07119961B2 (ja) * | 1987-12-28 | 1995-12-20 | 富士写真フイルム株式会社 | ハロゲン化銀写真感光材料 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3816761A (en) * | 1973-01-02 | 1974-06-11 | Rca Corp | Comparator circuitry |
| JPS5825174Y2 (ja) * | 1978-11-24 | 1983-05-30 | 三菱重工業株式会社 | 静圧シ−ル |
-
1983
- 1983-07-21 JP JP58133312A patent/JPH063469B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6024456A (ja) | 1985-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| JPS6111546B2 (ja) | ||
| US4701639A (en) | Threshold detector circuit and method | |
| JPH063469B2 (ja) | 両極性電圧検出回路 | |
| JPH0442631B2 (ja) | ||
| US4318050A (en) | AM Detecting circuit | |
| US4245170A (en) | Detector | |
| US4546274A (en) | Non-linear integration circuit | |
| JPH0228104B2 (ja) | ||
| JPS6133483B2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0138981Y2 (ja) | ||
| JPS6148283B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0424647Y2 (ja) | ||
| JPS5926671Y2 (ja) | シュミット回路 | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JPH0216042B2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0640604B2 (ja) | 周波数変換回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH0346574Y2 (ja) | ||
| JPH0340978B2 (ja) |