JPH11122074A - フィルタ回路の時定数自動補正回路 - Google Patents
フィルタ回路の時定数自動補正回路Info
- Publication number
- JPH11122074A JPH11122074A JP9283677A JP28367797A JPH11122074A JP H11122074 A JPH11122074 A JP H11122074A JP 9283677 A JP9283677 A JP 9283677A JP 28367797 A JP28367797 A JP 28367797A JP H11122074 A JPH11122074 A JP H11122074A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time constant
- filter
- filter circuit
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000009966 trimming Methods 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/04—Filter calibration method
- H03H2210/043—Filter calibration method by measuring time constant
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】時定数回路をＩＣ内に内蔵させて、抵抗及び容
量素子のばらつきに影響されずにフィルタ回路の自動補
正を行うこと。 【解決手段】この時定数自動補正回路は、外部制御信号
に応じて時定数を補正可能なフィルタ回路１１と同形式
の時定数可変のバンドパスフィルタ１２を有している。
バンドパスフィルタ１２の出力は、リミッタアンプ１３
を介してその入力に正帰還され、ここで発振される。バ
ンドパスフィルタ１２の発振出力はＡＰＣ検波回路１４
に入力され、ここで基準周波数信号と比較されてその位
相差に対応した制御信号が生成される。このＡＰＣ検波
回路１４で得られた制御信号が補正回路１５で所定の基
準値と比較された結果、バンドパスフィルタ１２の時定
数が補正される。また、上記ＡＰＣ検波回路１４から出
力される制御信号によって、上記フィルタ回路１１の時
定数が補正される。
量素子のばらつきに影響されずにフィルタ回路の自動補
正を行うこと。 【解決手段】この時定数自動補正回路は、外部制御信号
に応じて時定数を補正可能なフィルタ回路１１と同形式
の時定数可変のバンドパスフィルタ１２を有している。
バンドパスフィルタ１２の出力は、リミッタアンプ１３
を介してその入力に正帰還され、ここで発振される。バ
ンドパスフィルタ１２の発振出力はＡＰＣ検波回路１４
に入力され、ここで基準周波数信号と比較されてその位
相差に対応した制御信号が生成される。このＡＰＣ検波
回路１４で得られた制御信号が補正回路１５で所定の基
準値と比較された結果、バンドパスフィルタ１２の時定
数が補正される。また、上記ＡＰＣ検波回路１４から出
力される制御信号によって、上記フィルタ回路１１の時
定数が補正される。
Description
【０００１】
【発明の属する技術分野】この発明はフィルタ回路の時
定数自動補正回路に関するもので、特にアクティブフィ
ルタ等に用いられるフィルタ回路の時定数自動補正回路
に関するものである。
定数自動補正回路に関するもので、特にアクティブフィ
ルタ等に用いられるフィルタ回路の時定数自動補正回路
に関するものである。
【０００２】
【従来の技術】電子回路に用いられる従来のフィルタと
しては、インダクタ、コンデンサ素子を用いたｌＣ回路
が多用されている。また、最近では集積化技術が進歩す
ると共に、回路の小型化の要求が多いため、アクティブ
フィルタが開発され、フィルタ回路を集積回路に内蔵さ
せることができるようになっている。
しては、インダクタ、コンデンサ素子を用いたｌＣ回路
が多用されている。また、最近では集積化技術が進歩す
ると共に、回路の小型化の要求が多いため、アクティブ
フィルタが開発され、フィルタ回路を集積回路に内蔵さ
せることができるようになっている。
【０００３】ＩＣ内蔵のアクティブフィルタは、内部素
子のばらつきを補正するために、可変トランスコンダク
タンスで構成されることが多い。この構造は、内部抵抗
でゲインの決まる電圧電流変換部と、電流比でゲインを
変えられるギルバートセル部に分けられるもので、この
電流比を制御することで抵抗及び容量のばらつきを補正
するようになっている。
子のばらつきを補正するために、可変トランスコンダク
タンスで構成されることが多い。この構造は、内部抵抗
でゲインの決まる電圧電流変換部と、電流比でゲインを
変えられるギルバートセル部に分けられるもので、この
電流比を制御することで抵抗及び容量のばらつきを補正
するようになっている。
【０００４】図４は、従来のアクティブフィルタの補正
回路の構成を示したブロック図である。図４に於いて、
フィルタ回路１は中心周波数をｆ0 とするもので、この
フィルタ回路１には中心周波数をｆ0 時定数可変のバン
ドパスフィルタ（ＢＰＦ）２が接続される。これらの各
時定数は、それぞれ制御電圧Ｖｃによって可変できるよ
うになっている。上記バンドパスフィルタ２の出力ｆ0
は、リミッタアンプ３を介して入力に帰還されると共
に、ＡＰＣ検波回路（位相検波回路）４に供給される。
回路の構成を示したブロック図である。図４に於いて、
フィルタ回路１は中心周波数をｆ0 とするもので、この
フィルタ回路１には中心周波数をｆ0 時定数可変のバン
ドパスフィルタ（ＢＰＦ）２が接続される。これらの各
時定数は、それぞれ制御電圧Ｖｃによって可変できるよ
うになっている。上記バンドパスフィルタ２の出力ｆ0
は、リミッタアンプ３を介して入力に帰還されると共
に、ＡＰＣ検波回路（位相検波回路）４に供給される。
【０００５】このＡＰＣ検波回路４は、帰還ループによ
り、入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号を発生するものであ
る。この電圧信号は、上記制御電圧Ｖｃとしてバンドパ
スフィルタ２及びフィルタ回路１に供給される。
り、入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号を発生するものであ
る。この電圧信号は、上記制御電圧Ｖｃとしてバンドパ
スフィルタ２及びフィルタ回路１に供給される。
【０００６】上記フィルタ回路１及びバンドパスフィル
タ２には、制御電圧Ｖc を供給するための抵抗Ｒ１及び
コンデンサＣ１、Ｃ２が接続されている。また、上記Ａ
ＰＣ検波回路４には、周波数弁別器５が接続される。
タ２には、制御電圧Ｖc を供給するための抵抗Ｒ１及び
コンデンサＣ１、Ｃ２が接続されている。また、上記Ａ
ＰＣ検波回路４には、周波数弁別器５が接続される。
【０００７】このような構成に於いて、上記バンドパス
フィルタ２がリミッタアンプ３により入出力が同位相と
なるように帰還をかけると、発振周波数ｆo の発振器と
なる。この発振周波数ｆo は、制御電圧Ｖｃとしてバン
ドパスフィルタ２に帰還すれば、ｆo ＝ｆs となるルー
プがかかる。
フィルタ２がリミッタアンプ３により入出力が同位相と
なるように帰還をかけると、発振周波数ｆo の発振器と
なる。この発振周波数ｆo は、制御電圧Ｖｃとしてバン
ドパスフィルタ２に帰還すれば、ｆo ＝ｆs となるルー
プがかかる。
【０００８】このとき、バンドパスフィルタ２と同形式
のフィルタ回路１を制御電圧Ｖｃによって同時に制御す
れば、フィルタ回路１の時定数も基準周波数信号ｆs と
一定の関係になり、この基準周波数信号ｆs によってそ
の時定数の自動補正が行われる。
のフィルタ回路１を制御電圧Ｖｃによって同時に制御す
れば、フィルタ回路１の時定数も基準周波数信号ｆs と
一定の関係になり、この基準周波数信号ｆs によってそ
の時定数の自動補正が行われる。
【０００９】したがって、ＶＣＯのカットオフ周波数ｆ
o ＝基準周波数ｆs となるように、ＰＬＬロックするこ
とでフィルタ回路の周波数特が補正されるようになって
いる。
o ＝基準周波数ｆs となるように、ＰＬＬロックするこ
とでフィルタ回路の周波数特が補正されるようになって
いる。
【００１０】
【発明が解決しようとする課題】この種のフィルタを構
築するには、抵抗と容量素子を用いて時定数を設定する
ようにしているのが一般的である。ところが、この時定
数を決定する素子は、ＩＣ内部では精度が不十分である
ために、素子の電流等を可変できるようにして時定数精
度を上げるようにしている。
築するには、抵抗と容量素子を用いて時定数を設定する
ようにしているのが一般的である。ところが、この時定
数を決定する素子は、ＩＣ内部では精度が不十分である
ために、素子の電流等を可変できるようにして時定数精
度を上げるようにしている。
【００１１】しかしながら、上述した抵抗及び容量素子
によるばらつきは非常に大きいためにその補正量も大き
くなってしまい、ゲインの可変範囲もこれをカバーする
ように広げなければならない。つまり、抵抗及び容量素
子がばらついても、一定の基準周波数ｆs に対してｆ
min ＜ｆs ＜ｆmax でなければならい。例えば、代表的
に抵抗で±２０％、容量素子で±１０％ばらつくので、
図５に示されるように、可変範囲を±３０％とすると、
センタでのＶＣＯの発振周波数ｆo は、余裕を見込んで
±４０％以上必要になる。
によるばらつきは非常に大きいためにその補正量も大き
くなってしまい、ゲインの可変範囲もこれをカバーする
ように広げなければならない。つまり、抵抗及び容量素
子がばらついても、一定の基準周波数ｆs に対してｆ
min ＜ｆs ＜ｆmax でなければならい。例えば、代表的
に抵抗で±２０％、容量素子で±１０％ばらつくので、
図５に示されるように、可変範囲を±３０％とすると、
センタでのＶＣＯの発振周波数ｆo は、余裕を見込んで
±４０％以上必要になる。
【００１２】このため、可変範囲が広すぎるために制御
のためのダイナミックレンジが不足するので、周波数弁
別器５が必要となっている。この周波数弁別器５は、Ｖ
ＣＯの発振周波数ｆo ＝ｆs ±約１０％を越えないよう
な帰還をかけて、ＰＬＬがロックするように動作しよう
とするものである。
のためのダイナミックレンジが不足するので、周波数弁
別器５が必要となっている。この周波数弁別器５は、Ｖ
ＣＯの発振周波数ｆo ＝ｆs ±約１０％を越えないよう
な帰還をかけて、ＰＬＬがロックするように動作しよう
とするものである。
【００１３】また、ＶＣＯを発振器に応用してＰＬＬを
組む場合には、周波数制限器を付加しないとＰＬＬがロ
ックしなくなってしまうという課題が生じる。この発明
は上記課題に鑑みてなされたものであり、その目的は時
定数回路をＩＣ内に内蔵させて、抵抗及び容量素子のば
らつきに影響されずにフィルタ回路の自動補正を行うこ
とができ、周波数弁別器を必要としないフィルタ回路の
時定数自動補正回路を提供することである。
組む場合には、周波数制限器を付加しないとＰＬＬがロ
ックしなくなってしまうという課題が生じる。この発明
は上記課題に鑑みてなされたものであり、その目的は時
定数回路をＩＣ内に内蔵させて、抵抗及び容量素子のば
らつきに影響されずにフィルタ回路の自動補正を行うこ
とができ、周波数弁別器を必要としないフィルタ回路の
時定数自動補正回路を提供することである。
【００１４】
【課題を解決するための手段】すなわちこの発明は、外
部制御信号に応じて時定数を補正可能なフィルタ回路の
自動補正を行うもので、上記フィルタ回路と同形式の時
定数可変のバンドパスフィルタと、このバンドパスフィ
ルタの出力をその入力に正帰還して発振させる帰還増幅
手段と、上記バンドパスフィルタの発振出力を入力し基
準周波数信号と比較してその位相差に対応した制御信号
を生成する位相検出手段と、この位相検出手段で得られ
た制御信号を、所定の基準値と比較して該比較結果に応
じて上記バンドパスフィルタの時定数を補正する補正回
路とを具備し、この補正回路で補正された制御信号で上
記バンドパスフィルタの時定数を制御すると共に上記位
相検出手段から出力される制御信号を用いて上記フィル
タ回路の時定数を補正するようにしたことを特徴とす
る。
部制御信号に応じて時定数を補正可能なフィルタ回路の
自動補正を行うもので、上記フィルタ回路と同形式の時
定数可変のバンドパスフィルタと、このバンドパスフィ
ルタの出力をその入力に正帰還して発振させる帰還増幅
手段と、上記バンドパスフィルタの発振出力を入力し基
準周波数信号と比較してその位相差に対応した制御信号
を生成する位相検出手段と、この位相検出手段で得られ
た制御信号を、所定の基準値と比較して該比較結果に応
じて上記バンドパスフィルタの時定数を補正する補正回
路とを具備し、この補正回路で補正された制御信号で上
記バンドパスフィルタの時定数を制御すると共に上記位
相検出手段から出力される制御信号を用いて上記フィル
タ回路の時定数を補正するようにしたことを特徴とす
る。
【００１５】この発明は、外部制御信号に応じて時定数
を補正可能なフィルタ回路の自動補正を行うフィルタ回
路の時定数自動補正回路にあって、上記フィルタ回路と
同形式の時定数可変のバンドパスフィルタを有してい
る。このバンドパスフィルタの出力は、帰還増幅手段に
よりその入力に正帰還され、帰還増幅手段で発振され
る。上記バンドパスフィルタの発振出力は位相検出手段
に入力され、ここで基準周波数信号と比較されてその位
相差に対応した制御信号が生成される。この位相検出手
段で得られた制御信号は補正回路にて所定の基準値と比
較されて、該比較結果に応じて上記バンドパスフィルタ
の時定数が補正される。そして、この補正回路で補正さ
れた制御信号で上記バンドパスフィルタの時定数が制御
されると共に、上記位相検出手段から出力される制御信
号を用いて上記フィルタ回路の時定数が補正される。
を補正可能なフィルタ回路の自動補正を行うフィルタ回
路の時定数自動補正回路にあって、上記フィルタ回路と
同形式の時定数可変のバンドパスフィルタを有してい
る。このバンドパスフィルタの出力は、帰還増幅手段に
よりその入力に正帰還され、帰還増幅手段で発振され
る。上記バンドパスフィルタの発振出力は位相検出手段
に入力され、ここで基準周波数信号と比較されてその位
相差に対応した制御信号が生成される。この位相検出手
段で得られた制御信号は補正回路にて所定の基準値と比
較されて、該比較結果に応じて上記バンドパスフィルタ
の時定数が補正される。そして、この補正回路で補正さ
れた制御信号で上記バンドパスフィルタの時定数が制御
されると共に、上記位相検出手段から出力される制御信
号を用いて上記フィルタ回路の時定数が補正される。
【００１６】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図２は、この発明の一実施の形
態を示すもので、アクティブフィルタに内蔵される時定
数自動補正回路の構成を示すブロック図である。
実施の形態を説明する。図２は、この発明の一実施の形
態を示すもので、アクティブフィルタに内蔵される時定
数自動補正回路の構成を示すブロック図である。
【００１７】図２に於いて、フィルタ回路１１は中心周
波数をｆ0 とするもので、このフィルタ回路１１には中
心周波数ｆ0 の時定数可変のバンドパスフィルタ（ＢＰ
Ｆ）１２が接続される。これらの各時定数は、それぞれ
制御電圧Ｖｃによって可変できるようになっている。上
記バンドパスフィルタ１２の出力ｆ0 は、リミッタアン
プ１３を介して入力に帰還されると共に、ＡＰＣ検波回
路（位相検波回路）１４に供給される。
波数をｆ0 とするもので、このフィルタ回路１１には中
心周波数ｆ0 の時定数可変のバンドパスフィルタ（ＢＰ
Ｆ）１２が接続される。これらの各時定数は、それぞれ
制御電圧Ｖｃによって可変できるようになっている。上
記バンドパスフィルタ１２の出力ｆ0 は、リミッタアン
プ１３を介して入力に帰還されると共に、ＡＰＣ検波回
路（位相検波回路）１４に供給される。
【００１８】このＡＰＣ検波回路１４は、帰還ループに
より、入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号を発生するものであ
る。この電圧信号は、上記制御電圧Ｖｃとしてバンドパ
スフィルタ１２及びフィルタ回路１１に供給される。
より、入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号を発生するものであ
る。この電圧信号は、上記制御電圧Ｖｃとしてバンドパ
スフィルタ１２及びフィルタ回路１１に供給される。
【００１９】加えて、ＡＰＣ検波回路１４とフィルタ回
路１１及びバンドパスフィルタ１２の間には、コンデン
サＣ１１を介して補正回路１５が挿入される。この補正
回路１５は、ＩＣの製造時に抵抗と容量素子との積があ
る範囲になるように抵抗値がトリミングされたトリミン
グ抵抗により構成される。
路１１及びバンドパスフィルタ１２の間には、コンデン
サＣ１１を介して補正回路１５が挿入される。この補正
回路１５は、ＩＣの製造時に抵抗と容量素子との積があ
る範囲になるように抵抗値がトリミングされたトリミン
グ抵抗により構成される。
【００２０】図１は、可変補正手段として最も有効なギ
ルバートセルと称される回路を用いたアクティブフィル
タの補正回路の構成を示した回路図である。差動電圧Ｖ
１、Ｖ２が供給される入力端子２１、２２は、差動対を
成すトランジスタＱ１、Ｑ２のべ一スに接続されてい
る。トランジスタＱ１は、コレクタが電源ラインＶccに
接続され、エミッタが抵抗Ｒ１ａを介してダイオード接
続のトランジスタＱ３のコレクタ及びべ一スと、トラン
ジスタＱ５のベースに接続されている。トランジスタＱ
２は、そのコレクタが電源ラインＶccに接続され、エミ
ッタが抵抗Ｒ１ｂを介してダイオード接続のトランジス
タＱ４のコレクタ及びべースと、トランジスタＱ６のベ
ースに接続されている。
ルバートセルと称される回路を用いたアクティブフィル
タの補正回路の構成を示した回路図である。差動電圧Ｖ
１、Ｖ２が供給される入力端子２１、２２は、差動対を
成すトランジスタＱ１、Ｑ２のべ一スに接続されてい
る。トランジスタＱ１は、コレクタが電源ラインＶccに
接続され、エミッタが抵抗Ｒ１ａを介してダイオード接
続のトランジスタＱ３のコレクタ及びべ一スと、トラン
ジスタＱ５のベースに接続されている。トランジスタＱ
２は、そのコレクタが電源ラインＶccに接続され、エミ
ッタが抵抗Ｒ１ｂを介してダイオード接続のトランジス
タＱ４のコレクタ及びべースと、トランジスタＱ６のベ
ースに接続されている。
【００２１】上記トランジスタＱ３、Ｑ４のエミッタ
は、共通にトランジスタＱ７を介してグラウンドライン
に接続される。同様に、トランジスタＱ５、Ｑ６のエミ
ッタも、共通にトランジスタＱ８を介してグラウンドラ
インに接続されている。また、上記トランジスタＱ５の
コレクタは電源ラインＶccに接続される。更に、トラン
ジスタＱ６のコレクタは、電流源Ｉ１を介して電源ライ
ンＶccに接続されると共に、コンデンサＣ２１を介して
図示されない出力端子として導出される。
は、共通にトランジスタＱ７を介してグラウンドライン
に接続される。同様に、トランジスタＱ５、Ｑ６のエミ
ッタも、共通にトランジスタＱ８を介してグラウンドラ
インに接続されている。また、上記トランジスタＱ５の
コレクタは電源ラインＶccに接続される。更に、トラン
ジスタＱ６のコレクタは、電流源Ｉ１を介して電源ライ
ンＶccに接続されると共に、コンデンサＣ２１を介して
図示されない出力端子として導出される。
【００２２】上記電源ラインＶccと定電位線間には、ベ
ースがトランジスタＱ７のベースに接続されたトランジ
スタＱ９が、抵抗Ｒ２を介して接続される。上記電源ラ
インＶccとグラウンドライン間には、また、ベースがト
ランジスタＱ８のベースに接続されたトランジスタＱ１
０が、出力トランジスタＱ１１及び抵抗Ｒ３を介して接
続されている。これらトランジスタＱ７〜Ｑ１０は、ゲ
インを変化させるためのものである。
ースがトランジスタＱ７のベースに接続されたトランジ
スタＱ９が、抵抗Ｒ２を介して接続される。上記電源ラ
インＶccとグラウンドライン間には、また、ベースがト
ランジスタＱ８のベースに接続されたトランジスタＱ１
０が、出力トランジスタＱ１１及び抵抗Ｒ３を介して接
続されている。これらトランジスタＱ７〜Ｑ１０は、ゲ
インを変化させるためのものである。
【００２３】一方、補正回路１５は、抵抗Ｒ４と、カレ
ントミラー回路を構成する抵抗Ｒ５及びトランジスタＱ
１２と、、抵抗Ｒ６及びトランジスタＱ１３と、トリミ
ング抵抗Ｒｓ及びトランジスタＱ１４と、比較器２５と
から構成されている。
ントミラー回路を構成する抵抗Ｒ５及びトランジスタＱ
１２と、、抵抗Ｒ６及びトランジスタＱ１３と、トリミ
ング抵抗Ｒｓ及びトランジスタＱ１４と、比較器２５と
から構成されている。
【００２４】このような構成に於いて、上記バンドパス
フィルタ１２の出力ｆ0 は、リミッタアンプ１３を介し
て入力に帰還されると共に、ＡＰＣ検波回路１４に供給
される。そして、ＡＰＣ検波回路１４にて、帰還ループ
により入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号が発生され、制御電
圧Ｖｃとしてバンドパスフィルタ１２及びフィルタ回路
１１に供給される。
フィルタ１２の出力ｆ0 は、リミッタアンプ１３を介し
て入力に帰還されると共に、ＡＰＣ検波回路１４に供給
される。そして、ＡＰＣ検波回路１４にて、帰還ループ
により入力周波数信号ｆ0 と基準周波数ｆs とを比較し
て、その位相差に対応する電圧信号が発生され、制御電
圧Ｖｃとしてバンドパスフィルタ１２及びフィルタ回路
１１に供給される。
【００２５】すなわち、上記バンドパスフィルタ１２
は、リミッタアンプ１３により入出力が同位相となるよ
うに帰還をかけると、発振周波数ｆ0 の発振器となる。
この発振周波数ｆ0 は、制御電圧Ｖｃとしてバンドパス
フィルタ１２に帰還すれば、ｆ0 ＝ｆs となるループが
かかる。
は、リミッタアンプ１３により入出力が同位相となるよ
うに帰還をかけると、発振周波数ｆ0 の発振器となる。
この発振周波数ｆ0 は、制御電圧Ｖｃとしてバンドパス
フィルタ１２に帰還すれば、ｆ0 ＝ｆs となるループが
かかる。
【００２６】このとき、バンドパスフィルタ１２と同形
式のフィルタ回路１１を制御電圧Ｖｃによって同時に制
御すれば、フィルタ回路１１の時定数も基準周波数信号
ｆsと一定の関係になり、この基準周波数信号ｆs によ
ってその時定数の自動補正が行われるようになる。
式のフィルタ回路１１を制御電圧Ｖｃによって同時に制
御すれば、フィルタ回路１１の時定数も基準周波数信号
ｆsと一定の関係になり、この基準周波数信号ｆs によ
ってその時定数の自動補正が行われるようになる。
【００２７】ところで、上記補正回路１５は、ＩＣの製
造時に抵抗と容量素子との積がある範囲になるように、
抵抗値がトリミングされたトリミング抵抗Ｒｓを有して
構成されている。このトリミング抵抗Ｒｓの値を基準と
して、フィルタを構成する抵抗とのズレ（ΔＶ）を検出
し、フィルタ回路１１の制御電圧Ｖｃをこのズレ分だけ
補正する。すなわち、比較器２５に於いて、トリミング
抵抗Ｒｓの値と抵抗Ｒ６との差分が比較される。もちろ
ん、ここで、Ｒｓ＝Ｒ６であれば、ズレがないので補正
出力はない。
造時に抵抗と容量素子との積がある範囲になるように、
抵抗値がトリミングされたトリミング抵抗Ｒｓを有して
構成されている。このトリミング抵抗Ｒｓの値を基準と
して、フィルタを構成する抵抗とのズレ（ΔＶ）を検出
し、フィルタ回路１１の制御電圧Ｖｃをこのズレ分だけ
補正する。すなわち、比較器２５に於いて、トリミング
抵抗Ｒｓの値と抵抗Ｒ６との差分が比較される。もちろ
ん、ここで、Ｒｓ＝Ｒ６であれば、ズレがないので補正
出力はない。
【００２８】これによって、見かけの制御電圧Ｖcoに対
して、抵抗と容量素子とのＣＲ積はトリミング精度の範
囲内に収まっているように見える。ここで、電圧電流変
換回路の時定数τを求めると、下記（１）式のようにな
る。
して、抵抗と容量素子とのＣＲ積はトリミング精度の範
囲内に収まっているように見える。ここで、電圧電流変
換回路の時定数τを求めると、下記（１）式のようにな
る。
【００２９】
【数１】 これは、制御電圧Ｖｃが固定の時にほぼＲ１Ｃに比例し
て変化する。尚、上記式（１）にてｇｍは相互コンダク
タンスであり、ＩI 、ＩX はそれぞれ入力電流、出力電
流、ＶJ はジャンクション電圧である。
て変化する。尚、上記式（１）にてｇｍは相互コンダク
タンスであり、ＩI 、ＩX はそれぞれ入力電流、出力電
流、ＶJ はジャンクション電圧である。
【００３０】また、 ΔＶ＝（Ｖcc−ＶJ ）（Ｒ６−Ｒｓ）／Ｒ５、 Ｖｃ＝Ｖcc−（Ｒ４／Ｒ７）ΔＶ よりＲ４／Ｒ７＝Ａとおくと、下記（２）式の如くな
る。
る。
【００３１】
【数２】 ここで、下記（３）式が選択されると、時定数τは下記
（４）式のように求められる。
（４）式のように求められる。
【００３２】
【数３】
【００３３】
【数４】 これは、ＲｓＣに比例することがわかる。つまり、略一
定の値となることがわかる。
定の値となることがわかる。
【００３４】上述したように、ＩＣの製造時に抵抗と容
量素子との積がある範囲になるように、選択する抵抗を
トリミング抵抗Ｒｓとして基準とする。このトリミング
抵抗Ｒｓは、容量素子のばらつき分も含んで補正するこ
とができるものである。一方、フィルタ回路を構成して
いる他の抵抗は、パターンによって設定されている。し
たがって、精度の高いトリミング抵抗Ｒｓとフィルタ回
路１１に用いられている抵抗とのズレを検出して、フィ
ルタ回路１１の制御電圧Ｖｃをこのズレ分だけ補正する
ようにしている。これにより、自動的に素子のばらつき
分を補正することができる。
量素子との積がある範囲になるように、選択する抵抗を
トリミング抵抗Ｒｓとして基準とする。このトリミング
抵抗Ｒｓは、容量素子のばらつき分も含んで補正するこ
とができるものである。一方、フィルタ回路を構成して
いる他の抵抗は、パターンによって設定されている。し
たがって、精度の高いトリミング抵抗Ｒｓとフィルタ回
路１１に用いられている抵抗とのズレを検出して、フィ
ルタ回路１１の制御電圧Ｖｃをこのズレ分だけ補正する
ようにしている。これにより、自動的に素子のばらつき
分を補正することができる。
【００３５】ここで、仮に、トリミング精度が高いもの
であれば、補正回路１５だけで補正が可能であるが、実
際には±７％程度が現実的であるため、フィルタ精度を
上げるには補正ループが必要になる。しかしながら、こ
れを位相ロックループ回路により構成した場合でも、従
来のような周波数弁別器は不要である。
であれば、補正回路１５だけで補正が可能であるが、実
際には±７％程度が現実的であるため、フィルタ精度を
上げるには補正ループが必要になる。しかしながら、こ
れを位相ロックループ回路により構成した場合でも、従
来のような周波数弁別器は不要である。
【００３６】図３は、同実施の形態に於けるＶＣＯの可
変範囲を示した図である。図３に示されるように、中心
周波数ｆs から±１０％以内にばらつきの範囲を収める
ことが可能となる。また、可変範囲が狭くても（±１０
％）良いために、制御感度を低く設定でき、ノイズに対
しても有利になり、ＰＬＬの設計が容易になる。
変範囲を示した図である。図３に示されるように、中心
周波数ｆs から±１０％以内にばらつきの範囲を収める
ことが可能となる。また、可変範囲が狭くても（±１０
％）良いために、制御感度を低く設定でき、ノイズに対
しても有利になり、ＰＬＬの設計が容易になる。
【００３７】このように、高精度の抵抗（ＩＣ内蔵では
トリミング抵抗等）と、電圧電流変換ゲインを決める抵
抗との差分を検出し、これを補うように従来のギルバー
トセル部の電流比を補正する回路を付加することで、フ
ィルタ回路のゲインのばらつきを防止することができ
る。これにより、トリミングが抵抗と容量の積を一定に
するようにして、自動的にフィルタの補正をすることが
できる。
トリミング抵抗等）と、電圧電流変換ゲインを決める抵
抗との差分を検出し、これを補うように従来のギルバー
トセル部の電流比を補正する回路を付加することで、フ
ィルタ回路のゲインのばらつきを防止することができ
る。これにより、トリミングが抵抗と容量の積を一定に
するようにして、自動的にフィルタの補正をすることが
できる。
【００３８】また、トリミングの精度が多少悪い場合で
も、フィルタ回路のゲインの絶対値ばらつきは大幅に小
さくなり、補正に要する可変範囲は狭くて良いために、
設計が容易になる。更に、この発明をＰＬＬの発振器に
応用しても周波数制限器等が必要なくなる。
も、フィルタ回路のゲインの絶対値ばらつきは大幅に小
さくなり、補正に要する可変範囲は狭くて良いために、
設計が容易になる。更に、この発明をＰＬＬの発振器に
応用しても周波数制限器等が必要なくなる。
【００３９】
【発明の効果】以上のようにこの発明によれば、時定数
回路をＩＣ内に内蔵させて、抵抗及び容量素子のばらつ
きに影響されずにフィルタ回路の自動補正を行うことが
でき、周波数弁別器を必要としないフィルタ回路の時定
数自動補正回路を提供することができる。
回路をＩＣ内に内蔵させて、抵抗及び容量素子のばらつ
きに影響されずにフィルタ回路の自動補正を行うことが
でき、周波数弁別器を必要としないフィルタ回路の時定
数自動補正回路を提供することができる。
【図１】この発明の第１の実施の形態を説明するもの
で、アナログデジタル変換回路の概略構成を示した図で
ある。
で、アナログデジタル変換回路の概略構成を示した図で
ある。
【図２】この発明の一実施の形態を示すもので、アクテ
ィブフィルタに内蔵される時定数自動補正回路の構成を
示すブロック図である。
ィブフィルタに内蔵される時定数自動補正回路の構成を
示すブロック図である。
【図３】この発明の一実施の形態に於けるＶＣＯの可変
範囲を示した図である。
範囲を示した図である。
【図４】従来のアクティブフィルタの補正回路の構成を
示したブロック図である。
示したブロック図である。
【図５】図４の従来例に於けるＶＣＯの可変範囲を示し
た図である。
た図である。
１１ フィルタ回路、 １２ バンドパスフィルタ（ＢＰＦ）、 １３ リミッタアンプ、 １４ ＡＰＣ検波回路（位相検波回路）、 １５ 補正回路、 ２１、２２ 入力端子、 ２５ 比較器、 Ｃ コンデンサ、 Ｉ１ 電流源、 Ｑ１〜Ｑ１４ トランジスタ、 Ｒ１ａ、Ｒ１ｂ、Ｒ２〜Ｒ６ 抵抗、 Ｒｓ トリミング抵抗。
Claims (4)
- 【請求項１】 外部制御信号に応じて時定数を補正可能
なフィルタ回路の自動補正を行うもので、上記フィルタ
回路と同形式の時定数可変のバンドパスフィルタと、 このバンドパスフィルタの出力をその入力に正帰還して
発振させる帰還増幅手段と、 上記バンドパスフィルタの発振出力を入力し基準周波数
信号と比較してその位相差に対応した制御信号を生成す
る位相検出手段と、 この位相検出手段で得られた制御信号を、所定の基準値
と比較して該比較結果に応じて上記バンドパスフィルタ
の時定数を補正する補正回路とを具備し、 この補正回路で補正された制御信号で上記バンドパスフ
ィルタの時定数を制御すると共に上記位相検出手段から
出力される制御信号を用いて上記フィルタ回路の時定数
を補正するようにしたことを特徴とするフィルタ回路の
時定数自動補正回路。 - 【請求項２】 上記補正回路は、上記所定の基準値をト
リミング抵抗により設定することを特徴とする請求項１
に記載のフィルタ回路の時定数自動補正回路。 - 【請求項３】 上記補正回路の基準となる抵抗をトリミ
ング抵抗により設定するようにしたことを特徴とする請
求項２に記載のフィルタ回路の時定数自動補正回路。 - 【請求項４】 上記第１のフィルタ回路と同形式の第２
のフィルタ回路と、この第２のフィルタ回路の時定数、
若しくはこれを用いて発振器を構成したときの発振周波
数とある基準周波数との差を検出する検出器とを更に具
備し、この検出器の検出信号と上記補正回路の補正信号
とを加えて、上記第２のフィルタ回路の外部制御信号に
帰還すると共に、上記第１のフィルタ回路の外部制御信
号にも印加する構成として、このフィルタの時定数を調
整するようにしたことを特徴とする請求項１に記載のフ
ィルタ回路の時定数自動補正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28367797A JP3720963B2 (ja) | 1997-10-16 | 1997-10-16 | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 |
| US09/173,178 US6107870A (en) | 1997-10-16 | 1998-10-15 | Automatic compensation circuit for automatically compensating time constant of filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28367797A JP3720963B2 (ja) | 1997-10-16 | 1997-10-16 | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122074A true JPH11122074A (ja) | 1999-04-30 |
| JP3720963B2 JP3720963B2 (ja) | 2005-11-30 |
Family
ID=17668648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28367797A Expired - Fee Related JP3720963B2 (ja) | 1997-10-16 | 1997-10-16 | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6107870A (ja) |
| JP (1) | JP3720963B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222874B2 (en) | 2007-06-26 | 2012-07-17 | Vishay-Siliconix | Current mode boost converter using slope compensation |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377315B1 (en) * | 1998-11-12 | 2002-04-23 | Broadcom Corporation | System and method for providing a low power receiver design |
| US6262624B1 (en) * | 2000-05-19 | 2001-07-17 | Advanced Micro Devices, Inc. | Phase delay based filter transconductance (Gm/C) compensation circuit |
| US6323692B1 (en) | 2000-05-19 | 2001-11-27 | Advanced Micro Devices, Inc. | Transconductance compensation circuit having a phase detector circuit with cycle slipping recovery operation and method |
| JP3449970B2 (ja) * | 2000-07-21 | 2003-09-22 | 松下電器産業株式会社 | 相互コンダクタンス−容量フィルタシステム |
| WO2002097985A1 (en) * | 2001-06-01 | 2002-12-05 | Koninklijke Philips Electronics N.V. | Analog filter with compensation of its time constant |
| JP2003258604A (ja) * | 2002-03-06 | 2003-09-12 | Mitsubishi Electric Corp | フィルタを搭載した半導体集積回路 |
| ITMI20031248A1 (it) * | 2003-06-20 | 2004-12-21 | St Microelectronics Srl | Filtro a tempo continuo |
| JPWO2006078009A1 (ja) * | 2005-01-24 | 2008-08-14 | 松下電器産業株式会社 | 受信装置及びこれを用いた電子機器 |
| TWI348262B (en) * | 2005-02-10 | 2011-09-01 | Bruno Ferrario | A circuit and method for adaptive frequency compensation for dc-to-dc converter |
| FR2941576B1 (fr) * | 2009-01-28 | 2016-07-15 | St Wireless Sa | Procede et systeme de calibration d'une constante de temps integree, et circuit integre pourvu d'un tel systeme |
| US8542053B2 (en) * | 2011-04-22 | 2013-09-24 | National Yunlin University Of Science And Technology | High-linearity testing stimulus signal generator |
| CN108134592A (zh) * | 2016-12-01 | 2018-06-08 | 弥亚微电子（上海）有限公司 | 一种有源滤波器的rc时间常数校准电路及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| JPH08191231A (ja) * | 1995-01-06 | 1996-07-23 | Sony Corp | フィルタ回路 |
-
1997
- 1997-10-16 JP JP28367797A patent/JP3720963B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-15 US US09/173,178 patent/US6107870A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222874B2 (en) | 2007-06-26 | 2012-07-17 | Vishay-Siliconix | Current mode boost converter using slope compensation |
| US9423812B2 (en) | 2007-06-26 | 2016-08-23 | Vishay-Siliconix | Current mode boost converter using slope compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3720963B2 (ja) | 2005-11-30 |
| US6107870A (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4978930A (en) | Low voltage VCO temperature compensation | |
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| JP3720963B2 (ja) | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 | |
| US4581593A (en) | Variable frequency oscillating circuit | |
| US6504436B2 (en) | Transconductance tuning circuit with independent frequency and amplitude control | |
| US3641461A (en) | Temperature compensated crystal oscillator | |
| US5708394A (en) | Bridge-stabilized oscillator circuit and method | |
| JPH0514119A (ja) | 積分回路 | |
| US6194958B1 (en) | Filter having minimized cut-off frequency variations | |
| JPH0435302A (ja) | 電圧制御発振器 | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JP2602727B2 (ja) | 圧電発振器 | |
| JP2002016442A (ja) | Ｆｍ信号発振回路及び変調レベル補正方法 | |
| JP3184322B2 (ja) | Ｐｌｌ復調回路 | |
| JPS6374205A (ja) | 周波数制御回路 | |
| JP2681303B2 (ja) | 圧電発振器 | |
| JPH0462485B2 (ja) | ||
| JPH039650B2 (ja) | ||
| JP3263662B2 (ja) | Ａｐｃ回路 | |
| JPS63316929A (ja) | Ｐｌｌ回路のフリ−ラン周波数調整回路 | |
| JPS6022523B2 (ja) | トランジスタ発振回路 | |
| JPH0969753A (ja) | 信号処理回路 | |
| JPS6374301A (ja) | 周波数制御回路 | |
| JPS6313368B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |