JPH0462485B2 - - Google Patents
Info
- Publication number
- JPH0462485B2 JPH0462485B2 JP60109561A JP10956185A JPH0462485B2 JP H0462485 B2 JPH0462485 B2 JP H0462485B2 JP 60109561 A JP60109561 A JP 60109561A JP 10956185 A JP10956185 A JP 10956185A JP H0462485 B2 JPH0462485 B2 JP H0462485B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- feedback
- base
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003071 parasitic effect Effects 0.000 claims description 40
- 230000010355 oscillation Effects 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 22
- 239000007787 solid Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえばFMステレオ復調用集積回
路における位相同期ループの電圧制御発振器に用
いられる発振回路に係り、特にセラミツク共振子
等の固体共振子を用いた１端子型発振回路におい
て共振子の寄生共振点での発振を防止するための
寄生発振防止回路に関する。
路における位相同期ループの電圧制御発振器に用
いられる発振回路に係り、特にセラミツク共振子
等の固体共振子を用いた１端子型発振回路におい
て共振子の寄生共振点での発振を防止するための
寄生発振防止回路に関する。
この種の従来の１端子型発振回路は、たとえば
日経エレクトロニクス1984年１月30日号P.141〜
P.163に説明されていると共にP.156の図９に示さ
れており、これを簡略的に示したものが第３図で
ある。ここで、３１および３２は差動増幅用の第
１、第２のトランジスタ、３３は定電流源用トラ
ンジスタ、３４，３５はカレントミラー負荷用ト
ランジスタ、３６は上記トランジスタ３１，３２
のベースにバイアスを与えるためのバイアス回
路、３７は第２のトランジスタ３２のコレクタと
接地端との間に接続されたセラミツク共振子、３
８は第２のトランジスタ３２のコレクタと第１の
トランジスタ３１のベースとの間に接続された正
帰還用の容量である。このように構成された発振
回路３０は、通常は共振子３７の基本共振周波数
（並列共振周波数であつてたとえば456kHz）で発
振するものである。この発振周波数を微調整する
ために共振子３７に並列に可変リアクタンス回路
４０が設けられている。この可変リアクタンス回
路４０は、トランジスタ４１〜５１、抵抗５２〜
５７、容量５８，５９からなる正負対称型リアク
タンス回路であつて、トランジスタ４５，４６か
らなる差動増幅器の動作時に負のリアクタンス
（誘導性）として動作し、トランジスタ４７，４
８からなる差動増幅器の動作時に正のリアクタン
ス（容量性）として動作する。この場合、制御入
力電源I1またはI2により正または負のリアクタン
スの動作が決まり、その電流の大きさによりリア
クタンスの値が制御され、この値に応じて共振子
３７の共振周波数が基本共振周波数を中心に可変
制御される。
日経エレクトロニクス1984年１月30日号P.141〜
P.163に説明されていると共にP.156の図９に示さ
れており、これを簡略的に示したものが第３図で
ある。ここで、３１および３２は差動増幅用の第
１、第２のトランジスタ、３３は定電流源用トラ
ンジスタ、３４，３５はカレントミラー負荷用ト
ランジスタ、３６は上記トランジスタ３１，３２
のベースにバイアスを与えるためのバイアス回
路、３７は第２のトランジスタ３２のコレクタと
接地端との間に接続されたセラミツク共振子、３
８は第２のトランジスタ３２のコレクタと第１の
トランジスタ３１のベースとの間に接続された正
帰還用の容量である。このように構成された発振
回路３０は、通常は共振子３７の基本共振周波数
（並列共振周波数であつてたとえば456kHz）で発
振するものである。この発振周波数を微調整する
ために共振子３７に並列に可変リアクタンス回路
４０が設けられている。この可変リアクタンス回
路４０は、トランジスタ４１〜５１、抵抗５２〜
５７、容量５８，５９からなる正負対称型リアク
タンス回路であつて、トランジスタ４５，４６か
らなる差動増幅器の動作時に負のリアクタンス
（誘導性）として動作し、トランジスタ４７，４
８からなる差動増幅器の動作時に正のリアクタン
ス（容量性）として動作する。この場合、制御入
力電源I1またはI2により正または負のリアクタン
スの動作が決まり、その電流の大きさによりリア
クタンスの値が制御され、この値に応じて共振子
３７の共振周波数が基本共振周波数を中心に可変
制御される。
ところで、前記共振子の共振特性は、通常は第
４図に示すように基本共振点の並列共振点
（456kHz）と多数の寄生共振点とのレベル差が約
20〜30dB以上ある。しかし、前記可変リアクタ
ンス回路４０の負のリアクタンス制御領域で共振
子３７のＱが低下すると共に4.5MHz付近の寄生
共振点のレベルが高くなり、この寄生共振点と基
本共振点とのレベル差が小さくなる。
４図に示すように基本共振点の並列共振点
（456kHz）と多数の寄生共振点とのレベル差が約
20〜30dB以上ある。しかし、前記可変リアクタ
ンス回路４０の負のリアクタンス制御領域で共振
子３７のＱが低下すると共に4.5MHz付近の寄生
共振点のレベルが高くなり、この寄生共振点と基
本共振点とのレベル差が小さくなる。
一方、前記発振回路の発振条件は、差動対トラ
ンジスタ３１，３２からなる増幅器の利得と帰還
回路の利得（ここでは帰還容量３８の値）によつ
て決まる。この場合、上記帰還容量３８による帰
還量は、前記寄生共振点の周波数（4.5MHz付近）
に対して基本共振点の周波数（456kHz）は約
20dB少ない。したがつて、前記したように負の
リアクタンス制御領域で4.5MHzの寄生共振点と
456kHzの基本共振点とのレベル差が20dB以内に
なると、上記寄生共振点で寄生共振点で寄生共振
が生じるおそれがあるという問題があつた。
ンジスタ３１，３２からなる増幅器の利得と帰還
回路の利得（ここでは帰還容量３８の値）によつ
て決まる。この場合、上記帰還容量３８による帰
還量は、前記寄生共振点の周波数（4.5MHz付近）
に対して基本共振点の周波数（456kHz）は約
20dB少ない。したがつて、前記したように負の
リアクタンス制御領域で4.5MHzの寄生共振点と
456kHzの基本共振点とのレベル差が20dB以内に
なると、上記寄生共振点で寄生共振点で寄生共振
が生じるおそれがあるという問題があつた。
なお、このような寄生共振を防止するために、
可変リアクタンス回路４０内の負のリアクタンス
回路を構成するトランジスタ４１，４２からなる
差動増幅器に位相補償用の容量５９を接続してい
るが、この容量５９は負のリアクタンス方向の変
化を抑えることになるので好ましくない。
可変リアクタンス回路４０内の負のリアクタンス
回路を構成するトランジスタ４１，４２からなる
差動増幅器に位相補償用の容量５９を接続してい
るが、この容量５９は負のリアクタンス方向の変
化を抑えることになるので好ましくない。
本発明は上記の事情に鑑みてなされたもので、
共振子の共振特性における基本共振点と寄生共振
点とのレベル差が小さくなつても寄生共振が生じ
難くなる１端子型発振回路を提供するものであ
る。
共振子の共振特性における基本共振点と寄生共振
点とのレベル差が小さくなつても寄生共振が生じ
難くなる１端子型発振回路を提供するものであ
る。
即ち、本発明は、エミツタが共通接続された差
動増幅器をなす第１、第２のトランジスタと、こ
の第２のトランジスタのコレクタと第１のトラン
ジスタのベースとの間に設けられた正帰還用容量
と、上記第２のトランジスタのコレクタの接地端
との間に接続された固体共振子とを有する１端子
型発振回路において、前記正帰還用容量に直列に
抵抗を挿入することによつて前記共振子の基本共
振周波数に対する帰還量と寄生共振周波数に対す
る帰還量との比が比較的大きくなるようにしたこ
とを特徴とするものである。
動増幅器をなす第１、第２のトランジスタと、こ
の第２のトランジスタのコレクタと第１のトラン
ジスタのベースとの間に設けられた正帰還用容量
と、上記第２のトランジスタのコレクタの接地端
との間に接続された固体共振子とを有する１端子
型発振回路において、前記正帰還用容量に直列に
抵抗を挿入することによつて前記共振子の基本共
振周波数に対する帰還量と寄生共振周波数に対す
る帰還量との比が比較的大きくなるようにしたこ
とを特徴とするものである。
これによつて、共振子の共振特性における基本
共振点と寄生共振点とのレベル差が小さくなつて
も寄生共振が生じ難くなる。
共振点と寄生共振点とのレベル差が小さくなつて
も寄生共振が生じ難くなる。
以下、図面を参照して本発明の一実施例を詳細
に説明する。第１図において、Q1およびQ2は差
動増幅器を形成する第１、第２のトランジスタで
あり、エミツタ相互が定電流源Ｉに接続されてお
り、各ベースはバイアス回路（図示せず）に接続
されている。１０は上記差動増幅器の負荷回路で
あり、前記第２のトランジスタQ2のコレクタと
第１のトランジスタQ1のベースとの間には帰還
回路１１として抵抗Ｒおよび正帰還用容量Ｃが直
列に接続されている。そして、上記第２のトラン
ジスタQ2のコレクタと接地端との間にセラミツ
ク共振子Ｘが接続され、この共振子Ｘに並列に正
負対称リアクタンス型の可変リアクタンス回路４
０が接続されている。
に説明する。第１図において、Q1およびQ2は差
動増幅器を形成する第１、第２のトランジスタで
あり、エミツタ相互が定電流源Ｉに接続されてお
り、各ベースはバイアス回路（図示せず）に接続
されている。１０は上記差動増幅器の負荷回路で
あり、前記第２のトランジスタQ2のコレクタと
第１のトランジスタQ1のベースとの間には帰還
回路１１として抵抗Ｒおよび正帰還用容量Ｃが直
列に接続されている。そして、上記第２のトラン
ジスタQ2のコレクタと接地端との間にセラミツ
ク共振子Ｘが接続され、この共振子Ｘに並列に正
負対称リアクタンス型の可変リアクタンス回路４
０が接続されている。
上記発振回路の共振子Ｘ以外の回路を集積回路
内に構成する場合、帰還容量Ｃは約5pF程度の値
として実現され、その一方の電極と集積回路基板
（サブストレート）との間には寄生容量C1が存在
する。上記帰還容量Ｃのインピーダンス（１／jωc） は前記基本共振周波数（456kHz）においては約
70kΩ、前述した4.5MHz付近の寄生共振周波数に
おいては約7.1kΩとなり、両者のインピーダンス
比はほぼ10：１（約20dB）である。そこで、前記
付加された抵抗Ｒの値をたとえば15kΩ程度に設
計しておくと、帰還回路の抵抗Ｒと容量Ｃとの直
列インピーダンス（Ｒ＋１／jωc）は、前記基本周 波数において約71.6kΩ、前記寄生共振周波数に
おいて約16.6kΩになる。即ち、帰還回路のイン
ピーダンスは、基本共振周波数においては抵抗の
追加により70kΩ→71.6kΩの如く極く僅か大きく
なるだけであるが、約4.5MHzの寄生共振周波数
においては抵抗Ｒの追加により7.1kΩ→16.6kΩ
の如く２倍強程度大きくなる。したがつて、抵抗
Ｒの追加により、基本共振周波数の帰還量は殆ん
ど変化しないが、前記寄生共振周波数の帰還量は
約6dB以上少なくなる（減衰する）ので、共振子
Ｘの共振特性における基本共振点と寄生共振点と
のレベル差が小さくなつた場合における寄生共振
のおそれに対するマージンが大きくなり、寄生共
振の防止が可能になる。また、前記帰還容量Ｃの
一方の電極側の寄生容量C1が発振動作用のトラ
ンジスタQ1のベースと接地端（基板電位）との
間に存在するので、前記寄生共振周波数の帰還信
号が上記寄生容量C1によりバイパスされてさら
に減衰するようになり、寄生共振防止の点で一層
効果的である。なお、上記寄生容量C1とは別に
寄生共振周波数バイパス用の容量を設けてもよ
い。
内に構成する場合、帰還容量Ｃは約5pF程度の値
として実現され、その一方の電極と集積回路基板
（サブストレート）との間には寄生容量C1が存在
する。上記帰還容量Ｃのインピーダンス（１／jωc） は前記基本共振周波数（456kHz）においては約
70kΩ、前述した4.5MHz付近の寄生共振周波数に
おいては約7.1kΩとなり、両者のインピーダンス
比はほぼ10：１（約20dB）である。そこで、前記
付加された抵抗Ｒの値をたとえば15kΩ程度に設
計しておくと、帰還回路の抵抗Ｒと容量Ｃとの直
列インピーダンス（Ｒ＋１／jωc）は、前記基本周 波数において約71.6kΩ、前記寄生共振周波数に
おいて約16.6kΩになる。即ち、帰還回路のイン
ピーダンスは、基本共振周波数においては抵抗の
追加により70kΩ→71.6kΩの如く極く僅か大きく
なるだけであるが、約4.5MHzの寄生共振周波数
においては抵抗Ｒの追加により7.1kΩ→16.6kΩ
の如く２倍強程度大きくなる。したがつて、抵抗
Ｒの追加により、基本共振周波数の帰還量は殆ん
ど変化しないが、前記寄生共振周波数の帰還量は
約6dB以上少なくなる（減衰する）ので、共振子
Ｘの共振特性における基本共振点と寄生共振点と
のレベル差が小さくなつた場合における寄生共振
のおそれに対するマージンが大きくなり、寄生共
振の防止が可能になる。また、前記帰還容量Ｃの
一方の電極側の寄生容量C1が発振動作用のトラ
ンジスタQ1のベースと接地端（基板電位）との
間に存在するので、前記寄生共振周波数の帰還信
号が上記寄生容量C1によりバイパスされてさら
に減衰するようになり、寄生共振防止の点で一層
効果的である。なお、上記寄生容量C1とは別に
寄生共振周波数バイパス用の容量を設けてもよ
い。
上記したような寄生共振の防止対策を施すこと
によつて、従来例で説明したような可変リアクタ
ンス回路４０における寄生共振防止用の位相補償
容量（第３図５９）を省略しても支障なく、これ
により上記容量５９が可変リアクタンス回路４０
における負のリアクタンス方向の変化を抑えると
いう問題もなくなる。
によつて、従来例で説明したような可変リアクタ
ンス回路４０における寄生共振防止用の位相補償
容量（第３図５９）を省略しても支障なく、これ
により上記容量５９が可変リアクタンス回路４０
における負のリアクタンス方向の変化を抑えると
いう問題もなくなる。
次に、本発明の一具体例として、本願出願人の
先頭に係る特願昭59−172737号により提案された
１端子型発振回路に本発明を適用した場合につい
て第２図を参照して説明する。
先頭に係る特願昭59−172737号により提案された
１端子型発振回路に本発明を適用した場合につい
て第２図を参照して説明する。
第２図において、１は集積回路であつてその端
子群のうちの１個の端子２と接地端との間に共振
子、たとえばセラミツク共振子Ｘが接続されてい
る。上記集積回路１内には、発振回路３、バイア
ス回路４、正負対称リアクタンス型の可変リアク
タンス回路４０が設けられている。上記発振回路
３において、Q1およびQ2はエミツタ相互が接続
された差動増幅用のNPN形の第１、第２のトラ
ンジスタ、Ｉは上記差動対トランジスタQ1，Q2
のエミツタ接続点と接地端との間に接続された定
電流源である。PNP形の第３、第４のトランジ
スタQ3，Q4は、ベース相互が接続され、各エミ
ツタが抵抗R1，R2を介してVcc電源に接続され、
コレクタが前記差動対トランジスタQ1，Q2の各
コレクタに接続されており、第３のトランジスタ
Q3のベース・コレクタ相互が接続されている。
即ち、上記第３、第４のトランジスタQ3，Q4、
抵抗R1，R2は前記差動対トランジスタQ1，Q2の
カレントミラー型負荷回路を形成している。１１
は、抵抗Ｒおよび正帰還用容量Ｃが直列接続され
てなり、上記差動対トランジスタQ1，Q2のうち
の一方のトランジスタQ1のコレクタと他方のト
ランジスタQ2のベースとの間に接続された帰還
回路、C1は上記容量Ｃの寄生容量である。５は
上記トランジスタQ1のコレクタからベースに対
して直流的な負帰還をかけるための直流負帰還回
路であり、コレクタがVce電源に接続されたNPN
形の第５のトランジスタQ5のベースが前記トラ
ンジスタQ2のコレクタに接続され、この第５の
トランジスタQ5のエミツタに抵抗R3を介して
PNP形の第６のトランジスタQ6のエミツタが接
続され、この第６のトランジスタQ6のコレクタ
が抵抗R4を介して接地され、この第６のトラン
ジスタQ6のベースが前記トランジスタQ2のベー
スに接地されると共にバイパス用の容量C2を介
して接地されており、上記第６のトランジスタ
Q6のコレクタから発振出力が取り出される。
子群のうちの１個の端子２と接地端との間に共振
子、たとえばセラミツク共振子Ｘが接続されてい
る。上記集積回路１内には、発振回路３、バイア
ス回路４、正負対称リアクタンス型の可変リアク
タンス回路４０が設けられている。上記発振回路
３において、Q1およびQ2はエミツタ相互が接続
された差動増幅用のNPN形の第１、第２のトラ
ンジスタ、Ｉは上記差動対トランジスタQ1，Q2
のエミツタ接続点と接地端との間に接続された定
電流源である。PNP形の第３、第４のトランジ
スタQ3，Q4は、ベース相互が接続され、各エミ
ツタが抵抗R1，R2を介してVcc電源に接続され、
コレクタが前記差動対トランジスタQ1，Q2の各
コレクタに接続されており、第３のトランジスタ
Q3のベース・コレクタ相互が接続されている。
即ち、上記第３、第４のトランジスタQ3，Q4、
抵抗R1，R2は前記差動対トランジスタQ1，Q2の
カレントミラー型負荷回路を形成している。１１
は、抵抗Ｒおよび正帰還用容量Ｃが直列接続され
てなり、上記差動対トランジスタQ1，Q2のうち
の一方のトランジスタQ1のコレクタと他方のト
ランジスタQ2のベースとの間に接続された帰還
回路、C1は上記容量Ｃの寄生容量である。５は
上記トランジスタQ1のコレクタからベースに対
して直流的な負帰還をかけるための直流負帰還回
路であり、コレクタがVce電源に接続されたNPN
形の第５のトランジスタQ5のベースが前記トラ
ンジスタQ2のコレクタに接続され、この第５の
トランジスタQ5のエミツタに抵抗R3を介して
PNP形の第６のトランジスタQ6のエミツタが接
続され、この第６のトランジスタQ6のコレクタ
が抵抗R4を介して接地され、この第６のトラン
ジスタQ6のベースが前記トランジスタQ2のベー
スに接地されると共にバイパス用の容量C2を介
して接地されており、上記第６のトランジスタ
Q6のコレクタから発振出力が取り出される。
また、前記トランジスタQ2のコレクタは、前
記共振子接続用の端子２に接続されると共に可変
リアクタンス回路４０に接続されている。
記共振子接続用の端子２に接続されると共に可変
リアクタンス回路４０に接続されている。
一方、バイアス回路４は、Vcc電源と接地端と
の間に２個のダイオードD1，D2、抵抗R5および
PNP形の第７のトランジスタQ7のエミツタ・コ
レクタ間が接続されてなり、この第７のトランジ
スタQ7のベースが前記発振回路３のトランジス
タQ1のベースに接続されている。
の間に２個のダイオードD1，D2、抵抗R5および
PNP形の第７のトランジスタQ7のエミツタ・コ
レクタ間が接続されてなり、この第７のトランジ
スタQ7のベースが前記発振回路３のトランジス
タQ1のベースに接続されている。
次に、上記構成における動作を説明する。発振
回路３において、トランジスタQ1，Q2，Q3，
Q4、抵抗R1，R2、定電流源Ｉは差動増幅器を形
成しており、トランジスタQ1のベースが入力端
子、トランジスタQ2のコレクタが出力端子、ト
ランジスタQ2のベースが負帰還端子になつてい
る。上記トランジスタQ1のベースには、高イン
ピーダンスであるバイアス回路４のトランジスタ
Q7のベース端子から直流バイアスが与えられて
いるので、帰還回路１１による共振子Ｘの基本共
振周波数に対する正帰還量が多くなり、発振し易
くなつている。この場合、前述したような帰還回
路１１の作用により寄生発振は防止される。前記
トランジスタQ2のコレクタ端子からベース端子
への負帰還は、負帰還回路５のエミツタフオロワ
（トランジスタQ5および抵抗R3）を通して行なわ
れている。これによつて、トランジスタQ2のコ
レクタ端子の出力インピーダンスが高く保たれて
おり、ここに接続されているセラミツク共振子Ｘ
のＱが上記負帰還回路５によつて低下しないよう
になつている。また、発振出力はトランジスタ
Q5、抵抗R3、トランジスタQ6、抵抗R4の経路に
加わり、トランジスタQ6のコレクタから取り出
される。そして、上記トランジスタQ6のベース
と前記トランジスタQ2のベースとの間にはバイ
パス用容量C2が設けられているので、交流分
（発振周波数成分）が殆んどバイパスされて直流
成分のみが負帰還されることになる。この場合、
負帰還回路５において交流利得を得るには負帰還
点のインピーダンス（トランジスタQ6のベース
側を見たインピーダンス）とこの点におけるバイ
パス容量の値を一定以上にしなければならない
が、上記インピーダンスが高いのでバイパス用容
量C2の値として集積回路内部で容易に形成でき
る程度に小さく設定することが可能である。
回路３において、トランジスタQ1，Q2，Q3，
Q4、抵抗R1，R2、定電流源Ｉは差動増幅器を形
成しており、トランジスタQ1のベースが入力端
子、トランジスタQ2のコレクタが出力端子、ト
ランジスタQ2のベースが負帰還端子になつてい
る。上記トランジスタQ1のベースには、高イン
ピーダンスであるバイアス回路４のトランジスタ
Q7のベース端子から直流バイアスが与えられて
いるので、帰還回路１１による共振子Ｘの基本共
振周波数に対する正帰還量が多くなり、発振し易
くなつている。この場合、前述したような帰還回
路１１の作用により寄生発振は防止される。前記
トランジスタQ2のコレクタ端子からベース端子
への負帰還は、負帰還回路５のエミツタフオロワ
（トランジスタQ5および抵抗R3）を通して行なわ
れている。これによつて、トランジスタQ2のコ
レクタ端子の出力インピーダンスが高く保たれて
おり、ここに接続されているセラミツク共振子Ｘ
のＱが上記負帰還回路５によつて低下しないよう
になつている。また、発振出力はトランジスタ
Q5、抵抗R3、トランジスタQ6、抵抗R4の経路に
加わり、トランジスタQ6のコレクタから取り出
される。そして、上記トランジスタQ6のベース
と前記トランジスタQ2のベースとの間にはバイ
パス用容量C2が設けられているので、交流分
（発振周波数成分）が殆んどバイパスされて直流
成分のみが負帰還されることになる。この場合、
負帰還回路５において交流利得を得るには負帰還
点のインピーダンス（トランジスタQ6のベース
側を見たインピーダンス）とこの点におけるバイ
パス容量の値を一定以上にしなければならない
が、上記インピーダンスが高いのでバイパス用容
量C2の値として集積回路内部で容易に形成でき
る程度に小さく設定することが可能である。
そして、可変リアクタンス回路４０に流れる電
流が零の場合、差動対トランジスタQ1，Q2はバ
ランス状態で安定に動作し、それぞれのベースに
直流バイアスを供給しているトランジスタQ7，
Q6に流れる電流は等しくなる。この場合、上記
トランジスタQ7，Q6のベース・エミツタ間電圧
VBEQ7，VBEQ6は等しく、それぞれのエミツタに接
続されている抵抗R5，R3の電圧降下VR5，VR3は
等しく、さらにダイオードD2の順方向電圧降下
VFD2とトランジスタQ5のベース・エミツタ間電
圧VBEQ5とは等しいので、トランジスタQ2のコレ
クタ端子の出力直流電圧はVcc電位からダイオー
ドD1の順方向電圧降下VFD1分だけ低下した安定
な電位に固定されることになる。
流が零の場合、差動対トランジスタQ1，Q2はバ
ランス状態で安定に動作し、それぞれのベースに
直流バイアスを供給しているトランジスタQ7，
Q6に流れる電流は等しくなる。この場合、上記
トランジスタQ7，Q6のベース・エミツタ間電圧
VBEQ7，VBEQ6は等しく、それぞれのエミツタに接
続されている抵抗R5，R3の電圧降下VR5，VR3は
等しく、さらにダイオードD2の順方向電圧降下
VFD2とトランジスタQ5のベース・エミツタ間電
圧VBEQ5とは等しいので、トランジスタQ2のコレ
クタ端子の出力直流電圧はVcc電位からダイオー
ドD1の順方向電圧降下VFD1分だけ低下した安定
な電位に固定されることになる。
なお、可変リアクタンス回路４０にオフセツト
電流がある場合、たとえばオフセツト電流が可変
リアクタンス回路４０に流れ込む場合を考える
と、オフセツト電流によりトランジスタQ2のコ
レクタ端子の出力直流電圧が下がり、これによつ
て負帰還回路５のトランジスタQ5、抵抗R3、ト
ランジスタQ6の電流が低下する。したがつて、
上記トランジスタQ6のベース電流が少なくなり、
トランジスタQ2の電流も減少する。それに伴な
い、トランジスタQ1の電流が増加し、カレント
ミラー負荷回路のトランジスタQ3，Q4の電流が
増加する。その結果、差動対トランジスタQ1，
Q2の各電流IQ1，IQ2の差が前記オフセツト電流に
等しい状態で安定になる。換言すれば、オフセツ
ト電流が定電流源Ｉの電流より大きくならない限
り、差動対トランジスタQ1，Q2はアクテイブに
動作し、安定な発振を持続することができる。
電流がある場合、たとえばオフセツト電流が可変
リアクタンス回路４０に流れ込む場合を考える
と、オフセツト電流によりトランジスタQ2のコ
レクタ端子の出力直流電圧が下がり、これによつ
て負帰還回路５のトランジスタQ5、抵抗R3、ト
ランジスタQ6の電流が低下する。したがつて、
上記トランジスタQ6のベース電流が少なくなり、
トランジスタQ2の電流も減少する。それに伴な
い、トランジスタQ1の電流が増加し、カレント
ミラー負荷回路のトランジスタQ3，Q4の電流が
増加する。その結果、差動対トランジスタQ1，
Q2の各電流IQ1，IQ2の差が前記オフセツト電流に
等しい状態で安定になる。換言すれば、オフセツ
ト電流が定電流源Ｉの電流より大きくならない限
り、差動対トランジスタQ1，Q2はアクテイブに
動作し、安定な発振を持続することができる。
なお、前記バイアス回路４においては、トラン
ジスタQ7のベース電流が第１のトランジスタQ1
のベース電流となるので、上記トランジスタQ7
の電流増幅率hFEQ7を第１のトランジスタQ1の電
流増幅率hFEQ1より充分小さな値に設定しておく
ことによつて、抵抗R5の電圧降下を小さくし、
第１のトランジスタQ1のベース電位を十分な大
きさに確保することができる。たとえばトランジ
スタQ7（PNP形）をラテラル形とすればそのhFEQ7
は30〜80、第１のトランジスタQ1（NPN形）の
hFEQ1は70〜350であり、上記hFEQ1によりバイアス
回路４の出力インピーダンスは十分に高くなる。
ジスタQ7のベース電流が第１のトランジスタQ1
のベース電流となるので、上記トランジスタQ7
の電流増幅率hFEQ7を第１のトランジスタQ1の電
流増幅率hFEQ1より充分小さな値に設定しておく
ことによつて、抵抗R5の電圧降下を小さくし、
第１のトランジスタQ1のベース電位を十分な大
きさに確保することができる。たとえばトランジ
スタQ7（PNP形）をラテラル形とすればそのhFEQ7
は30〜80、第１のトランジスタQ1（NPN形）の
hFEQ1は70〜350であり、上記hFEQ1によりバイアス
回路４の出力インピーダンスは十分に高くなる。
なお、前記バイアス回路４は、上記実施例に限
ることなく、要は高抵抗の素子を介して差動対ト
ランジスタの一方Q1のベースに直流バイアス電
圧を与え得るものであればよく、したがつて高抵
抗によりVcc電圧を分圧してバイアス出力とする
分圧回路を用いてもよい。
ることなく、要は高抵抗の素子を介して差動対ト
ランジスタの一方Q1のベースに直流バイアス電
圧を与え得るものであればよく、したがつて高抵
抗によりVcc電圧を分圧してバイアス出力とする
分圧回路を用いてもよい。
上述したように本発明の１端子型発振回路によ
れば、発振増幅用の差動増幅器を形成するトラン
ジスタ対の一方のコレクタと他方のベースとの間
に接続する正帰還回路として、正帰還用容量に直
列に抵抗を挿入することをによつて、共振子の基
本共振周波数に対する帰還量と寄生共振周波数に
対する帰還量との比が比較的大きくなるようにし
たので、共振子の共振特性における基本共振点と
寄生共振点とのレベル差が小さくなつても寄生共
振が生じ難くなり、寄生共振を防止できる。
れば、発振増幅用の差動増幅器を形成するトラン
ジスタ対の一方のコレクタと他方のベースとの間
に接続する正帰還回路として、正帰還用容量に直
列に抵抗を挿入することをによつて、共振子の基
本共振周波数に対する帰還量と寄生共振周波数に
対する帰還量との比が比較的大きくなるようにし
たので、共振子の共振特性における基本共振点と
寄生共振点とのレベル差が小さくなつても寄生共
振が生じ難くなり、寄生共振を防止できる。
第１図は本発明の１端子型発振回路の一実施例
を示す回路図、第２図は第１図の一具体例を示す
回路図、第３図は従来の１端子型発振回路を示す
回路図、第４図は第３図中のセラミツク共振子の
共振特性の一例を示す特性図である。 Q1，Q2……トランジスタ、Ｉ……定電流源、
Ｘ……セラミツク共振子、Ｃ……正帰還用容量、
C1……寄生容量、Ｒ……抵抗、４……バイアス
回路、５……負帰還回路、１０……負荷回路、１
１……帰還回路、４０……可変リアクタンス回
路。
を示す回路図、第２図は第１図の一具体例を示す
回路図、第３図は従来の１端子型発振回路を示す
回路図、第４図は第３図中のセラミツク共振子の
共振特性の一例を示す特性図である。 Q1，Q2……トランジスタ、Ｉ……定電流源、
Ｘ……セラミツク共振子、Ｃ……正帰還用容量、
C1……寄生容量、Ｒ……抵抗、４……バイアス
回路、５……負帰還回路、１０……負荷回路、１
１……帰還回路、４０……可変リアクタンス回
路。
Claims (1)
- 【特許請求の範囲】 １ エミツタが共通接続されると共に定電流源に
接続されて差動増幅器を形成する第１、第２のト
ランジスタと、 上記差動増幅器の負荷回路と、 上記第１のトランジスタのベースに所定の直流
バイアス電圧を供給するバイアス回路と、 上記第２のトランジスタのコレクタと接地端と
の間に接続された固体共振子と、 上記第１のトランジスタのコレクタに接続され
た可変リアクタンス回路と、 上記第１のトランジスタのコレクタからベース
に直流負帰還をかけるために設けられ、負帰還点
が高インピーダンスを有する直流負帰還回路と、 上記第２のトランジスタのコレクタと第１のト
ランジスタのベースとの間に設けられ、抵抗およ
び正帰還用容量が直列に接続された正帰還回路と
を具備し、 上記正帰還回路による上記固体共振子の基本共
振周波数に対する帰還量と寄生共振周波数に対す
る帰還量との比が比較的大きくなるようにしたこ
とを特徴とする１端子型発振回路。 ２ 前記第１のトランジスタのベースと接地端と
の間に前記寄生共振周波数の帰還信号をバイバス
させるための容量を形成してなることを特徴とす
る前記特許請求の範囲第１項記載の１端子型発振
回路。 ３ 前記容量は、前記正帰還用容量の一方の電極
と集積回路基板との間に形成された寄生容量であ
ることを特徴とする前記特許請求の範囲第２項記
載の１端子型発振回路。 ４ 前記可変リアクタンス回路が正負対称型のも
のであることを特徴とする前記特許請求の範囲第
１項記載の１端子型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10956185A JPS61267403A (ja) | 1985-05-22 | 1985-05-22 | １端子型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10956185A JPS61267403A (ja) | 1985-05-22 | 1985-05-22 | １端子型発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61267403A JPS61267403A (ja) | 1986-11-27 |
| JPH0462485B2 true JPH0462485B2 (ja) | 1992-10-06 |
Family
ID=14513355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10956185A Granted JPS61267403A (ja) | 1985-05-22 | 1985-05-22 | １端子型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267403A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602313B2 (ja) * | 1989-01-30 | 1997-04-23 | 日本電気アイシーマイコンシステム株式会社 | 発振回路 |
| JP2602327B2 (ja) * | 1989-05-08 | 1997-04-23 | 日本電気アイシーマイコンシステム株式会社 | 発振回路 |
| JPH0398513U (ja) * | 1990-01-30 | 1991-10-14 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938730U (ja) * | 1982-09-06 | 1984-03-12 | 株式会社クボタ | コンバイン |
-
1985
- 1985-05-22 JP JP10956185A patent/JPS61267403A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938730U (ja) * | 1982-09-06 | 1984-03-12 | 株式会社クボタ | コンバイン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61267403A (ja) | 1986-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000104B1 (ko) | 크리스탈 발진기 회로 | |
| US4327319A (en) | Active power supply ripple filter | |
| US4581593A (en) | Variable frequency oscillating circuit | |
| KR19990063269A (ko) | 안정화 발진 회로 | |
| US4270102A (en) | Integrated circuit FM local oscillator with AFC control and temperature compensation | |
| JP3720963B2 (ja) | フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置 | |
| KR970004620B1 (ko) | 리액턴스 회로 | |
| EP0335493A2 (en) | Oscillator | |
| JP2002198733A (ja) | 発振回路 | |
| JPH0462485B2 (ja) | ||
| EP0080209B1 (en) | Transistor circuit including biasing circuit | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| US6218906B1 (en) | Amplifier circuit | |
| JP3001284B2 (ja) | 電圧制御発振システム | |
| US4500831A (en) | Current source | |
| JPS6218081B2 (ja) | ||
| JPH0519321B2 (ja) | ||
| EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
| JPH0611088B2 (ja) | １端子型発振回路 | |
| JP2602327B2 (ja) | 発振回路 | |
| JP2907853B2 (ja) | 電圧制御発振回路 | |
| JPS6138263Y2 (ja) | ||
| JPH061857B2 (ja) | 発振回路 | |
| JPH0243387B2 (ja) | ||
| JPS6213841B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |