KR19990063269A - 안정화 발진 회로 - Google Patents

안정화 발진 회로 Download PDF

Info

Publication number
KR19990063269A
KR19990063269A KR1019980056729A KR19980056729A KR19990063269A KR 19990063269 A KR19990063269 A KR 19990063269A KR 1019980056729 A KR1019980056729 A KR 1019980056729A KR 19980056729 A KR19980056729 A KR 19980056729A KR 19990063269 A KR19990063269 A KR 19990063269A
Authority
KR
South Korea
Prior art keywords
power supply
differential
circuit
oscillation circuit
node
Prior art date
Application number
KR1019980056729A
Other languages
English (en)
Other versions
KR100324002B1 (ko
Inventor
아키오 나이토
아츠시 오가와
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990063269A publication Critical patent/KR19990063269A/ko
Application granted granted Critical
Publication of KR100324002B1 publication Critical patent/KR100324002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1275—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency
    • H03B5/129—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency the parameter being a bias voltage or a power supply

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제할 수 있는 안정화 발진 회로를 제공한다.
차동 증폭형 발진 회로부(11)의 발진 신호를 차동 증폭형 버퍼 출력 회로부(12)에서 버퍼 증폭하여 출력하는 안정화 발진 회로에서, 차동 증폭형 발진 회로부의 전원 전압에 따라서 차동 증폭형 버퍼 출력 회로부의 정전류원(12)의 전류를 제어함으로써, 차동 증폭형 버퍼 출력 회로부의 차동 증폭쌍 트랜지스터의 콜렉터·접지간 용량을 제어하여, 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제하는 주파수 변동 억제 회로(13a)를 구비한다.

Description

안정화 발진 회로
본 발명은 반도체 집적 회로(IC)에 형성되는 발진 회로에 관한 것이며, 특히 전원 변동에 의존하는 발진 주파수 변동을 억제한 안정화 발진 회로에 관한 것으로, 예컨대, 전지 구동형 휴대 기기에 탑재되는 FM 라디오 수신 회로 등에 사용된다.
종래, 전지 구동형 휴대용의 테이프 레코더, CD 플레이어 등에 탑재되는 FM 라디오 수신기의 국부 발진 회로로서 IC에 형성되는 발진 회로는 예컨대, 도 5에 도시하는 것과 같은 차동 증폭형 발진 회로나, 콜피츠형 발진 회로 등의 단순한 발진 회로가 사용되고 있다.
도 5에 도시하는 차동 증폭형 발진 회로는 차동 증폭형 발진 회로부(51)의 발진 신호를 차동 증폭형 버퍼 출력 회로부(52)에서 버퍼 증폭하여 출력하도록 구성되어 있다.
상기 차동 증폭형 발진 회로부(51)에 있어서, (Q1, Q2)는 서로 베이스 콜렉터 상호가 접속되어 차동 증폭쌍을 이루는 NPN 트랜지스터, I1은 상기 차동 증폭쌍 트랜지스터(Q1, Q2)의 에미터 공통 노드와 접지 노드 사이에 접속된 제1 정전류원, 50은 전원 노드와 상기 NPN 트랜지스터(Q2)의 콜렉터 사이에 접속된 공진 회로(인덕터 성분을 L, 용량 성분을 C로 표시함)이고, 상기 NPN 트랜지스터(Q1)의 콜렉터는 전원 노드에 접속되어 있다.
또, 상기 공진 회로(50)는 통상은 IC 외부에 접속된 공진자이고, 상기 공진회로 이외의 회로는 IC 내부에 형성되어 있다.
상기 차동 증폭형 버퍼 출력 회로부(52)에 있어서, (Q3, Q4)는 차동 증폭쌍을 이루는 NPN 트랜지스터, I2는 상기 차동 증폭쌍 트랜지스터(Q3, Q4)의 에미터 공통 노드와 접지 노드 사이에 접속된 제2 정전류원, (R1, R2)는 각각 대응하여 상기 NPN 트랜지스터쌍(Q3, Q4)의 각 콜렉터에 각 일단이 접속되고, 각 타단이 일괄 접속되어 소정 노드에 접속된 저항 소자이다.
그리고, 상기 NPN 트랜지스터쌍(Q3, Q4)의 각 베이스는 각각 대응하여 상기 NPN 트랜지스터(Q2, Ql)의 각 베이스에 접속되어 있다.
또, Cs는 상기 발진 회로부(51)의 NPN 트랜지스터(Q2)의 콜렉터와 접지 노드 사이에 존재하는 기생 용량으로서, NPN 트랜지스터(Q2)의 콜렉터·접지간 용량, 제1 정전류원(I1)용의 NPN 트랜지스터의 콜렉터·접지간 용량, 상기 NPN 트랜지스터(Q4)의 베이스 콜렉터간 용량 Ccb4(미러 용량) 등의 합성 용량을 등가적으로 나타낸 것으로, 공진 회로(50)의 용량 성분 C에 대하여 교류적으로 병렬 접속되어 있다.
그러나, 상기한 것과 같은 차동 증폭형 발진 회로에서는, 상기 기생 용량 Cs 가 공진 회로(50)의 용량에 병렬 접속되는 회로 구성으로 이루어져 있다.
따라서, 전원 전압의 변동에 따라, 사용 트랜지스터의 콜렉터 전위가 저하하면, 상기 기생 용량 Cs가 증가하여 공진 회로(50)의 공진 특성이 변동하고, 결과적으로 발진 주파수 f가 낮아지는 방향으로 변화한다. 또한, 사용 트랜지스터의 콜렉터 전위가 상승하면, 상기 기생 용량 Cs가 저하하여 공진 회로(50)의 공진 특성이 변동하고, 결과적으로 발진 주파수 f가 높아지는 방향으로 변화한다.
즉. 전지의 소모라든가 발진 회로 탑재 기기에서 사용하는 모터의 회전에 수반하여 전원 전압에 중첩되는 리플 등에 의한 전원 전압의 변동에 의존하여 발진 주파수가 변동한다.
상기한 바와 같은 종래의 발진 회로는 전원 전압의 변동에 의존하여 발진 주파수가 변동한다고 하는 문제가 있었다.
본 발명은 상기의 문제점을 해결하기 위해 이루어진 것으로서, 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제할 수 있는 안정화 발진 회로를 제공하는 것을 목적으로 한다.
도 l은 본 발명의 제1 실시의 형태에 관련된 안정화 발진 회로를 나타내는 회로도.
도 2는 도 1의 안정화 발진 회로에서의 발진 주파수의 전원 전압 의존 특성을 나타내는 도면.
도 3은 도 1의 안정화 발진 회로의 제1 실시예를 나타내는 회로도 및 발진 주파수의 전원 전압 의존성의 보정 특성을 나타내는 도면.
도 4는 도 1의 안정화 발진 회로의 제2 실시예를 나타내는 회로도 및 발진 주파수의 전원 전압 의존 특성의 보정 특성을 나타내는 도면.
도 5는 종래의 발진 회로의 일 예를 나타내는 회로도.
도면의 주요부분에 대한 부호의 설명
10 : 공진 회로
11 : 차동 증폭형 발진 회로부
12 : 차동 증폭형 버퍼 출력 회로부
13a : 주파수 변동 억제 회로
(Q1, Q2), (Q3, Q4) : 차동 증폭쌍을 이루는 NPN 트랜지스터
I1 : 제1 정전류원
I2 : 제2 정전류원
(R1, R2) : 저항 소자
Q5, Q6 : NPN 트랜지스터
R3, R4 : 저항 소자
I3 : 제3 정전류원
Cs : 기생 용량
본 발명의 안정화 발진 회로는 차동 증폭형 발진 회로부와, 상기 차동 증폭형 발진 회로부의 발진 신호를 버퍼를 통해 출력하는 차동형 버퍼 회로부를 구비한 안정화 발진 회로에서, 상기 차동 증폭형 발진 회로부의 전원 공급 노드와 상기 차동형 버퍼 회로부의 정전류원의 일부를 저항 소자를 통해 직류적으로 결합시켜 이루어지는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.
도 1은 본 발명의 제1 실시 형태에 관련된 안정화 발진 회로를 도시하고 있다.
도 1에 도시하는 안정화 발진 회로는 차동 증폭형 발진 회로부(11)와, 상기차동 증폭형 발진 회로부의 발진 신호를 버퍼 증폭하여 출력하는 차동 증폭형 버퍼 출력 회로부(12)를 구비하고 있다.
상기 차동 증폭형 발진 회로부(11)는 서로의 베이스·콜렉터 상호가 접속되어 차동 증폭쌍을 이루는 NPN 트랜지스터(Q1, Q2)와, 상기 차동 증폭쌍 트랜지스터(Q1, Q2)의 에미터 공통 노드와 접지 노드 사이에 접속된 제1 정전류원(I1)과, 전원 노드와 상기 차동 증폭쌍 트랜지스터(Q1, Q2) 중의 한쪽의 NPN 트랜지스터(Q2)의 콜렉터 사이에 접속된 공진 회로(인덕터 성분을 L, 용량 성분을 C로 표시함)(10)를 구비하고 있다. 상기 차동 증폭쌍 트랜지스터(Q1, Q2)중의 다른쪽의 NPN 트랜지스터(Q1)의 콜렉터는 전원 노드에 접속되어 있다.
또한, 상기 공진 회로(10)는 통상은 IC 외부에 접속된 공진자이고, 상기 공진 회로(10) 이외의 회로는 IC 내부에 형성되어 있다.
상기 차동 증폭형 버퍼 출력 회로부(12)는 IC 내부에 형성되어 있고, 상기 차동 증폭형 발진 회로부(11)의 차동 증폭쌍 트랜지스터(Q2, Ql)의 각 베이스에 각각 대응하여 각 베이스가 접속된 차동 증폭쌍을 이루는 NPN 트랜지스터(Q3, Q4)와, 상기 차동 증폭쌍 트랜지스터(Q3, Q4)의 에미터 공통 노드와 접지 노드 사이에 접속된 전원 전압 의존성을 가지는 제2 정전류원(I2)과, 상기 차동 증폭쌍 트랜지스터(Q3, Q4)의 각 콜렉터에 각 일단이 접속되고, 각 타단이 일괄 접속되어 소정 노드에 접속된 저항 소자(R1, R2)를 구비하고 있다.
상기 전원 전압 의존성을 가지는 제2 정전류원(I2)의 구체적인 일 예는 도 3의 (a) 또는 도 4의 (a) 중에 도시하는 바와 같이 상기 차동 증폭쌍 트랜지스터(Q3, Q4)의 에미터 공통 노드와 접지 노드 사이에 직렬로 접속된 NPN 트랜지스터(Q5) 및 저항 소자(R3)와, 상기 NPN 트랜지스터(Q5)에 베이스·콜렉터가 접속되고, 콜렉터가 제3 정전류원(I3)에 접속된 NPN 트랜지스터(Q6)와, 상기 NPN 트랜지스터(Q6)의 에미터와 접지 노드 사이에 접속된 저항 소자(R4)를 구비한다.
또, Cs는 상기 발진 회로부(11)의 NPN 트랜지스터(Q2)의 콜렉터와 접지 노드 사이에 존재하는 기생 용량으로서, NPN 트랜지스터(Q2)의 콜렉터·접지간 용량, 제1의 정전류원용의 NPN 트랜지스터의 콜렉터·접지간 용량, 상기 NPN 트랜지스터(Q4)의 베이스·콜렉터간 용량 Ccb4(미러 용량) 등의 합성 용량을 등가적으로 나타내는 것으로, 공진 회로(10)의 용량 성분 C에 대하여 교류적으로 병렬 접속되어 있다.
또한, 본 발명의 안정화 발진 회로에서는, 상기 차동 증폭형 발진 회로부(11)의 전원 전압 Vcc의 변동에 따라서 상기 제2 정전류원(I2)의 전류를 제어함으로써, 상기 차동 증폭형 버퍼 출력 회로부(12)의 차동 증폭 트랜지스터(Q3, Q4) 중에 적어도 상기 공진 회로(10)에 베이스가 접속되어 있는 트랜지스터(Q4)의 콜렉터·접지간 용량 Ccb4(미러 용량)를 보정하도록 제어하는 주파수 변동 억제 회로(도 3의 (a) 중의 13a 또는 도 4의 (a) 중의 13b)가 설치되어 있다.
도 2는 도 1의 안정화 발진 회로에서의 기생 용량 Cs 및 발진 주파수 f의 전원 전압 의존 특성을 나타낸다.
이어서, 도 2를 참조하면서, 도 1의 안정화 발진 회로에서의 기생 용량 Cs 및 발진 주파수 f의 전원 전압 의존성의 보정 동작에 대하여 설명한다.
도 1의 안정화 발진 회로에서는, 사용 트랜지스터의 기생 용량 Cs가 공진 회로(10)에 병렬로 접속되는 회로 구성으로 되어 있기 때문에, 전원 전압 Vcc의 변동에 수반하여, NPN 트랜지스터(Q2, Q4)의 콜렉터 전위가 변동하면, 도 2 중에 점선으로 나타내는 종래예의 특성과 같이, 상기 기생 용량 Cs를 형성하는 Ccb2 등이 변동하여 공진 회로(10)의 공진 특성이 변동하려고 한다.
그러나, 동시에, 주파수 변동 억제 회로(13)는 전원 전압 Vc의 변동에 따라서 상기 제2 정전류원(I2)의 전류를 제어함으로써, 상기 차동 증폭형 버퍼 출력 회로부(12)의 차동 증폭쌍 트랜지스터(Q3, Q4) 중에 적어도 상기 공진 회로(10)에 베이스가 접속되어 있는 트랜지스터(Q4)의 콜렉터·접지간 용량 Ccb4(미러 용량)를 보정하도록 제어한다.
이 경우, 주파수 변동 억제 회로(13)는 전원 전압 Vcc가 높아지면 제2 정전류원(I2)의 전류를 증가시키고, 전원 전압 Vcc가 낮아지면 제2 정전류원(I2)의 전류를 감소시키도록 구성되어 있다.
즉, 전원 전압 Vcc의 저하에 수반하여 사용 트랜지스터의 콜렉터 전위가 저하하면, 도 2중에 점선으로 나타내는 종래예의 특성과 같이, 상기 기생 용량 Cs가 증가하고, 공진 회로(10)의 공진 특성이 변동하여 발진 주파수 f가 낮아지려고 하지만, 제2 정전류원(I2)의 전류를 감소시킴으로써 차동 증폭쌍 트랜지스터(Q3, Q4)의 이득이 낮아지고, 트랜지스터(Q4)의 콜렉터·접지간 용량 Ccb4(미러 용량)가 감소하도록 보정되므로, 상기 기생 용량 Cs의 증가량을 억제하고, 결과적으로 발진 주파수 f의 상승을 억제한다(도 2중 실선 참조).
또한, 전원 전압 Vcc의 상승에 따라 사용 트랜지스터의 콜렉터 전위가 상승하면, 도 2중에 점선으로 나타내는 종래예의 특성과 같이, 상기 기생 용량 Cs이 감소하고, 공진 회로(10)의 공진 특성이 변동하여 발진 주파수 f가 높아지려고 하지만, 제2 정전류원(I2)의 전류를 증가시킴으로써 차동 증폭쌍 트랜지스터(Q3, Q4)의 이득이 높아지고, 트랜지스터(Q4)의 콜렉터·접지간 용량 Ccb4(미러 용량)이 증가하도록 보정되므로, 상기 기생 용량 C5의 감소량을 억제하고, 결과적으로 발진 주파수 f의 저하를 억제한다(도 2 중 실선 참조).
따라서, 전원의 안정도가 나쁘거나 전지 전원의 소모와 발진 회로 탑재 기기에서 사용하는 모터의 회전에 수반하여 전원 전압에 리플 변동(예컨대, 50∼100 ㎐)이 중첩하는 등의 이유에 의해서 전원 전압이 크게 변동하는(예컨대, 3V에서 1.8V 정도까지 변동함) 시스템에 사용된 경우에도, 전지의 소모라든가, 발진 회로 탑재 기기에서 사용하는 모터의 회전에 따라 전원 전압에 중첩되는 리플 등에 의한 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제하여, 발진 주파수(예컨대, FM 파 수신 대역내)를 안정화하는 것이 가능하게 되어 있다.
또, 상기 주파수 변동 억제 회로(13)의 구체예로서는, 상기 차동 증폭형 발진 회로부(11)의 전원 공급 노드와 상기 차동 증폭형 버퍼 출력 회로부(12)의 제2 정전류원(I2)의 일부를 저항 소자(R5)를 통해 직류적으로 결합시키면 좋다.
도 3의 (a)는 도 1의 안정화 발진 회로의 제1 실시예로서, 도 3의 (b)에 도시하는 바와 같이 미러 용량 Ccb4의 전원 전압 의존성이 선형을 가지도록 구성된 선형 보정형의 주파수 변동 억제 회로(13a)를 구비한 안정화 발진 회로를 나타내고 있다.
도 3의 (b)는 도 3의 (a)의 안정화 발진 회로에서의 발진 주파수 f의 전원 전압 의존성의 보정 특성을 나타낸다.
도 3의 (a) 중의 주파수 변동 억제 회로(13a)는 상기 차동 증폭형 발진 회로부(11)의 전원 공급 노드와 상기 제2 정전류원(I2)의 저항 소자(R4)의 일단 사이에 접속된 전원 직류 결합용 저항 소자(R5)로 이루어지는 것을 특징으로 하는 것이다.
이러한 회로 구성에 의하면, 전원 전압 Vcc와 제2 정전류원(I2)의 전류·트랜지스터(Q4)의 미러 용량 Ccd4의 관계가 도 3의 (b)에 도시하는 바와 같이 거의 선형을 나타내고, 선형 특성의 경사를 도 2 중에 점선으로 나타내는 종래예의 Cs 특성의 선형 부분의 경사에 일치시키도록, R4, R5의 비율에 의해 설정할 수 있다. 결과적으로, 이 선형 특성에 의해, 종래예의 기생 용량 Cs·발진 주파수의 전원 전압 의존성을 부정하는 것이 가능하게 된다.
도 4의 (a)는 도 1의 안정화 발진 회로의 제2 실시예로서, 도 4의 (b)에 도시하는 바와 같이, 미러 용량 Ccb4의 전원 전압 의존성이 비선형을 가지도록 구성된 비선형 보정형의 주파수 변동 억제 회로(13b)를 구비한 안정화 발진 회로를 나타내고 있다.
도 4의 (b)는 도 4의 (a)의 안정화 발진 회로에서의 발진 주파수 f의 전원 전압 의존성의 보정 특성을 나타낸다.
도 4의 (a)중의 주파수 변동 억제 회로(13b)는 상기 차동 증폭형 발진 회로부(11)의 전원 공급 노드와 상기 제2 정전류원(I2)의 저항 소자(R4)의 일단 사이에 직렬로 접속된 전원 직류 결합용의 저항 소자(R5, R6)와, 상기 저항 소자(R5, R6)의 직렬 접속 노드와 접지 노드 사이에 직렬로 접속된 다이오드 접속의 NPN 트랜지스터(Q7) 및 저항 소자(R7)를 구비하는 것을 특징으로 하는 것이다.
이러한 회로 구성에 의하면, 전원 전압 Vcc가 어느 값 이하에서는 다이오드 접속의 NPN 트랜지스터(Q7)가 오프 상태이고, 전원 전압 Vcc가 어느 값을 넘으면 다이오드 접속의 NPN 트랜지스터(Q7)가 온 상태가 된다.
이로써, 전원 전압 Vcc와 제2 정전류원(I2)의 전류·트랜지스터(Q4)의 미러용량 ccd4의 관계가 다이오드 접속의 NPN 트랜지스터(Q7)의 전압 전류 특성에 의해 규제되어 도 4의 (b)에 도시하는 것과 같이 거의 비선형을 나타내고, 이 비선형 특성의 경사를 도 2 중에 점선으로 나타내는 종래예의 Cs 특성의 비선형 부분의 경사에 일치시키도록 R5, R6의 비율에 의해 설정할 수가 있다. 결과적으로, 이 선형 특성에 의해, 도 2중에 점선으로 나타내는 종래예의 기생 용량 Cs·발진 주파수의 전원 전압 의존성을 거의 완전히 부정하는 것이 가능하게 된다.
전술한 바와 같이, 본 발명의 안정화 발진 회로에 따르면, 전원의 안정도가 나쁘거나, 전지 전원의 소모라든가, 발진 회로 탑재 기기에서 사용하는 모터의 회전에 수반하여 전원 전압에 리플 변동이 중첩하는 등의 이유에 의해서 전원 전압이 크게 변동하는 시스템에 쓰인 경우에도, 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제할 수 있고, 발진 주파수를 안정화할 수 있다.

Claims (6)

  1. 차동 증폭형 발진 회로부와, 상기 차동 증폭형 발진 회로부의 발진 신호를 버퍼 증폭하여 출력하는 차동형 버퍼 회로부를 구비한 안정화 발진 회로에 있어서,
    상기 차동 증폭형 발진 회로부의 전원 전압에 따라서 상기 차동형 버퍼 회로부의 정전류원의 전류를 제어함으로써, 상기 차동형 버퍼 회로부의 차동 증폭쌍 트랜지스터의 콜렉터·접지간 용량을 제어하고, 전원 전압의 변동에 의존하는 발진 주파수의 변동을 억제하는 주파수 변동 억제 회로를 구비하는 것을 특징으로 하는 안정화 발진 회로.
  2. 제1항에 있어서, 상기 주파수 변동 억제 회로는 상기 차동 증폭형 발진 회로부의 전원 노드와 상기 차동형 버퍼 회로부의 정전류원의 일부를 저항 소자를 통해 직류적으로 결합시켜 이루어지는 것을 특징으로 하는 안정화 발진 회로.
  3. 제1항에 있어서, 상기 차동 증폭형 발진 회로부는 서로의 베이스·콜렉터가 상호 접속되고, 한쪽의 콜렉터는 전원 노드에 접속된 차동 증폭쌍을 이루는 제1, 제2 NPN 트랜지스터와, 상기 차동 증폭쌍 트랜지스터의 에미터 공통 노드와 접지 노드 사이에 접속된 제1 정전류원과, 전원 노드와 상기 차동 증폭쌍 트랜지스터의 한쪽의 NPN 트랜지스터(Q2)의 콜렉터 사이에 접속된 IC 외부의 공진 회로를 구비하고,
    상기 버퍼 회로부는 상기 차동 증폭형 발진 회로부의 차동 증폭쌍 트랜지스터의 각 베이스에 각각 대응하여 각 베이스가 접속된 차동 증폭쌍을 이루는 제3, 제4 NPN 트랜지스터와, 상기 차동 증폭쌍 트랜지스터의 에미터 공통 노드와 접지 노드 사이에 접속된 제2 정전류원과, 상기 차동 증폭쌍 트랜지스터의 콜렉터와 전원 노드 사이에 각각 대응하여 접속된 제1, 제2 저항 소자를 구비하며,
    상기 제2 정전류원은 상기 차동 증폭쌍을 이루는 제3, 제4 NPN 트랜지스터의 에미터 공통 노드와 접지 노드 사이에 직렬로 접속된 제5 NPN 트랜지스터 및 제3 저항 소자와,
    상기 제5 NPN 트랜지스터에 베이스·콜렉터가 접속되고, 콜렉터가 제3 정전류원에 접속된 제6 NPN 트랜지스터와, 상기 제6 NPN 트랜지스터의 에미터와 접지 노드 사이에 접속된 제4 저항 소자를 구비하는 것을 특징으로 하는 안정화 발진 회로.
  4. 제3항에 있어서, 상기 주파수 변동 억제 회로는 상기 전원 노드와 상기 제2 정전류원의 제4 저항 소자의 일단 사이에 접속된 전원 직류 결합용의 제5 저항 소자로 이루어지는 것을 특징으로 하는 안정화 발진 회로.
  5. 제3항에 있어서, 상기 주파수 변동 억제 회로는 상기 전원 노드와 상기 제2 정전류원의 제4 저항 소자의 일단 사이에 직렬로 접속된 전원 직류 결합용의 제5, 제6 저항 소자와, 상기 제5, 제6 저항 소자의 직렬 접속 노드와 접지 노드 사이에 직렬로 접속된 다이오드 접속의 제7 NPN 트랜지스터 및 제7 저항 소자를 구비하는 것을 특징으로 하는 안정화 발진 회로.
  6. 제1항 또는 제3항에 있어서, FM 수신기의 국부 발진 회로에 사용되는 것을 특징으로 하는 안정화 발진 회로.
KR1019980056729A 1997-12-24 1998-12-21 안정화발진회로 KR100324002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35543597A JP3860316B2 (ja) 1997-12-24 1997-12-24 安定化発振回路
JP97-355435 1997-12-24

Publications (2)

Publication Number Publication Date
KR19990063269A true KR19990063269A (ko) 1999-07-26
KR100324002B1 KR100324002B1 (ko) 2002-03-08

Family

ID=18443943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056729A KR100324002B1 (ko) 1997-12-24 1998-12-21 안정화발진회로

Country Status (4)

Country Link
US (1) US6066991A (ko)
JP (1) JP3860316B2 (ko)
KR (1) KR100324002B1 (ko)
TW (1) TW432797B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121640B2 (ja) * 1998-11-12 2008-07-23 富士通株式会社 局部発振回路およびその局部発振回路を含む受信回路
DE10033741B4 (de) * 2000-07-12 2012-01-26 Synergy Microwave Corp. Oszillatorschaltung
JP2002314334A (ja) * 2001-04-18 2002-10-25 Rf Chips Technology Inc 発振回路
US6853838B2 (en) * 2001-05-14 2005-02-08 National Semiconductor Corporation Biasing circuit for degenerated differential pair
US20090146751A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Clock, Frequency Reference, and Other Reference Signal Generator
JP2007531404A (ja) * 2004-03-22 2007-11-01 モビウス マイクロシステムズ，インク． モノリシックなクロック・ジェネレータおよびタイミング／周波数リファレンス
US7719371B2 (en) * 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US8203392B2 (en) * 2007-08-24 2012-06-19 Standard Microsystems Corporation Oscillator stabilized for temperature and power supply variations
US20090069630A1 (en) * 2007-08-30 2009-03-12 Olympus Medical Systems Corp. Capsule type medical device
US20090146748A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US20090146750A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US7978017B2 (en) * 2007-12-05 2011-07-12 Integrated Device Technology, Inc. Control voltage generator for a clock, frequency reference, and other reference signal generator
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor
US7884680B2 (en) * 2008-06-30 2011-02-08 Infineon Technologies Ag Dynamically adjustable Q-factors
US7907003B2 (en) * 2009-01-14 2011-03-15 Standard Microsystems Corporation Method for improving power-supply rejection
TW201044791A (en) 2009-04-24 2010-12-16 Integrated Device Tech Clock, frequency reference, and other reference signal generator with frequency stability over temperature variation
US8164159B1 (en) 2009-07-18 2012-04-24 Intergrated Device Technologies, inc. Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same
DE102009057119A1 (de) * 2009-12-08 2011-06-09 Titech Gmbh Vorrichtung und Verfahren zur Abtrennung von schweren, mit unerwünschten Zusammensetzungen anfallenden Brocken
JP5839936B2 (ja) 2011-01-11 2016-01-06 日本電波工業株式会社 水晶発振器
JP5975912B2 (ja) * 2013-03-18 2016-08-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
JP6288411B2 (ja) * 2013-09-20 2018-03-07 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
EP3576300A1 (en) * 2018-05-31 2019-12-04 Stichting IMEC Nederland An lc oscillator powering arrangement and a method of powering an lc oscillator
US11677430B2 (en) * 2020-11-18 2023-06-13 Swiftlink Technologies Inc. Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649929A (en) * 1970-11-30 1972-03-14 Motorola Inc Sinusoidal and square wave oscillator with automatic gain control
JPS60180333A (ja) * 1984-02-28 1985-09-14 Rohm Co Ltd 電圧制御発振器
US4825178A (en) * 1987-08-26 1989-04-25 International Business Machines Corporation Oscillator with noise rejection and square wave output
US4977381A (en) * 1989-06-05 1990-12-11 Motorola, Inc. Differential relaxation oscillator
JPH04339409A (ja) * 1991-05-16 1992-11-26 Nec Corp 電圧制御発振器
KR0159436B1 (ko) * 1995-03-03 1999-01-15 김광호 전압 제어 발진 회로
US5635878A (en) * 1995-10-20 1997-06-03 United Microelectronics Corporation Differential-type voltage-controlled oscillator with low-frequency stability compensation
US5874865A (en) * 1997-05-12 1999-02-23 Elantec Semiconductor, Inc. Constant amplitude vs. frequency oscillator

Also Published As

Publication number Publication date
JPH11186843A (ja) 1999-07-09
KR100324002B1 (ko) 2002-03-08
JP3860316B2 (ja) 2006-12-20
TW432797B (en) 2001-05-01
US6066991A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
KR100324002B1 (ko) 안정화발진회로
KR960016733B1 (ko) 발진 회로
KR970004620B1 (ko) 리액턴스 회로
US7362190B2 (en) Oscillator circuit with high pass filter and low pass filter in output stage
JP2000516430A (ja) 発振器の周波数ずれの補償
US6359521B1 (en) Oscillator with buffer circuit in which deterioration in C/N ratio is lightened
US6717483B2 (en) Low cost voltage controlled crystal oscillator (VCXO)
JPH08148944A (ja) 演算増幅器
JP2001060828A (ja) 温度補償発振器
JP3825304B2 (ja) 発振回路
EP0404080B1 (en) An arrangement for supplying an oscillator signal to an external circuit and a prescaler
JP3778596B2 (ja) 同調増幅回路
JPH0563559A (ja) 発振回路
JPH0462485B2 (ko)
JP2576193B2 (ja) 発振回路
JPH11177339A (ja) 発振回路
JPH08186443A (ja) 水晶発振器
JP4360389B2 (ja) 温度補償発振器
JPH09162641A (ja) 電圧制御発振器
JP4190874B2 (ja) 圧電発振回路
JPH04249409A (ja) 電圧制御発振器
JPH11298243A (ja) 電流調整回路と周波数生成回路
JPS6025146Y2 (ja) トランジスタ発振回路
JPH06338720A (ja) 発振回路
JPH10303643A (ja) 電圧制御発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee