JPH11177339A

JPH11177339A - 発振回路

Info

Publication number: JPH11177339A
Application number: JP34017797A
Authority: JP
Inventors: Hiroshi Shono; 寛庄野; Genichi Saeki; 元一佐伯; Tsutomu Yoshida; 力由田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-12-10
Filing date: 1997-12-10
Publication date: 1999-07-02

Abstract

(57)【要約】【課題】電源電圧に依存せず、安定した発振周波数で
動作可能な発振回路を実現する。【解決手段】トランジスタＱ１とＱ２により差動増幅
回路を構成し、インダクタンスコイルＬ₁と可変容量素
子Ｃ_Vにより共振回路１００を構成し、容量素子Ｃ₁，
Ｃ₂を介して差動増幅回路に接続し、可変容量素子Ｃ_V
を所定の電位に保持されているノードＮＤ₁と電源電圧
Ｖ_CCに応じた電位Ｖ₂に保持されているノードＮＤ₂と
の間に接続し、電源電圧Ｖ_CCに応じて共振回路の共振周
波数を制御し、さらに差動増幅回路を構成するトランジ
スタの寄生容量は、電源電圧Ｖ_CCに応じて変動する。可
変容量素子Ｃ_Vの電源電圧依存性と寄生容量の電源電圧
依存性が互いにキャンセルするように設定されるので、
発振回路の発振周波数の電源電圧依存性を解消でき、安
定した発振信号を生成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路（ＩＣ）
において高周波数の発振信号を発生する発振回路、特
に、電源電圧の変動に影響されず、安定した発振信号を
生成可能な発振回路に関するものである。

【０００２】

【従来の技術】テレビジョン受信機のチューナー用ＩＣ
において、高周波発振器を構成する場合に、希望周波数
はＩＣチップの外部に接続されている、いわゆる外付け
のインダクターおよびキャパシタで構成された共振回路
の共振周波数によって、決定される。

【０００３】図２は、ＩＣチップに形成されているＩＣ
内部回路２０および外部に接続されている共振回路１０
により構成された一般的な発振回路の回路図を示してい
る。図示のように、ＩＣ内部回路２０は、トランジスタ
Ｑ１，Ｑ２、抵抗素子Ｒ１，Ｒ２および電流源ＩＳ１に
より構成された差動増幅回路により構成されている。差
動増幅回路の一方の入力端子と当該入力端子に対する非
反転出力端子間に接続されている共振回路１０により、
発振回路が構成されている。

【０００４】ＩＣチップの外部に接続されている共振回
路１０の一例を図３に示している。図示のように、共振
回路１０はキャパシタＣ₁，Ｃ₂，Ｃ₃、抵抗素子Ｒ
６、インダクタンスコイルＬ₁および可変容量素子Ｃ_V
により構成されている。可変容量素子Ｃ_Vは、例えば、
バリキャップダイオードにより構成されている。キャパ
シタＣ₁は、ノードＮＤ₁と端子Ｔ₁との間に接続さ
れ、キャパシタＣ₂は、ノードＮＤ₁と端子Ｔ₂との間
に接続されている。ノードＮＤ₁とインダクタンスコイ
ルＬ₁との間に、キャパシタＣ₃が接続されている。直
列に接続されたキャパシタＣ₃とインダクタンスコイル
Ｌ₁は、可変容量素子Ｃ_Vと並列に接続されている。バ
リキャップのアノードが接地され、カソードはノードＮ
Ｄ_１に接続されている。さらに、ノードＮＤ_１は、抵
抗素子Ｒ６を介して制御信号Ｖ_tの入力端子に接続され
ている。

【０００５】制御信号Ｖ_tに応じてノードＮＤ₁の電圧
が設定される。ノードＮＤ₁の電圧により、可変容量素
子Ｃ_Vの容量値が決定されるので、共振回路１０の共振
周波数は設定される。図２に示すＩＣチップ内部回路２
０および共振回路１０で構成した発振回路は、共振回路
１０の共振周波数で定めた発振周波数で発振し、端子Ｔ
₁，Ｔ₂から発振信号が出力される。

【０００６】

【発明が解決しようとする課題】ところで、上述した従
来の発振回路においては、共振回路１０の共振周波数以
外に、ＩＣ内部回路２０を構成するトランジスタＱ１，
Ｑ２の寄生容量やベース入力容量も発振回路の発振周波
数に影響を与えるので、共振回路１０で設定された周波
数と異なる発振周波数を持つ発振信号が発生される、い
わゆる発振周波数のドリフトが生ずるという不利益があ
る。

【０００７】トランジスタの寄生容量およびベース入力
容量は、トランジスタのコレクタ・エミッタ間電圧Ｖ_CE
に依存するため、電圧Ｖ_CEの変動によりトランジスタの
寄生容量およびベース入力容量が変化する。

【０００８】また、従来ではＩＣチップの外部に接続さ
れている共振回路１０に、バリキャップ電圧を印加して
いるため、共振回路１０を構成する可変容量素子Ｃ_Vの
容量値は一定であった。このため、電源電圧Ｖ_CCの変動
により、トランジスタの寄生容量やベース入力容量の変
動が大きくみえてしまう。その結果、発振回路の発振周
波数は、電源電圧の依存性が生じ、電源電圧の変動が原
因に発振周波数が遷移する不利益がある。

【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、電源電圧に依存せず、安定した
発振周波数で動作可能な発振回路を提供することにあ
る。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の発振回路は、所定の電位に保持されている
第１のノードと接地電位間に接続されているインダクタ
ンス素子と、一方の電極が上記第１のノードに接続さ
れ、他方の電極が電源電圧に応じた電位に保持されてい
る第２のノードに接続され、上記第１と第２のノード間
の電位差に応じた容量を持つ可変容量素子と、ベースが
上記第１のノードにカップリングされている第１のトラ
ンジスタと、コレクタが上記第１のノードにカップリン
グされ、エミッタが上記第１のトランジスタのエミッタ
と共通に接続され、上記第１のトランジスタとともに差
動増幅回路を構成する第２のトランジスタとを有する。

【００１１】また、本発明では、好適には上記インダク
タンス素子は、例えば、インダクタンスコイルにより構
成され、上記可変容量素子は、アノードが上記第２のノ
ードに接続され、カソードが上記第１のノードに接続さ
れているバリキャップダイオードにより構成されてい
る。当該インダクタンス素子と可変容量素子により、所
定の周波数を持つ共振回路が構成されている。

【００１２】また、本発明では、上記第１および第２の
トランジスタのコレクタに、上記第１および第２のトラ
ンジスタのコレクタ・エミッタ間電圧に応じて容量が設
定される寄生容量を有し、当該コレクタ・エミッタ間電
圧が上記電源電圧に応じて設定される。

【００１３】さらに、本発明では、上記差動増幅回路
は、半導体チップ内に集積され、上記インダクタンス素
子と上記可変容量素子は、ＩＣチップの外部に設けられ
ている。

【００１４】本発明によれば、第１と第２のトランジス
タにより構成されている差動増幅回路の一方の入力端
子、例えば、第１のトランジスタのベースと、当該入力
端子に対して非反転出力端子となる出力端子、例えば、
第２のトランジスタのコレクタに、所定の共振周波数を
持つ共振回路が接続されている。当該共振回路は、例え
ばインダクタンス素子と可変容量素子により構成され、
当該可変容量素子は、例えば、アノードに電源電圧に応
じた電圧が印加され、カソードに所定の電圧が印加され
るバリキャップダイオードにより構成される。電源電圧
の変動に応じて、共振回路を構成する可変容量素子の容
量値が変動する。さらに、差動増幅回路を構成第１およ
び第２のトランジスタのコレクタ・エミッタ間電圧が電
源電圧に応じて変動し、当該コレクタ・エミッタ間電圧
に応じてトランジスタの寄生容量も変動する。

【００１５】可変容量素子と寄生容量の電源電圧依存性
を、互いにキャンセルする方向に働かせるように設定す
ることで、差動増幅回路と共振回路で構成された発振回
路の発振周波数は、電源電圧の変動による影響を低減で
きる。この結果、安定した発振周波数で動作可能な発振
回路を実現できる。

【００１６】

【発明の実施の形態】図１は本発明に係る発振回路の一
実施形態を示す回路図である。図示のように、本実施形
態の発振回路は、共振回路１００およびＩＣ内部回路２
０により構成されている。共振回路１００は、ＩＣチッ
プの外部に構成され、端子Ｔ₁とＴ₂を介して、ＩＣチ
ップ内に形成されているＩＣ内部回路２０に接続されて
いる。

【００１７】共振回路１００は、キャパシタＣ₁，
Ｃ₂，Ｃ₃、抵抗素子Ｒ６、インダクタンスコイル
Ｌ₁、可変容量素子Ｃ_Vおよび分圧用抵抗素子Ｒ_V1，Ｒ
_V2により構成されている。キャパシタＣ₁，Ｃ₂および
Ｃ₃は、直流成分をカットするための容量素子である。
可変容量素子Ｃ_Vは、例えば、バリキャップダイオード
により構成される。キャパシタＣ₁は、ノードＮＤ₁と
端子Ｔ₁との間に接続され、キャパシタＣ₂は、ノード
ＮＤ₁と端子Ｔ₂との間に接続されている。キャパシタ
Ｃ₃とインダクタンスコイルＬ₁はノードＮＤ₁と接地
電位ＧＮＤとの間に直列に接続されており、可変容量素
子Ｃ_VはノードＮＤ₁とノードＮＤ₂との間に接続され
ている。ノードＮＤ₁は、抵抗素子Ｒ６を介して制御信
号Ｖ_tの入力端子に接続されている。ノードＮＤ₂は、
分圧用抵抗素子Ｒ_V1とＲ_V2との接続点により構成されて
いる。なお、図示のように、抵抗素子Ｒ_V1とＲ_V2は、電
源電圧Ｖ_CCと接地電位ＧＮＤとの間に直列に接続されて
いる。

【００１８】共振回路１００において、ノードＮＤ₁の
電圧は、制御信号Ｖ_tに応じて設定され、ノードＮＤ₂
の電圧は、分圧用抵抗素子Ｒ_V1とＲ_V2の抵抗値および電
源電圧Ｖ_CCに応じて設定される。即ち、可変容量素子Ｃ
_Vを構成するバリキャップダイオードのアノードはノー
ドＮＤ₂に接続され、カソードはノードＮＤ₁に接続さ
れている。ノードＮＤ₁の電圧Ｖ₁が固定され、ノード
ＮＤ₂の電圧Ｖ₂が電源電圧Ｖ_CCの変動に応じて変動す
るので、バリキャップダイオード、即ち、可変容量素子
Ｃ_Vの容量値は電源電圧Ｖ_CCに依存する。

【００１９】ここで、インダクタンスコイルＬ₁と直列
に接続されているキャパシタＣ₃は容量値の小さなもの
で構成することで、共振回路１００の発振周波数にほと
んど影響を与えないものとする。即ち、共振回路１００
の共振周波数は、インダクタンスコイルＬ₁および可変
容量素子Ｃ_Vにより決定される。ただし、共振回路１０
０は、ＩＣ内部回路２０とともに発振回路を構成するの
で、ＩＣ内部回路２０の寄生容量に応じて、発振周波数
は共振回路１００の共振周波数と異なることがある。即
ち、本実施形態の発振回路の発振周波数は、コイルＬ₁
のインダクタンスと可変容量素子Ｃ_Vおよび上記寄生容
量の容量値に応じて決定される。

【００２０】ＩＣ内部回路２０は、トランジスタＱ１，
Ｑ２、抵抗素子Ｒ１，Ｒ２および電流源ＩＳ１により構
成された差動増幅回路により構成されている。トランジ
スタＱ１のベースは、抵抗素子Ｒ３を介して、ノードＮ
Ｄ₃に接続され、コレクタは抵抗素子Ｒ１を介して電源
電圧Ｖ_CCに接続されている。トランジスタＱ２のベース
は、抵抗素子Ｒ４を介して、ノードＮＤ₃に接続され、
コレクタは抵抗素子Ｒ２を介して電源電圧Ｖ_CCに接続さ
れている。さらに、トランジスタＱ１とＱ２のエミッタ
同士が接続され、その接続点に、電流源ＩＳ１が接続さ
れている。

【００２１】抵抗素子Ｒ５およびダイオードＤ１はトラ
ンジスタＱ１とＱ２のバイアス電圧を発生するバイアス
回路を構成している。図示のように、抵抗素子Ｒ５およ
びダイオードＤ１は、電源電圧Ｖ_CCと接地電位ＧＮＤと
の間に直列に接続されている。その接続点がノードＮＤ
₃を構成している。ダイオードＤ１のアノードがノード
ＮＤ₃に接続され、カソードが接地されている。このた
め、ノードＮＤ₃の電圧Ｖ₃は、ダイオードＤ１の順方
向電圧降下により決定される。

【００２２】ノードＮＤ₃の電圧Ｖ₃は、トランジスタ
Ｑ１とＱ２のベースバイアス電圧として、それぞれ抵抗
素子Ｒ３とＲ４を介して、トランジスタＱ１とＱ２のベ
ースに印加されている。

【００２３】トランジスタＱ１のコレクタは端子Ｔ₁に
接続され、トランジスタＱ２のベースは端子Ｔ₂に接続
されている。端子Ｔ₁およびＴ₂を介して、共振回路１
００が接続されている。このように、差動増幅回路の一
方の入力端子と当該入力端子に対する非反転出力端子間
に接続されている共振回路１００により、発振回路が構
成されている。即ち、差動増幅回路の出力端子を構成す
るコレクタから得られた出力信号の内、共振回路１００
によりほぼ決定される共振周波数成分を差動増幅回路の
入力側に正帰還させることによって、共振回路１００で
設定された周波数で発振動作を行う発振回路が構成され
る。同様に、トランジスタＱ１のベースを端子Ｔ₁に接
続し、トランジスタＱ２のコレクタを端子Ｔ₂に接続す
ることによっても、発振回路を構成できることはいうま
でもない。

【００２４】図示のように、トランジスタＱ１とＱ２の
ベースに、寄生容量であるベース入力容量Ｃ_p1およびＣ
_p2が存在し、トランジスタＱ２のコレクタに、寄生容量
Ｃ_p3が接続されている。なお、図示していないが、トラ
ンジスタＱ１のコレクタにも寄生容量が存在する。

【００２５】電源電圧Ｖ_CCが変動すると、トランジスタ
Ｑ１，Ｑ２のベース電位やコレクタ電位がそれに従って
変動する。電源電圧の変動によりトランジスタＱ１，Ｑ
２のコレクタ・エミッタ間電圧が変動し、これに応じて
コレクタの寄生容量も変動する。なお、図１に示すよう
に、ベース電位は、電源電圧Ｖ_CCから、抵抗素子Ｒ５と
ダイオードＤ１により設定されているため、コレクタ電
位の変動より小さい。このため、トランジスタの寄生容
量の変動は、おもにコレクタ・エミッタ間電圧の変動に
よるものである。

【００２６】以下、図１を参照しつつ、本実施形態の発
振回路の動作について説明する。共振回路１００のノー
ドＮＤ₁に、外部からの制御信号Ｖ_tが印加されてい
る。例えば、本実施形態の発振回路をテレビジョン受信
器の局部発振回路として使用する場合に、受信しようと
する放送局の搬送波周波数（以下、選局周波数という）
に応じて発振周波数を制御する必要がある。このため、
選局同調用電圧を上記制御信号Ｖ_tとして、ノードＮＤ
₁に印加することにより、バリキャップダイオードに印
加されたバイアス電圧が選局同調用電圧に応じて変化す
るので、共振回路１００の共振周波数も上記選局同調用
電圧により制御される。

【００２７】ＩＣ内部回路２０において、トランジスタ
Ｑ１のコレクタが端子Ｔ₁に接続され、さらに端子Ｔ₁
は直流カット用キャパシタＣ₁を介して、共振回路１０
０のノードＮＤ₁に接続されている。トランジスタＱ２
のベースが端子Ｔ₂に接続され、さらに端子Ｔ₂は直流
カット用キャパシタＣ₂を介して、共振回路１００のノ
ードＮＤ₁に接続されている。このため、差動増幅回路
の出力端子であるトランジスタＱ１のコレクタから出力
された信号の内、共振回路１００で設定された周波数成
分が差動増幅回路の入力端子であるトランジスタＱ２の
ベースに正帰還される。これによって、ＩＣ内部回路２
０と共振回路１００で構成された発振回路は、共振回路
１００の共振周波数で発振し、出力端子Ｔ₁およびＴ₂
から同周波数を持つ発振信号ＶＯＳＣ１，ＶＯＳＣ２が
得られる。

【００２８】さらに、共振回路１００において、可変容
量素子Ｃ_Vは、例えばバリキャップダイオードにより構
成された場合に、当該バリキャップダイオードは、逆バ
イアス状態に保持されている。即ち、通常動作時にノー
ドＮＤ₁の電位Ｖ₁は、ノードＮＤ₂の電位Ｖ₂より高
く設定されている。ノードＮＤ₂の電位は電源電圧Ｖ_CC
を抵抗素子Ｒ_V1，Ｒ_V2を分圧して得たため、電源電圧Ｖ
_CCの変化に応じて、ノードＮＤ₂の電位Ｖ₂も変動す
る。

【００２９】例えば、電源電圧Ｖ_CCが上昇すると、ノー
ドＮＤ₂の電位Ｖ₂も上昇し、これに応じて、バリキャ
ップダイオードに印加されるバイアス電圧が低下し、そ
の容量も低下する。逆に、電源電圧Ｖ_CCが低下すると、
ノードＮＤ₂の電位Ｖ₂も低下し、これに応じてバリキ
ャップダイオードに印加されるバイアス電圧が上昇し、
その容量も上昇する。

【００３０】一方、電源電圧Ｖ_CCが上昇すると、差動増
幅回路においてトランジスタＱ１およびＱ２のコレクタ
・エミッタ間電圧差が大きくなり、これに伴いトランジ
スタＱ１とＱ２の寄生容量も大きくなる。逆に電源電圧
Ｖ_CCが低下すると、トランジスタＱ１とＱ２のコレクタ
・エミッタ間電圧が小さくなり、これに伴いトランジス
タＱ１とＱ２の寄生容量も小さくなる。

【００３１】このように、電源電圧Ｖ_CCの変動に応じ
て、可変容量素子Ｃ_Vの容量値とトランジスタの寄生容
量の容量値が、常に相反する方向に変化するので、電源
電圧Ｖ_CCの変動に応じて、可変容量素子Ｃ_Vの容量変化
とトランジスタＱ１，Ｑ２の寄生容量の変化による発振
周波数への影響を、互いにキャンセルする方向に働くの
で、発振回路の発振周波数の電源電圧依存性がなくな
り、電源電圧Ｖ_CCの変動に影響されることなく、常に安
定した発振周波数を持つ発振信号を供給することが可能
となる。

【００３２】なお、実際の回路設計においては、例え
ば、電源電圧Ｖ_CCを分圧する抵抗素子Ｒ_V1，Ｒ_V2の抵抗
値をトランジスタの寄生容量の電源電圧依存性に応じて
設定するなどの工夫により、電源電圧Ｖ_CCが変動したと
き、トランジスタの寄生容量の変化を可変容量素子Ｃ_V
の容量変化でキャンセルさせることができ、発振周波数
の電源電圧依存性をほぼ解消でき、高精度で且つ安定性
のよい発振信号を発生することができる。

【００３３】以上説明したように、本実施形態によれ
ば、トランジスタＱ１とＱ２により差動増幅回路を構成
し、インダクタンスコイルＬ₁と可変容量素子Ｃ_Vによ
り所定の共振周波数を持つ共振回路１００を構成し、直
流カット用容量素子Ｃ₁，Ｃ₂を介して、差動増幅回路
に接続し、可変容量素子Ｃ_Vを所定の電位Ｖ₁に保持さ
れている第１のノードＮＤ₁と電源電圧Ｖ_CCに応じた電
位Ｖ₂に保持されている第２のノードＮＤ₂との間に接
続し、電源電圧Ｖ_CCに応じて共振回路の共振周波数を制
御する。さらに、差動増幅回路を構成するトランジスタ
の寄生容量は、電源電圧Ｖ_CCに応じて変動する。可変容
量素子Ｃ_Vの電源電圧依存性と寄生容量の電源電圧依存
性が互いに相殺するように働かせるので、発振回路の発
振周波数の電源電圧の依存性を解消でき、安定した発振
信号を生成できる発振回路を実現可能である。

【００３４】

【発明の効果】以上説明したように、本発明の発振回路
によれば、電源電圧およびＩＣの特性に依存することな
く、安定した発振周波数を持つ発振信号を生成できる利
点がある。さらに、本発明によれば、ＩＣチップの外部
に接続されている共振回路を交換するだけで、所望の発
振周波数を持つ発振信号を獲得でき、発振回路の発振周
波数の調整が容易にできる。

【図面の簡単な説明】

【図１】本発明に係る発振回路の一実施形態を示す回路
図である。

【図２】従来の発振回路の一例を示す回路図である。

【図３】共振回路の構成例を示す回路図である。

【符号の説明】

１０，１００…共振回路、２０…ＩＣ内部回路、Ｒ１，
Ｒ２，…，Ｒ６抵抗素子、Ｒ_V1，Ｒ_V2…分圧用抵抗素
子、Ｄ１…ダイオード、Ｑ１，Ｑ２…トランジスタ、Ｉ
Ｓ１…電流源、Ｃ₁，Ｃ₂，Ｃ₃…キャパシタ、Ｃ_P1，
Ｃ_P2，Ｃ_P3…寄生容量、Ｌ₁…インダクタンスコイル、
Ｃ_V…可変容量素子、Ｖ_CC…電源電圧、ＧＮＤ…接地電
位。

Claims

【特許請求の範囲】

【請求項１】所定の電位に保持されている第１のノード
と接地電位間に接続されているインダクタンス素子と、一方の電極が上記第１のノードに接続され、他方の電極
が電源電圧に応じた電位に保持されている第２のノード
に接続され、上記第１と第２のノード間の電位差に応じ
た容量を有する可変容量素子と、ベースが上記第１のノードにカップリングされている第
１のトランジスタと、コレクタが上記第１のノードにカップリングされ、エミ
ッタが上記第１のトランジスタのエミッタと共通に接続
され、上記第１のトランジスタとともに差動増幅回路を
構成する第２のトランジスタとを有する発振回路。
【請求項２】上記第１および第２のトランジスタは、上
記電源電圧に応じて設定される寄生容量を有する請求項
１記載の発振回路。
【請求項３】上記可変容量素子は、アノードが上記第２
のノードに接続され、カソードが上記第１のノードに接
続されているバリキャップ（可変容量）ダイオードによ
り構成されている請求項１記載の発振回路。
【請求項４】上記第１のトランジスタのベースと上記第
１のノードとの間に接続されている第１の容量素子と、上記第２のトランジスタのコレクタと上記第１のノード
との間に接続されている第２の容量素子とを有する請求
項１記載の発振回路。
【請求項５】上記第２のノードは、上記電源電圧と接地
電位との間に接続されている少なくとも二つの抵抗素子
の接続点により形成されている請求項１記載の発振回
路。
【請求項６】上記第１および第２のトランジスタのベー
スに、所定のバイアス電圧を印加するバイアス電圧発生
回路を有する請求項１記載の発振回路。
【請求項７】上記第１および第２のトランジスタのコレ
クタに、上記第１および第２のトランジスタのコレクタ
・エミッタ間電圧に応じて容量が設定される寄生容量を
有する請求項１記載の発振回路。
【請求項８】上記第１および第２のトランジスタのコレ
クタ・エミッタ間電圧が上記電源電圧に応じて設定され
る請求項７記載の発振回路。
【請求項９】上記インダクタンス素子は、インダクタン
スコイルにより構成されている請求項１記載の発振回
路。
【請求項１０】上記差動増幅回路は、半導体チップ内に
集積されている請求項１記載の発振回路。
【請求項１１】上記インダクタンス素子と上記可変容量
素子は、半導体チップの外部に設けられている請求項１
記載の発振回路。