JP2003134799A - 電圧供給回路 - Google Patents
電圧供給回路Info
- Publication number
- JP2003134799A JP2003134799A JP2001323724A JP2001323724A JP2003134799A JP 2003134799 A JP2003134799 A JP 2003134799A JP 2001323724 A JP2001323724 A JP 2001323724A JP 2001323724 A JP2001323724 A JP 2001323724A JP 2003134799 A JP2003134799 A JP 2003134799A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- charge pump
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】チャージポンプ駆動回路の寄生発振を抑制し、
安定した発振周波数でチャージポンプ駆動電流を生成で
き、所望の昇圧電圧を負荷回路に供給できる電圧供給回
路を提供する。 【解決手段】 発振回路１０によって水晶発振器の固有
の発振周波数の発振電圧Ｖosc を発生し、チャージポン
プ駆動回路２０ａにおいて、ヒステリシス特性を持つコ
ンパレータＣＭＰ２を設け、コンパレータＣＭＰ１の出
力差電圧ΔＶi が所定のしきい値ΔＶthより低いとき、
コンパレータＣＭＰ２が動作せず、差電圧ΔＶi がしき
い値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作
しはじめ、発振回路１０によって出力される発振信号と
同じ周波数の駆動電流Ｉs1とＩs2を生成し、チャージポ
ンプ回路３０に供給するので、寄生発振を抑制でき、簡
単な回路構成でチャージポンプ回路に所望の周波数を持
つ駆動電流を供給できる。
安定した発振周波数でチャージポンプ駆動電流を生成で
き、所望の昇圧電圧を負荷回路に供給できる電圧供給回
路を提供する。 【解決手段】 発振回路１０によって水晶発振器の固有
の発振周波数の発振電圧Ｖosc を発生し、チャージポン
プ駆動回路２０ａにおいて、ヒステリシス特性を持つコ
ンパレータＣＭＰ２を設け、コンパレータＣＭＰ１の出
力差電圧ΔＶi が所定のしきい値ΔＶthより低いとき、
コンパレータＣＭＰ２が動作せず、差電圧ΔＶi がしき
い値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作
しはじめ、発振回路１０によって出力される発振信号と
同じ周波数の駆動電流Ｉs1とＩs2を生成し、チャージポ
ンプ回路３０に供給するので、寄生発振を抑制でき、簡
単な回路構成でチャージポンプ回路に所望の周波数を持
つ駆動電流を供給できる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧と異なる
電圧を供給するチャージポンプ昇圧回路及びチャージポ
ンプ昇圧回路を駆動する駆動回路を含む電圧供給回路に
関するものである。
電圧を供給するチャージポンプ昇圧回路及びチャージポ
ンプ昇圧回路を駆動する駆動回路を含む電圧供給回路に
関するものである。
【０００２】
【従来の技術】電源電圧と異なるレベルの電圧を生成す
るためには、通常スイッチング電源を備えたＤＣ−ＤＣ
コンバータまたはチャージポンプ式の昇圧回路を用い
る。これらの回路によって、電源電圧より高い電圧若し
くは負の電圧を発生することができる。
るためには、通常スイッチング電源を備えたＤＣ−ＤＣ
コンバータまたはチャージポンプ式の昇圧回路を用い
る。これらの回路によって、電源電圧より高い電圧若し
くは負の電圧を発生することができる。
【０００３】例えば、テレビ受信機にあるテレビチュー
ナの周波数レンジの調整（チューニング）は、受信する
チャネルに応じて電圧制御発振回路（ＶＣＯ）のバリキ
ャップ（可変容量素子）に加えるチューニング電圧を変
化させることで実現できる。このチューニング電圧は、
受信信号の周波数バンドによって３０Ｖ程度の電圧を必
要とする場合もある。
ナの周波数レンジの調整（チューニング）は、受信する
チャネルに応じて電圧制御発振回路（ＶＣＯ）のバリキ
ャップ（可変容量素子）に加えるチューニング電圧を変
化させることで実現できる。このチューニング電圧は、
受信信号の周波数バンドによって３０Ｖ程度の電圧を必
要とする場合もある。
【０００４】近年、テレビチューナの用途は、車載テレ
ビ用、パソコン（パーソナルコンピュータ）用などと幅
広くなっており、小型、軽量であり、携帯の便利さが要
求されることが多い。このため、テレビチューナに必要
なチューニング電圧は、外部からの供給ではなく、装置
内部で発生する方式が取られている。このための電圧生
成回路として、チャージポンプ式昇圧回路が広く利用さ
れている。
ビ用、パソコン（パーソナルコンピュータ）用などと幅
広くなっており、小型、軽量であり、携帯の便利さが要
求されることが多い。このため、テレビチューナに必要
なチューニング電圧は、外部からの供給ではなく、装置
内部で発生する方式が取られている。このための電圧生
成回路として、チャージポンプ式昇圧回路が広く利用さ
れている。
【０００５】図４は、一般的なチャージポンプ式昇圧回
路の一構成例を示している。図示のように、この昇圧回
路は、発振回路１０、チャージポンプ駆動回路２０及び
チャージポンプ回路３０によって構成されている。以
下、各部分回路の構成及び機能について説明する。
路の一構成例を示している。図示のように、この昇圧回
路は、発振回路１０、チャージポンプ駆動回路２０及び
チャージポンプ回路３０によって構成されている。以
下、各部分回路の構成及び機能について説明する。
【０００６】発振回路１０は、図示のように通常水晶発
振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによ
って構成されている。チャージポンプ駆動回路２０は、
コンパレータＣＭＰと、コンパレータＣＭＰの出力信号
に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３
０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成
されている。
振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによ
って構成されている。チャージポンプ駆動回路２０は、
コンパレータＣＭＰと、コンパレータＣＭＰの出力信号
に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３
０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成
されている。
【０００７】チャージポンプ回路３０は、電源電圧ＶCC
の供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されて
いる複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャー
ジポンプとして設けられている複数のキャパシタＣp1，
Ｃp2，…、出力キャパシタＣ out 及び出力端子Ｔout と
接地電位ＧＮＤとの間に直列接続されている複数段のツ
ェナーダイオードＺＤ１，…，ＺＥｍによって構成され
ている。チャージポンプ用キャパシタＣp1，Ｃp2，…
は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子
に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２
の出力端子に交互に接続されている。
の供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されて
いる複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャー
ジポンプとして設けられている複数のキャパシタＣp1，
Ｃp2，…、出力キャパシタＣ out 及び出力端子Ｔout と
接地電位ＧＮＤとの間に直列接続されている複数段のツ
ェナーダイオードＺＤ１，…，ＺＥｍによって構成され
ている。チャージポンプ用キャパシタＣp1，Ｃp2，…
は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子
に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２
の出力端子に交互に接続されている。
【０００８】図５は、発振回路１０及びチャージポンプ
駆動回路２０の内部構成を示す回路図である。図示のよ
うに、発振回路１０は、水晶発振器ＸＴＬ、キャパシタ
Ｃ１及び発振増幅器ＯＳＣによって構成され、さらに、
発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、
キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって
構成されている。
駆動回路２０の内部構成を示す回路図である。図示のよ
うに、発振回路１０は、水晶発振器ＸＴＬ、キャパシタ
Ｃ１及び発振増幅器ＯＳＣによって構成され、さらに、
発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、
キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって
構成されている。
【０００９】水晶発振器ＸＴＬとキャパシタＣ１は、発
振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続
されている。また、電源電圧ＶCCの供給線とノードＮＤ
１との間にダイオード接続されているｎｐｎトランジス
タＰ１とＰ２が直列接続されている。発振増幅器ＯＳＣ
において、トランジスタＰ３のベースが端子Ｔ3 に接続
され、コレクタがノードＮＤ１に接続され、エミッタが
抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3
と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列
接続され、キャパシタＣ２とＣ３の接続点がトランジス
タＰ３のエミッタに接続されている。また、ノードＮＤ
１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列
接続され、トランジスタＰ４のコレクタがノードＮＤ１
に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に
接続され、エミッタが抵抗素子Ｒ６を介して接地されて
いる。
振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続
されている。また、電源電圧ＶCCの供給線とノードＮＤ
１との間にダイオード接続されているｎｐｎトランジス
タＰ１とＰ２が直列接続されている。発振増幅器ＯＳＣ
において、トランジスタＰ３のベースが端子Ｔ3 に接続
され、コレクタがノードＮＤ１に接続され、エミッタが
抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3
と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列
接続され、キャパシタＣ２とＣ３の接続点がトランジス
タＰ３のエミッタに接続されている。また、ノードＮＤ
１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列
接続され、トランジスタＰ４のコレクタがノードＮＤ１
に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に
接続され、エミッタが抵抗素子Ｒ６を介して接地されて
いる。
【００１０】上述したように構成されている発振回路１
０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端
子Ｔ3 から発振電圧Ｖosc が出力される。また、この発
振回路の利得は、キャパシタＣ２とＣ３の容量値によっ
て決まる。
０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端
子Ｔ3 から発振電圧Ｖosc が出力される。また、この発
振回路の利得は、キャパシタＣ２とＣ３の容量値によっ
て決まる。
【００１１】チャージポンプ駆動回路２０において、ｎ
ｐｎトランジスタＰ５とＰ６からなる差動回路及びｎｐ
ｎトランジスタＰ８とＰ９からなる差動回路は、図４に
示すコンパレータＣＭＰを構成している。また、ｐｎｐ
トランジスタＱ１，Ｑ２及びｎｐｎトランジスタＰ１
１，Ｐ１２，Ｐ１３，Ｐ１４は、それぞれバッファＢＵ
Ｆ１，ＢＵＦ２を構成している。
ｐｎトランジスタＰ５とＰ６からなる差動回路及びｎｐ
ｎトランジスタＰ８とＰ９からなる差動回路は、図４に
示すコンパレータＣＭＰを構成している。また、ｐｎｐ
トランジスタＱ１，Ｑ２及びｎｐｎトランジスタＰ１
１，Ｐ１２，Ｐ１３，Ｐ１４は、それぞれバッファＢＵ
Ｆ１，ＢＵＦ２を構成している。
【００１２】上述したチャージポンプ駆動回路２０にお
いて、コンパレータＣＭＰは、発振回路１０の端子Ｔ3
の発振電圧Ｖosc とトランジスタＰ４のベース電圧とを
比較し、当該比較の結果に従って発振信号を生成し、バ
ッファＢＵＦ１とＢＵＦ２に出力する。これによって、
バッファＢＵＦ１とＢＵＦ２から、互いに位相が反転す
るチャージポンプ駆動電流Ｉs1とＩs2が出力される。
いて、コンパレータＣＭＰは、発振回路１０の端子Ｔ3
の発振電圧Ｖosc とトランジスタＰ４のベース電圧とを
比較し、当該比較の結果に従って発振信号を生成し、バ
ッファＢＵＦ１とＢＵＦ２に出力する。これによって、
バッファＢＵＦ１とＢＵＦ２から、互いに位相が反転す
るチャージポンプ駆動電流Ｉs1とＩs2が出力される。
【００１３】バッファＢＵＦ１とＢＵＦ２から出力され
る駆動電流Ｉs1とＩs2が交互にチャージポンプ回路３０
にあるキャパシタＣp1，Ｃp2，…に出力される。このた
め、チャージポンプ回路３０において、キャパシタ
Ｃp1，Ｃp2，…が交互に充放電を繰替えして行われるの
で、出力端子Ｔout に電源電圧ＶCCより高い電圧が出力
される。なお、出力端子Ｔout の電圧Ｖout は、出力キ
ャパシタＣout によって平滑化され、さらに、直列接続
されている複数段のツェナーダイオードＺＤ１，…，Ｚ
Ｅｍによって所望の電圧に保持される。
る駆動電流Ｉs1とＩs2が交互にチャージポンプ回路３０
にあるキャパシタＣp1，Ｃp2，…に出力される。このた
め、チャージポンプ回路３０において、キャパシタ
Ｃp1，Ｃp2，…が交互に充放電を繰替えして行われるの
で、出力端子Ｔout に電源電圧ＶCCより高い電圧が出力
される。なお、出力端子Ｔout の電圧Ｖout は、出力キ
ャパシタＣout によって平滑化され、さらに、直列接続
されている複数段のツェナーダイオードＺＤ１，…，Ｚ
Ｅｍによって所望の電圧に保持される。
【００１４】上述したチャージポンプ昇圧回路におい
て、電源電圧ＶCC及び希望の出力電圧Ｖout に従って、
昇圧段の数が決められる。さらに、負荷回路に対して十
分な電流駆動能力を確保するために、一般に希望の出力
電圧Ｖout より高い昇圧電圧を供給するように昇圧段の
数を設定し、出力側にツェナーダイオードを用いて出力
電圧Ｖout を所望の電圧値に制限することで、昇圧回路
の電流駆動能力を確保できる。
て、電源電圧ＶCC及び希望の出力電圧Ｖout に従って、
昇圧段の数が決められる。さらに、負荷回路に対して十
分な電流駆動能力を確保するために、一般に希望の出力
電圧Ｖout より高い昇圧電圧を供給するように昇圧段の
数を設定し、出力側にツェナーダイオードを用いて出力
電圧Ｖout を所望の電圧値に制限することで、昇圧回路
の電流駆動能力を確保できる。
【００１５】
【発明が解決しようとする課題】ところで、上述した従
来のチャージポンプ式の昇圧回路において、発振回路１
０の帰還ループとは別に電源インピーダンスを介してチ
ャージポンプ駆動回路２０に他の帰還ループが形成され
る。特に電源線ラインのインピーダンスが高い場合、チ
ャージポンプ駆動回路１０の帰還ループによって寄生発
振が引き起こされる。これによって、発振回路１０は正
常な発振動作ができなくなり、寄生発振の発振周波数に
よって、バッファＢＵＦ１とＢＵＦ２の出力する駆動電
流の周波数が決められる。
来のチャージポンプ式の昇圧回路において、発振回路１
０の帰還ループとは別に電源インピーダンスを介してチ
ャージポンプ駆動回路２０に他の帰還ループが形成され
る。特に電源線ラインのインピーダンスが高い場合、チ
ャージポンプ駆動回路１０の帰還ループによって寄生発
振が引き起こされる。これによって、発振回路１０は正
常な発振動作ができなくなり、寄生発振の発振周波数に
よって、バッファＢＵＦ１とＢＵＦ２の出力する駆動電
流の周波数が決められる。
【００１６】通常、発振回路１０の発振周波数は、水晶
発振器ＸＴＬの固有の周波数によって制御される。発振
回路の発振周波数にあわせてバッファ及びチャージポン
プ回路３０が設計されるので、寄生発振の発振周波数
は、寄生発振を引き起こす帰還ループの特性によって決
められるので、寄生発振は水晶発振器ＸＴＬの発振周波
数と異なる発振周波数で発振することが考えられる。こ
のためチャージポンプ回路３０に十分な駆動電流を供給
できなくなり、または駆動電流の周波数がチャージポン
プ回路３０が要求する基準値より低くまたは高くなり、
チャージポンプ回路３０から出力される電圧Ｖout が所
望の電圧に到達できず、負荷回路に所望の電圧を供給で
きなくなるという不利益がある。
発振器ＸＴＬの固有の周波数によって制御される。発振
回路の発振周波数にあわせてバッファ及びチャージポン
プ回路３０が設計されるので、寄生発振の発振周波数
は、寄生発振を引き起こす帰還ループの特性によって決
められるので、寄生発振は水晶発振器ＸＴＬの発振周波
数と異なる発振周波数で発振することが考えられる。こ
のためチャージポンプ回路３０に十分な駆動電流を供給
できなくなり、または駆動電流の周波数がチャージポン
プ回路３０が要求する基準値より低くまたは高くなり、
チャージポンプ回路３０から出力される電圧Ｖout が所
望の電圧に到達できず、負荷回路に所望の電圧を供給で
きなくなるという不利益がある。
【００１７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、チャージポンプ駆動回路の寄生
発振を抑制し、安定した発振周波数でチャージポンプ駆
動電流を生成でき、所望の昇圧電圧を負荷回路に供給で
きる電圧供給回路を提供することにある。
のであり、その目的は、チャージポンプ駆動回路の寄生
発振を抑制し、安定した発振周波数でチャージポンプ駆
動電流を生成でき、所望の昇圧電圧を負荷回路に供給で
きる電圧供給回路を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電圧供給回路は、所定の周波数の発振信号
を出力する発振回路と、上記発振信号と所定の基準信号
とを比較し、当該比較結果に応じた信号を出力する第１
の比較回路と、上記第１の比較回路の出力信号の振幅が
所定の基準値より低いとき、出力を一定のレベルに保持
し、上記第１の比較回路の出力信号が上記基準値を越え
たとき、上記第１の比較回路の出力信号に応じた信号を
出力する第２の比較回路と、上記第２の比較回路の出力
信号に応じて、上記発振回路の発振信号と同じ周波数を
有し、位相が互いに反転する第１の駆動電流と第２の駆
動電流を出力するバッファ回路と、上記第１と第２の駆
動電流によって交互に充電される複数のキャパシタを有
し、電源電圧と異なる電圧を出力するチャージポンプ回
路とを有する。
め、本発明の電圧供給回路は、所定の周波数の発振信号
を出力する発振回路と、上記発振信号と所定の基準信号
とを比較し、当該比較結果に応じた信号を出力する第１
の比較回路と、上記第１の比較回路の出力信号の振幅が
所定の基準値より低いとき、出力を一定のレベルに保持
し、上記第１の比較回路の出力信号が上記基準値を越え
たとき、上記第１の比較回路の出力信号に応じた信号を
出力する第２の比較回路と、上記第２の比較回路の出力
信号に応じて、上記発振回路の発振信号と同じ周波数を
有し、位相が互いに反転する第１の駆動電流と第２の駆
動電流を出力するバッファ回路と、上記第１と第２の駆
動電流によって交互に充電される複数のキャパシタを有
し、電源電圧と異なる電圧を出力するチャージポンプ回
路とを有する。
【００１９】また、本発明では、好適には、上記発振回
路は、水晶発振器を有し、当該水晶発振器の固有周波数
を持つ上記発振信号を生成し、上記第１の比較回路に出
力する。
路は、水晶発振器を有し、当該水晶発振器の固有周波数
を持つ上記発振信号を生成し、上記第１の比較回路に出
力する。
【００２０】また、本発明では、好適には、上記第１の
比較回路は、一方の入力端子に上記発振信号が入力さ
れ、他方の入力端子に上記基準信号が入力される差動回
路によって構成される。
比較回路は、一方の入力端子に上記発振信号が入力さ
れ、他方の入力端子に上記基準信号が入力される差動回
路によって構成される。
【００２１】さらに、本発明では、好適には、上記第２
の比較回路は、ヒステリシス特性を有する差動回路によ
って構成されている。
の比較回路は、ヒステリシス特性を有する差動回路によ
って構成されている。
【００２２】
【発明の実施の形態】図１は本発明に係る電圧供給回路
の一実施形態を示す回路図である。図示のように、本実
施形態の電圧供給回路は、発振回路１０、チャージポン
プ駆動回路２０ａ及びチャージポンプ回路３０によって
構成されている。以下、本実施形態の電圧供給回路の各
部分についてそれぞれの構成及び動作について説明す
る。
の一実施形態を示す回路図である。図示のように、本実
施形態の電圧供給回路は、発振回路１０、チャージポン
プ駆動回路２０ａ及びチャージポンプ回路３０によって
構成されている。以下、本実施形態の電圧供給回路の各
部分についてそれぞれの構成及び動作について説明す
る。
【００２３】発振回路１０は、図示のように水晶発振器
ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって
構成されている。チャージポンプ駆動回路２０ａは、コ
ンパレータＣＭＰ１，ＣＭＰ２と、コンパレータＣＭＰ
の出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポ
ンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２に
よって構成されている。
ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって
構成されている。チャージポンプ駆動回路２０ａは、コ
ンパレータＣＭＰ１，ＣＭＰ２と、コンパレータＣＭＰ
の出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポ
ンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２に
よって構成されている。
【００２４】チャージポンプ回路３０は、電源電圧ＶCC
の供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されて
いる複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャー
ジポンプとして設けられている複数のキャパシタＣp1，
Ｃp2，…、出力キャパシタＣ out 及び出力端子Ｔout と
接地電位ＧＮＤとの間に直列接続されている複数段のツ
ェナーダイオードＺＤ１，…，ＺＥｍによって構成され
ている。チャージポンプ用キャパシタＣp1，Ｃp2，…
は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子
に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２
の出力端子に交互に接続されている。
の供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されて
いる複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャー
ジポンプとして設けられている複数のキャパシタＣp1，
Ｃp2，…、出力キャパシタＣ out 及び出力端子Ｔout と
接地電位ＧＮＤとの間に直列接続されている複数段のツ
ェナーダイオードＺＤ１，…，ＺＥｍによって構成され
ている。チャージポンプ用キャパシタＣp1，Ｃp2，…
は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子
に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２
の出力端子に交互に接続されている。
【００２５】図２は、発振回路１０及びチャージポンプ
駆動回路２０ａ内部構成を示す回路図である。図示のよ
うに、発振回路１０は、水晶発振器ＸＴＬ、キャパシタ
Ｃ１及び発振増幅器ＯＳＣによって構成され、さらに、
発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、
キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって
構成されている。
駆動回路２０ａ内部構成を示す回路図である。図示のよ
うに、発振回路１０は、水晶発振器ＸＴＬ、キャパシタ
Ｃ１及び発振増幅器ＯＳＣによって構成され、さらに、
発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、
キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって
構成されている。
【００２６】水晶発振器ＸＴＬとキャパシタＣ１は、発
振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続
されている。また、電源電圧ＶCCの供給線とノードＮＤ
１との間にダイオード接続されているｎｐｎトランジス
タＰ１とＰ２が直列接続されている。発振増幅器ＯＳＣ
において、抵抗素子Ｒ１とＲ２がノードＮＤ１と接地電
位ＧＮＤとの間に直列接続されている。トランジスタＰ
３のベースが端子Ｔ3 に接続され、コレクタがノードＮ
Ｄ１に接続され、エミッタが抵抗素子Ｒ３を介して接地
されている。また、端子Ｔ3 と接地電位ＧＮＤとの間に
キャパシタＣ２とＣ３が直列接続され、キャパシタＣ２
とＣ３の接続点がトランジスタＰ３のエミッタに接続さ
れている。
振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続
されている。また、電源電圧ＶCCの供給線とノードＮＤ
１との間にダイオード接続されているｎｐｎトランジス
タＰ１とＰ２が直列接続されている。発振増幅器ＯＳＣ
において、抵抗素子Ｒ１とＲ２がノードＮＤ１と接地電
位ＧＮＤとの間に直列接続されている。トランジスタＰ
３のベースが端子Ｔ3 に接続され、コレクタがノードＮ
Ｄ１に接続され、エミッタが抵抗素子Ｒ３を介して接地
されている。また、端子Ｔ3 と接地電位ＧＮＤとの間に
キャパシタＣ２とＣ３が直列接続され、キャパシタＣ２
とＣ３の接続点がトランジスタＰ３のエミッタに接続さ
れている。
【００２７】ノードＮＤ１と接地電位ＧＮＤとの間に抵
抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４の
コレクタがノードＮＤ１に接続され、ベースが抵抗素子
Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子
Ｒ６を介して接地されている。
抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４の
コレクタがノードＮＤ１に接続され、ベースが抵抗素子
Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子
Ｒ６を介して接地されている。
【００２８】上述したように構成されている発振回路１
０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端
子Ｔ3 から発振電圧Ｖosc が出力される。また、この発
振回路の利得は、キャパシタＣ２とＣ３の容量値によっ
て決まる。
０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端
子Ｔ3 から発振電圧Ｖosc が出力される。また、この発
振回路の利得は、キャパシタＣ２とＣ３の容量値によっ
て決まる。
【００２９】チャージポンプ駆動回路２０ａにおいて、
ｎｐｎトランジスタＰ５，Ｐ６，Ｐ７及び抵抗素子Ｒ
７，Ｒ８によって、コンパレータＣＭＰ１が構成されて
いる。また、ｎｐｎトランジスタＰ８，Ｐ９，Ｐ１０及
び抵抗素子Ｒ９，Ｒ１０，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ
２４によって、コンパレータＣＭＰ２が構成されてい
る。さらに、ｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１
３，Ｐ１４、ｐｎｐトランジスタＱ１，Ｑ２及び抵抗素
子Ｒ１１によって、バッファＢＵＦ１，ＢＵＦ２が構成
されている。
ｎｐｎトランジスタＰ５，Ｐ６，Ｐ７及び抵抗素子Ｒ
７，Ｒ８によって、コンパレータＣＭＰ１が構成されて
いる。また、ｎｐｎトランジスタＰ８，Ｐ９，Ｐ１０及
び抵抗素子Ｒ９，Ｒ１０，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ
２４によって、コンパレータＣＭＰ２が構成されてい
る。さらに、ｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１
３，Ｐ１４、ｐｎｐトランジスタＱ１，Ｑ２及び抵抗素
子Ｒ１１によって、バッファＢＵＦ１，ＢＵＦ２が構成
されている。
【００３０】図２に示すように、まず、コンパレータＣ
ＭＰ１において、トランジスタＰ５のベースが発振回路
１０のトランジスタＰ４のベースに接続され、そのコレ
クタが抵抗素子Ｒ７を介して電源電圧ＶCCの供給線に接
続されている。また、トランジスタＰ６のベースが発振
回路１０のトランジスタＰ３のベース、即ち、端子Ｔ 3
に接続され、そのコレクタが抵抗素子Ｒ８を介して電源
電圧ＶCCの供給線に接続されている。トランジスタＰ５
とＰ６のエミッタがともにトランジスタＰ７のコレクタ
に接続されている。そして、トランジスタＰ７のエミッ
タが接地され、そのベースが入力端子Ｔ4 に接続されて
いる。なお、入力端子Ｔ4 にバイアス電圧Ｖbsが印加さ
れる。トランジスタＰ７は、バイアス電圧Ｖbsによって
制御される動作電流を差動回路に供給する電流源であ
る。
ＭＰ１において、トランジスタＰ５のベースが発振回路
１０のトランジスタＰ４のベースに接続され、そのコレ
クタが抵抗素子Ｒ７を介して電源電圧ＶCCの供給線に接
続されている。また、トランジスタＰ６のベースが発振
回路１０のトランジスタＰ３のベース、即ち、端子Ｔ 3
に接続され、そのコレクタが抵抗素子Ｒ８を介して電源
電圧ＶCCの供給線に接続されている。トランジスタＰ５
とＰ６のエミッタがともにトランジスタＰ７のコレクタ
に接続されている。そして、トランジスタＰ７のエミッ
タが接地され、そのベースが入力端子Ｔ4 に接続されて
いる。なお、入力端子Ｔ4 にバイアス電圧Ｖbsが印加さ
れる。トランジスタＰ７は、バイアス電圧Ｖbsによって
制御される動作電流を差動回路に供給する電流源であ
る。
【００３１】上述のように、コンパレータＣＭＰ１は、
トランジスタＰ５とＰ６からなる差動回路によって構成
されている。この差動回路において、トランジスタＰ５
のベースにトランジスタＰ４のベース電圧、即ち、発振
回路１０における抵抗素子Ｒ４とＲ５によって設定され
た基準電圧が印加され、トランジスタＰ６のベースに発
振回路１０によって生成される発振電圧Ｖosc が印加さ
れる。コンパレータＣＭＰ１によって、発振電圧Ｖosc
とトランジスタＰ４のベース電圧とが比較され、当該比
較の結果に従って差動電圧ΔＶi がトランジスタＰ５と
Ｐ６のコレクタから出力される。
トランジスタＰ５とＰ６からなる差動回路によって構成
されている。この差動回路において、トランジスタＰ５
のベースにトランジスタＰ４のベース電圧、即ち、発振
回路１０における抵抗素子Ｒ４とＲ５によって設定され
た基準電圧が印加され、トランジスタＰ６のベースに発
振回路１０によって生成される発振電圧Ｖosc が印加さ
れる。コンパレータＣＭＰ１によって、発振電圧Ｖosc
とトランジスタＰ４のベース電圧とが比較され、当該比
較の結果に従って差動電圧ΔＶi がトランジスタＰ５と
Ｐ６のコレクタから出力される。
【００３２】次に、コンパレータＣＭＰ２において、ト
ランジスタＰ８のベースは、抵抗素子Ｒ２１を介して、
コンパレータＣＭＰ１を構成するトランジスタＰ５のコ
レクタに接続され、トランジスタＰ９のベースは、抵抗
素子Ｒ２３を介して、コンパレータＣＭＰ１を構成する
トランジスタＰ６のコレクタに接続されている。トラン
ジスタＰ８のコレクタは、抵抗素子Ｒ９を介して電源電
圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２２を介
してトランジスタＰ９のベースに接続されている。トラ
ンジスタＰ９のコレクタは、抵抗素子Ｒ１０を介して電
源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２４
を介してトランジスタＰ８のベースに接続されている。
ランジスタＰ８のベースは、抵抗素子Ｒ２１を介して、
コンパレータＣＭＰ１を構成するトランジスタＰ５のコ
レクタに接続され、トランジスタＰ９のベースは、抵抗
素子Ｒ２３を介して、コンパレータＣＭＰ１を構成する
トランジスタＰ６のコレクタに接続されている。トラン
ジスタＰ８のコレクタは、抵抗素子Ｒ９を介して電源電
圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２２を介
してトランジスタＰ９のベースに接続されている。トラ
ンジスタＰ９のコレクタは、抵抗素子Ｒ１０を介して電
源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２４
を介してトランジスタＰ８のベースに接続されている。
【００３３】トランジスタＰ８とＰ９のエミッタがトラ
ンジスタＰ１０のコレクタに共通に接続されている。ト
ランジスタＰ１０のエミッタが接地され、そのベースが
端子Ｔ4 に接続されている。即ち、トランジスタＰ１０
は、コンパレータＣＭＰ１のトランジスタＰ７と同じ
く、バイアス電圧Ｖbsによって制御された動作電流をト
ランジスタＰ８とＰ９からなる差動回路に供給する電流
源である。
ンジスタＰ１０のコレクタに共通に接続されている。ト
ランジスタＰ１０のエミッタが接地され、そのベースが
端子Ｔ4 に接続されている。即ち、トランジスタＰ１０
は、コンパレータＣＭＰ１のトランジスタＰ７と同じ
く、バイアス電圧Ｖbsによって制御された動作電流をト
ランジスタＰ８とＰ９からなる差動回路に供給する電流
源である。
【００３４】上述したコンパレータＣＭＰ２において、
抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４によって差
動回路にヒステリシス特性が与えられる。即ち、コンパ
レータＣＭＰ１の出力差電圧ΔＶi がある一定の値以上
に達していないと、コンパレータＣＭＰ２の出力がコン
パレータＣＭＰ１の出力差電圧ΔＶi に依存せず、一定
に保持される。
抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４によって差
動回路にヒステリシス特性が与えられる。即ち、コンパ
レータＣＭＰ１の出力差電圧ΔＶi がある一定の値以上
に達していないと、コンパレータＣＭＰ２の出力がコン
パレータＣＭＰ１の出力差電圧ΔＶi に依存せず、一定
に保持される。
【００３５】ここで、抵抗素子Ｒ２１とＲ２３の抵抗値
をともにｒ１とし、抵抗素子Ｒ２２とＲ２４の抵抗値を
ともにｒ２とする。また、動作開始前にコンパレータＣ
ＭＰ２の出力差動電圧、即ち、コンパレータＣＭＰ２を
構成するトランジスタＰ８とＰ９のコレクタの電圧差を
ΔＶO とすると、コンパレータＣＭＰ１の出力差動電圧
ΔＶi の振幅が、次式によって示すしきい値ΔＶthを越
えたとき、コンパレータＣＭＰ２が動作しはじめる。
をともにｒ１とし、抵抗素子Ｒ２２とＲ２４の抵抗値を
ともにｒ２とする。また、動作開始前にコンパレータＣ
ＭＰ２の出力差動電圧、即ち、コンパレータＣＭＰ２を
構成するトランジスタＰ８とＰ９のコレクタの電圧差を
ΔＶO とすると、コンパレータＣＭＰ１の出力差動電圧
ΔＶi の振幅が、次式によって示すしきい値ΔＶthを越
えたとき、コンパレータＣＭＰ２が動作しはじめる。
【００３６】
【数１】
ΔＶth＝−（ｒ１／ｒ２）ΔＶO …（１）
【００３７】即ち、コンパレータＣＭＰ１の出力差電圧
ΔＶi がしきい値ΔＶth以下のとき（ΔＶi ＜Δ
Ｖth）、コンパレータＣＭＰ２は動作しない。一方、コ
ンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶ
thを上回ったとき（ΔＶi ≧ΔＶth）、コンパレータＣ
ＭＰ２が動作しはじめ、バッファＢＵＦ１とＢＵＦ２に
よって、発振回路１０から出力される発振電圧Ｖosc の
周波数を持つ駆動電流Ｉs1とＩs2が出力される。
ΔＶi がしきい値ΔＶth以下のとき（ΔＶi ＜Δ
Ｖth）、コンパレータＣＭＰ２は動作しない。一方、コ
ンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶ
thを上回ったとき（ΔＶi ≧ΔＶth）、コンパレータＣ
ＭＰ２が動作しはじめ、バッファＢＵＦ１とＢＵＦ２に
よって、発振回路１０から出力される発振電圧Ｖosc の
周波数を持つ駆動電流Ｉs1とＩs2が出力される。
【００３８】このように、抵抗素子Ｒ２１，Ｒ２２，Ｒ
２３及びＲ２４を設けることによって、コンパレータＣ
ＭＰ２にヒステリシス特性が付与され、このヒステリシ
ス特性によって、前段のコンパレータＣＭＰ１の出力差
電圧ΔＶi が式（１）に示すしきい値ΔＶth以下のと
き、コンパレータＣＭＰ２の出力がほぼ一定のレベルに
保持され、コンパレータＣＭＰ１の出力差電圧ΔＶi が
このしきい値ΔＶthを越えたとき、コンパレータＣＭＰ
２が動作し、トランジスタＰ８とＰ９のベースに入力さ
れる差電圧ΔＶi に応じて出力電圧ΔＶO が制御され
る。これによって、バッファＢＵＦ１とＢＵＦ２によっ
て、発振回路１０の発振周波数を持つ駆動電流Ｉs1とＩ
s2が出力される。
２３及びＲ２４を設けることによって、コンパレータＣ
ＭＰ２にヒステリシス特性が付与され、このヒステリシ
ス特性によって、前段のコンパレータＣＭＰ１の出力差
電圧ΔＶi が式（１）に示すしきい値ΔＶth以下のと
き、コンパレータＣＭＰ２の出力がほぼ一定のレベルに
保持され、コンパレータＣＭＰ１の出力差電圧ΔＶi が
このしきい値ΔＶthを越えたとき、コンパレータＣＭＰ
２が動作し、トランジスタＰ８とＰ９のベースに入力さ
れる差電圧ΔＶi に応じて出力電圧ΔＶO が制御され
る。これによって、バッファＢＵＦ１とＢＵＦ２によっ
て、発振回路１０の発振周波数を持つ駆動電流Ｉs1とＩ
s2が出力される。
【００３９】上述した発振回路１０及びチャージポンプ
駆動回路２０ａによって、発振回路１０が水晶発振器Ｘ
ＴＬ固有の共振周波数の発振電圧Ｖosc が生成され、チ
ャージポンプ駆動回路２０ａに出力される。チャージポ
ンプ駆動回路２０ａにおいて、発振電圧Ｖosc に応じ
て、差動電圧ΔＶi が出力される。ヒステリシス特性を
持つコンパレータＣＭＰ２において、入力される差動電
圧ΔＶi の振幅が一定の値以下のとき、出力電圧ΔＶO
のレベルが一定に保持され、差動電圧ΔＶi の振幅一定
値を越えたとき、トランジスタＰ８とＰ９からなる差動
回路が差動電圧ΔＶi に応じて動作し、発振電圧Ｖosc
と同じ周波数を持つ出力電圧ΔＶO が生成される。
駆動回路２０ａによって、発振回路１０が水晶発振器Ｘ
ＴＬ固有の共振周波数の発振電圧Ｖosc が生成され、チ
ャージポンプ駆動回路２０ａに出力される。チャージポ
ンプ駆動回路２０ａにおいて、発振電圧Ｖosc に応じ
て、差動電圧ΔＶi が出力される。ヒステリシス特性を
持つコンパレータＣＭＰ２において、入力される差動電
圧ΔＶi の振幅が一定の値以下のとき、出力電圧ΔＶO
のレベルが一定に保持され、差動電圧ΔＶi の振幅一定
値を越えたとき、トランジスタＰ８とＰ９からなる差動
回路が差動電圧ΔＶi に応じて動作し、発振電圧Ｖosc
と同じ周波数を持つ出力電圧ΔＶO が生成される。
【００４０】出力バッファにおいて、トランジスタＱ１
とＱ２及び抵抗素子Ｒ１１によって差動回路が構成され
ている。図示のように、トランジスタＱ１のベースがト
ランジスタＰ９のコレクタに接続され、トランジスタＱ
２のベースがトランジスタＰ８のコレクタに接続され、
さらにトランジスタＱ１とＱ２のエミッタの接続点が抵
抗素子Ｒ１１を介して、電源電圧ＶCCの供給線に接続さ
れている。トランジスタＱ１のコレクタに、トランジス
タＰ１３が接続され、トランジスタＱ２のコレクタに、
トランジスタＰ１１が接続されている。
とＱ２及び抵抗素子Ｒ１１によって差動回路が構成され
ている。図示のように、トランジスタＱ１のベースがト
ランジスタＰ９のコレクタに接続され、トランジスタＱ
２のベースがトランジスタＰ８のコレクタに接続され、
さらにトランジスタＱ１とＱ２のエミッタの接続点が抵
抗素子Ｒ１１を介して、電源電圧ＶCCの供給線に接続さ
れている。トランジスタＱ１のコレクタに、トランジス
タＰ１３が接続され、トランジスタＱ２のコレクタに、
トランジスタＰ１１が接続されている。
【００４１】トランジスタＰ１１とＰ１２、またはトラ
ンジスタＰ１３とＰ１４によってそれぞれカレントミラ
ー回路が構成されている。図示のように、トランジスタ
Ｐ１１とＰ１２のベースがトランジスタＰ１１のコレク
タとともにトランジスタＱ２のコレクタに接続されてい
る。トランジスタＰ１１とＰ１２のエミッタが接地され
ている。同様に、トランジスタＰ１３とＰ１４のベース
がトランジスタＰ１３のコレクタとともにトランジスタ
Ｑ１のコレクタに接続されている。トランジスタＰ１３
とＰ１４のエミッタが接地されている。
ンジスタＰ１３とＰ１４によってそれぞれカレントミラ
ー回路が構成されている。図示のように、トランジスタ
Ｐ１１とＰ１２のベースがトランジスタＰ１１のコレク
タとともにトランジスタＱ２のコレクタに接続されてい
る。トランジスタＰ１１とＰ１２のエミッタが接地され
ている。同様に、トランジスタＰ１３とＰ１４のベース
がトランジスタＰ１３のコレクタとともにトランジスタ
Ｑ１のコレクタに接続されている。トランジスタＰ１３
とＰ１４のエミッタが接地されている。
【００４２】このように構成されている出力バッファに
おいて、トランジスタＰ１４のコレクタから、トランジ
スタＱ１のコレクタに流れる電流に応じた駆動電流Ｉs1
が出力され、トランジスタＰ１２のコレクタから、トラ
ンジスタＱ２のコレクタに流れる電流に応じた駆動電流
Ｉs2が出力される。
おいて、トランジスタＰ１４のコレクタから、トランジ
スタＱ１のコレクタに流れる電流に応じた駆動電流Ｉs1
が出力され、トランジスタＰ１２のコレクタから、トラ
ンジスタＱ２のコレクタに流れる電流に応じた駆動電流
Ｉs2が出力される。
【００４３】図３は、発振回路１０における発振電圧Ｖ
osc 及びチャージポンプ駆動回路２０ａによって出力さ
れる駆動電流Ｉs1とＩs2の波形を示す波形図である。な
お、図３は、電源電圧ＶCCが投入されてから、発振回路
１０及びチャージポンプ駆動回路２０ａが正常に動作し
はじめるまでの信号波形を示している。図３（ａ）は、
発振電圧Ｖosc の波形を示している。図示のように、電
源電圧ＶCCが投入されたあと、発振回路１０において発
振電圧Ｖosc の振幅が徐々に大きくなる。一方、チャー
ジポンプ駆動回路２０ａにおいて、コンパレータＣＭＰ
２のヒステリシス特性によって、発振電圧Ｖosc の振幅
が所定の値に達するまで回路が動作せず、出力される駆
動電流Ｉs1とＩs2がそれぞれ一定の値に保持される。発
振電圧Ｖosc の振幅が所定の値に達すると、チャージポ
ンプ駆動回路２０ａが動作しはじめ、発振電圧Ｖosc と
同じ周波数の駆動電流Ｉs1とＩs2がそれぞれ出力され
る。
osc 及びチャージポンプ駆動回路２０ａによって出力さ
れる駆動電流Ｉs1とＩs2の波形を示す波形図である。な
お、図３は、電源電圧ＶCCが投入されてから、発振回路
１０及びチャージポンプ駆動回路２０ａが正常に動作し
はじめるまでの信号波形を示している。図３（ａ）は、
発振電圧Ｖosc の波形を示している。図示のように、電
源電圧ＶCCが投入されたあと、発振回路１０において発
振電圧Ｖosc の振幅が徐々に大きくなる。一方、チャー
ジポンプ駆動回路２０ａにおいて、コンパレータＣＭＰ
２のヒステリシス特性によって、発振電圧Ｖosc の振幅
が所定の値に達するまで回路が動作せず、出力される駆
動電流Ｉs1とＩs2がそれぞれ一定の値に保持される。発
振電圧Ｖosc の振幅が所定の値に達すると、チャージポ
ンプ駆動回路２０ａが動作しはじめ、発振電圧Ｖosc と
同じ周波数の駆動電流Ｉs1とＩs2がそれぞれ出力され
る。
【００４４】チャージポンプ回路３０において、チャー
ジポンプ駆動回路２０ａから供給される駆動電流Ｉs1と
Ｉs2に応じて、キャパシタＣp1，Ｃp2，…が交互にチャ
ージとディスチャージを繰り返すので、電源電圧ＶCCよ
り高く昇圧された昇圧電圧Ｖ out が出力端子Ｔ2 から出
力される。
ジポンプ駆動回路２０ａから供給される駆動電流Ｉs1と
Ｉs2に応じて、キャパシタＣp1，Ｃp2，…が交互にチャ
ージとディスチャージを繰り返すので、電源電圧ＶCCよ
り高く昇圧された昇圧電圧Ｖ out が出力端子Ｔ2 から出
力される。
【００４５】このように、チャージポンプ駆動回路２０
ａにヒステリシス特性を持つコンパレータＣＭＰ２を設
けることによって、発振回路１０の発振電圧Ｖosc の振
幅が所定レベルに達するまで、即ち、コンパレータＣＭ
Ｐ１の出力差電圧ΔＶi の振幅が所定のレベルに達する
まで、コンパレータＣＭＰ２の出力電圧ΔＶO が一定の
レベルに保持される。これによって、寄生発振のループ
に不感帯が持たせられ、寄生発振が抑制される。
ａにヒステリシス特性を持つコンパレータＣＭＰ２を設
けることによって、発振回路１０の発振電圧Ｖosc の振
幅が所定レベルに達するまで、即ち、コンパレータＣＭ
Ｐ１の出力差電圧ΔＶi の振幅が所定のレベルに達する
まで、コンパレータＣＭＰ２の出力電圧ΔＶO が一定の
レベルに保持される。これによって、寄生発振のループ
に不感帯が持たせられ、寄生発振が抑制される。
【００４６】以上説明したように、本実施形態によれ
ば、発振回路１０によって水晶発振器の固有の発振周波
数の発振電圧Ｖosc を発生し、チャージポンプ駆動回路
２０ａに出力する。チャージポンプ駆動回路２０ａにお
いて、ヒステリシス特性を持つコンパレータＣＭＰ２が
設けられ、コンパレータＣＭＰ１の出力差電圧ΔＶi が
所定のしきい値ΔＶthより低いとき、コンパレータＣＭ
Ｐ２が動作せず、コンパレータＣＭＰ１の出力差電圧Δ
Ｖi がしきい値ΔＶthを越えたとき、コンパレータＣＭ
Ｐ２が動作しはじめ、発振回路１０によって出力される
発振信号と同じ周波数の駆動電流Ｉs1とＩs2が生成さ
れ、チャージポンプ回路３０に供給される。これによっ
て、寄生発振を抑制でき、簡単な回路構成でチャージポ
ンプ回路に安定した駆動電流を供給できる。
ば、発振回路１０によって水晶発振器の固有の発振周波
数の発振電圧Ｖosc を発生し、チャージポンプ駆動回路
２０ａに出力する。チャージポンプ駆動回路２０ａにお
いて、ヒステリシス特性を持つコンパレータＣＭＰ２が
設けられ、コンパレータＣＭＰ１の出力差電圧ΔＶi が
所定のしきい値ΔＶthより低いとき、コンパレータＣＭ
Ｐ２が動作せず、コンパレータＣＭＰ１の出力差電圧Δ
Ｖi がしきい値ΔＶthを越えたとき、コンパレータＣＭ
Ｐ２が動作しはじめ、発振回路１０によって出力される
発振信号と同じ周波数の駆動電流Ｉs1とＩs2が生成さ
れ、チャージポンプ回路３０に供給される。これによっ
て、寄生発振を抑制でき、簡単な回路構成でチャージポ
ンプ回路に安定した駆動電流を供給できる。
【００４７】
【発明の効果】以上説明したように、本発明の電圧供給
回路によれば、チャージポンプ駆動回路の寄生発振を抑
制することができ、安定した発振周波数を持つ駆動電流
をチャージポンプ回路に供給でき、所望の昇圧電圧を負
荷に供給できる。また、本発明によれば、本電源供給回
路に供給される電源の入力インピーダンスの影響を特に
考慮する必要がなく、簡単な回路構成寄生発振を抑制で
き、回路構成の簡素化とコストの低減を実現できる。さ
らに、本発明によれば、チャージポンプ駆動回路にヒス
テリシスを持つコンパレータを設けることで寄生発振を
抑制することができ、ヒステリシス特性を抵抗素子によ
って容易に実現でき、回路の特性が安定し、所望の動作
特性を実現できる利点がある。
回路によれば、チャージポンプ駆動回路の寄生発振を抑
制することができ、安定した発振周波数を持つ駆動電流
をチャージポンプ回路に供給でき、所望の昇圧電圧を負
荷に供給できる。また、本発明によれば、本電源供給回
路に供給される電源の入力インピーダンスの影響を特に
考慮する必要がなく、簡単な回路構成寄生発振を抑制で
き、回路構成の簡素化とコストの低減を実現できる。さ
らに、本発明によれば、チャージポンプ駆動回路にヒス
テリシスを持つコンパレータを設けることで寄生発振を
抑制することができ、ヒステリシス特性を抵抗素子によ
って容易に実現でき、回路の特性が安定し、所望の動作
特性を実現できる利点がある。
【図１】本発明に係る電圧供給回路の一実施形態を示す
回路図である。
回路図である。
【図２】発振回路及びチャージポンプ駆動回路の構成を
示す回路図である。
示す回路図である。
【図３】発振回路及びチャージポンプ駆動回路の動作を
示す波形図である。
示す波形図である。
【図４】従来の電圧供給回路の一構成例を示す回路図で
ある。
ある。
【図５】従来の電圧供給回路を構成する発振回路及びチ
ャージポンプ駆動回路の構成を示す回路図である。
ャージポンプ駆動回路の構成を示す回路図である。
１０…発振回路
２０，２０ａ…チャージポンプ駆動回路
３０…チャージポンプ回路
ＶCC…電源電圧
ＧＮＤ…接地電位
Claims (4)
- 【請求項１】所定の周波数の発振信号を出力する発振回
路と、 上記発振信号と所定の基準信号とを比較し、当該比較結
果に応じた信号を出力する第１の比較回路と、 上記第１の比較回路の出力信号の振幅が所定の基準値よ
り低いとき、出力を一定のレベルに保持し、上記第１の
比較回路の出力信号が上記基準値を越えたとき、上記第
１の比較回路の出力信号に応じた信号を出力する第２の
比較回路と、 上記第２の比較回路の出力信号に応じて、上記発振回路
の発振信号と同じ周波数を有し、位相が互いに反転する
第１の駆動電流と第２の駆動電流を出力するバッファ回
路と、 上記第１と第２の駆動電流によって交互に充電される複
数のキャパシタを有し、電源電圧と異なる電圧を出力す
るチャージポンプ回路とを有する電圧供給回路。 - 【請求項２】上記発振回路は、水晶発振器を有し、当該
水晶発振器の固有周波数を持つ上記発振信号を生成し、
上記第１の比較回路に出力する請求項１記載の電圧供給
回路。 - 【請求項３】上記第１の比較回路は、一方の入力端子に
上記発振信号が入力され、他方の入力端子に上記基準信
号が入力される差動回路によって構成される請求項１記
載の電圧供給回路。 - 【請求項４】上記第２の比較回路は、ヒステリシス特性
を有する差動回路によって構成されている請求項１記載
の電圧供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323724A JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
| US10/277,544 US6703890B2 (en) | 2001-10-22 | 2002-10-22 | Voltage supply circuit with parasitic oscillation compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323724A JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003134799A true JP2003134799A (ja) | 2003-05-09 |
| JP2003134799A5 JP2003134799A5 (ja) | 2005-06-23 |
| JP4030291B2 JP4030291B2 (ja) | 2008-01-09 |
Family
ID=19140575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323724A Expired - Fee Related JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6703890B2 (ja) |
| JP (1) | JP4030291B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006094242A (ja) * | 2004-09-24 | 2006-04-06 | Nippon Dempa Kogyo Co Ltd | 可変遅延型発振器 |
| JP2009065819A (ja) * | 2007-09-10 | 2009-03-26 | Oki Electric Ind Co Ltd | チャージポンプ回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3665641B2 (ja) * | 2003-02-27 | 2005-06-29 | 株式会社東芝 | 放送受信回路、放送受信装置及び放送受信方法 |
| US7489205B2 (en) * | 2004-06-04 | 2009-02-10 | Stmicroelectronics Pvt. Ltd. | VCO buffer circuit |
| US20110018616A1 (en) * | 2009-07-22 | 2011-01-27 | Kontel Data System Limited | Charge pump circuit |
| DE102010011757B4 (de) * | 2010-03-17 | 2017-08-17 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zum Zwischenspeichern von Signalen eines temperaturkompensierten Quarzoszillators |
| US8797110B2 (en) * | 2012-07-26 | 2014-08-05 | Qualcomm Incorporated | Buffer input impedance compensation in a reference clock signal buffer |
| JP6354937B2 (ja) * | 2014-03-20 | 2018-07-11 | セイコーエプソン株式会社 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2791193B1 (fr) * | 1999-03-16 | 2004-07-09 | St Microelectronics Sa | Procede de controle du fonctionnement d'une pompe de charge capacitive et dispositif de pompe de charge capacitive correspondant |
| JP3652950B2 (ja) * | 2000-02-02 | 2005-05-25 | 富士通株式会社 | 電圧変換回路及び電圧変換回路の制御回路 |
| US6353361B1 (en) * | 2000-08-11 | 2002-03-05 | Globespan, Inc. | Fully differential two-stage operational amplifier with gain boosting |
-
2001
- 2001-10-22 JP JP2001323724A patent/JP4030291B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-22 US US10/277,544 patent/US6703890B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006094242A (ja) * | 2004-09-24 | 2006-04-06 | Nippon Dempa Kogyo Co Ltd | 可変遅延型発振器 |
| JP2009065819A (ja) * | 2007-09-10 | 2009-03-26 | Oki Electric Ind Co Ltd | チャージポンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030076697A1 (en) | 2003-04-24 |
| US6703890B2 (en) | 2004-03-09 |
| JP4030291B2 (ja) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798301B1 (en) | Method and apparatus for controlling oscillation amplitude and oscillation frequency of crystal oscillator | |
| US6909336B1 (en) | Discrete-time amplitude control of voltage-controlled oscillator | |
| US6066991A (en) | Stabilized oscillator circuit | |
| US4581593A (en) | Variable frequency oscillating circuit | |
| JPH0590955A (ja) | バイアス補償を用いた広帯域発振器の動作方法 | |
| JPH09260974A (ja) | 増幅回路 | |
| JP4030291B2 (ja) | 電圧供給回路 | |
| US20120154067A1 (en) | Voltage-controlled oscillator | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| JP4407003B2 (ja) | 圧電発振器 | |
| JP2000516430A (ja) | 発振器の周波数ずれの補償 | |
| JP4042246B2 (ja) | 圧電発振器 | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| US6265917B1 (en) | Circuit and method for altering the frequency of a signal | |
| JP4657406B2 (ja) | 電圧制御発振器 | |
| US6903591B2 (en) | Phase shifter circuit | |
| US6954112B2 (en) | Method of forming a variable frequency oscillator and structure therefor | |
| JPH0555828A (ja) | 発振器 | |
| JP4683084B2 (ja) | 発振回路および電子機器 | |
| JP2576193B2 (ja) | 発振回路 | |
| JP2003218634A (ja) | 発振回路 | |
| US20030145152A1 (en) | Voltage controlled oscillator capable of linear operation at very low frequencies | |
| JP6891888B2 (ja) | スイッチング回路、自動利得制御回路および位相同期回路 | |
| JP2003273670A (ja) | バイアス調整回路 | |
| US20050099214A1 (en) | Charge pump capable of responding to high frequency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4030291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |