JP3665641B2 - 放送受信回路、放送受信装置及び放送受信方法 - Google Patents
放送受信回路、放送受信装置及び放送受信方法 Download PDFInfo
- Publication number
- JP3665641B2 JP3665641B2 JP2003051410A JP2003051410A JP3665641B2 JP 3665641 B2 JP3665641 B2 JP 3665641B2 JP 2003051410 A JP2003051410 A JP 2003051410A JP 2003051410 A JP2003051410 A JP 2003051410A JP 3665641 B2 JP3665641 B2 JP 3665641B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- broadcast receiving
- unit
- broadcast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004891 communication Methods 0.000 claims description 23
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000001914 filtration Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 108010000126 Gabolysat PC60 Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
- H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
- H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/36—Circuit arrangements for, e.g. increasing the tuning range, linearizing the voltage-capacitance relationship, lowering noise, constant slope in different bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Television Receiver Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、放送受信回路に関し、特に電源電位を昇圧した昇圧電位に基づくチューニング制御信号を用いて選局を行う放送受信回路、放送受信装置及び放送受信方法に関する。
【０００２】
【従来の技術】
最近、放送信号の放送受信装置が小型化しつつあり、通信ユニットとして、例えば、ケーブルモデムに内蔵される製品が開発され製造されてきている。このような通信ユニットでは、放送信号の選局回路についても小型化されデジタル信号で制御されており、一例として、電源電位である５ＶをＤＣ−ＤＣコンバータ等で３０Ｖ等の昇圧電位に昇圧し、この昇圧電位に基づき、デジタル信号で制御されるＰＬＬ（Phase Locked Loop）回路で制御されるトランジスタにより、希望する放送局の周波数に対応する適正な電位をもつ制御信号を生成する。そして、この制御信号を可変ＢＰＦ（Band Pass Filter）や発振回路の可変容量（静電容量が可変）ダイオードへと供給し制御することで、ＲＦ（Radio Frequency）信号から所望の放送局の選局を行っている。
ここで、可変ＢＰＦや発振部に含まれている可変容量ダイオードのチューニング制御信号は、広い周波数帯域を選局の対象とするために、電源電位の５Ｖ等では電位不足となるため、上述したＤＣ−ＤＣコンバータ等で昇圧したものを用いている。しかしながら、ＤＣ−ＤＣコンバータからの昇圧電位が起動時の過渡期等において過大な値となって上述した可変容量ダイオードに印加すると可変容量ダイオードを破損する場合があるので保護が必要となる。
【０００３】
これに関連した従来技術として、ＤＣ−ＤＣコンバータ回路の電圧を制御するべくツェナーダイオードを用いた例（例えば、特許文献１参照）がある。この従来技術においては、ＤＣ−ＤＣコンバータ回路の出力にツェナーダイオードを用いることで、ツェナーダイオードの降伏電圧により、出力電圧を一定に抑制することが可能となる。
【０００４】
【特許文献１】
特開２００１−１０３７３８号公報。
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来技術においては、ツェナーダイオードの降伏電圧（例えば１２Ｖ）の値により出力電圧を一定に保っているため、ツェナーダイオードは、定常状態において常にブレークダウン動作を行っている。従って、定常状態において、ツェナーダイオードからのノイズが常に発生している状態にある。これにより、高周波であるＲＦ信号を扱う放送受信回路等ではこのノイズが高周波回路に悪影響を及ぼすこととなり、良好な受信状態を得ることができないという問題がある。又、更に、例えば、ケーブルモデム等に放送受信回路を内蔵するにあたり、受信ユニットは、デジタル制御を行いながら構造的にも非常に小型化が要求されており、従来技術においては、小型化の要求に答えることができないという問題がある。
【０００６】
本発明は、ＤＣ−ＤＣコンバータ回路の昇圧電位をツェナーダイオードを用いて定常状態でブレークダウンしない方法による電圧抑制を行いながら、小型化を可能とする放送受信回路、放送受信装置及び放送受信方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、ＲＦ（Radio Frequency）信号を受信し、受信したＲＦ信号から、入力された所定の制御信号に応じ、所望の放送信号が選択される選択部と、前記選択された放送信号を増幅する、集積回路内に設けられたアンプ部と、電源電位が入力され、入力された電源電位を昇圧して昇圧電位を出力する昇圧部と、前記集積回路内に設けられ、前記昇圧部から出力された前記昇圧電位を受けて前記所望の放送信号を指定するための前記制御信号を生成して前記選択部へ供給する制御部と、前記制御信号の電位の最大値よりも大きな電位値であるツェナー電圧値を有し、前記昇圧部から与えられる前記昇圧電位が前記ツェナー電圧値以下となるように前記昇圧電位を抑制するツェナーダイオードとを具備することを特徴とする放送受信回路である。
【０００８】
本発明に係る放送受信回路においては、放送信号の選局を行う選択部において、例えば、静電容量可変ダイオードを用いるべく、例えば、ＤＣ−ＤＣコンバータ回路により、５Ｖ等の電源電位を例えば３０Ｖ等の昇圧電位に昇圧して用いることとなる。そして、昇圧部により昇圧された昇圧電位は、制御部により、所望の放送局の周波数のフィルタリング処理をＲＦ信号に施し、更にこの周波数に応じた発振信号を生成するべく、所望の電位の制御信号が生成される。
【０００９】
このとき、ＤＣ−ＤＣコンバータ回路による昇圧電位が過渡期等において一時的に過大な電位となると、上述した静電容量可変ダイオードは破損する怖れがあるため、ツェナーダイオードにより保護されなければならない。しかし、ここで、本発明のツェナーダイオードは、制御信号の最大電位Ｖｔｍａｘよりも大きいツェナー電圧Ｖｚを有するものであり、例えば、電源起動時の過渡期等における過大な電位を接地電位へと放出させるものである。従って、従来装置のように、定常状態において常にツェナーダイオードのブレークダウン動作を行ってはいないため、ツェナーダイオードからのノイズが発生するという不具合を生じることなく、同時に、選択部の例えば静電容量可変ダイオードを過電圧から保護することができる。更に、ツェナーダイオードのブレークダウン動作のノイズの影響を受けることがない良好な受信を行うことができる。
【００１０】
又、更に本発明においては、放送受信回路の小型化を妨げる原因となるＩＦアンプや上述した制御部であるＰＬＬ回路等を、一つの集積回路として一体形成するものである。これにより、放送受信回路を小型化することができるため、デジタル制御されるケーブルモデムに受信ユニットを内蔵させることで、チューナ機能をもった高品質なモデムを提供することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態である放送受信回路、放送受信装置及び放送受信方法を詳細に説明する。
【００１２】
＜本発明に係る放送受信回路＞
初めに、本発明に係る放送受信回路を図面を用いて説明する。図１は、本発明に係る放送受信回路を示すブロック図である。
【００１３】
（構成）
本発明に係る放送受信回路２０は、図１に示すように、アンテナや分配器からＲＦ（Radio Frequency）信号が供給されるＲＦ入力端子１と、これに接続され、ＲＦ信号が供給される可変ＢＰＦ（Band Pass Filter）４と、ここからの出力を受けるミキサ−／発振器／ＰＬＬ／ＩＦアンプ内蔵の集積回路ＩＣ１とを有する。更に、例えば、＋５Ｖ等の内部の電源端子に抵抗等を介して接続されるＤＣ−ＤＣ−コンバータ（ＤＤＣ）１１と、この出力端に接続される抵抗Ｒ１と、この他端に一端を接続され他端を接地電位に接続されるツェナーダイオードＺＤと、抵抗Ｒ１の他端に接続される抵抗Ｒ２とを有する。
【００１４】
この抵抗Ｒ２の他端は、上述した集積回路ＩＣ１に接続され、又、可変ＢＰＦ４と発振部６−２とに接続される。集積回路ＩＣ１は、その出力端にコンデンサを介してＩＦ（Intermediate Frequency）出力端子に接続されている。更に、出力端子の一端がＳＡＷフィルタ１３に接続されその出力が入力端子に接続されている。
【００１５】
又、更に、可変ＢＰＦ４は、ＲＦ入力端子１が接続される入力端にコンデンサを介して静電容量可変ダイオードＶＣＤ１が接続され、カソード側に上述した抵抗Ｒ２からのチューニング制御電圧Ｖｔが供給される。又、アノード側にインダクタＬ１の一端が接続され他端が抵抗を介して接地され、又、コンデンサを介して出力端に接続される。
【００１６】
又、更に、発振部６−２は、上述した抵抗Ｒ２からのチューニング制御電圧Ｖｔが抵抗を介してカソード側に供給される静電容量可変ダイオードＶＣＤ２を有しており、カソードとアノードとの間には直列するコンデンサとインダクタＬ２が接続されており、更に、アノードは抵抗を介して接地されている。又、アノードとカソードとは、発振出力端として、それぞれ、コンデンサを介して集積回路ＩＣ１の入力端子に接続されている。
【００１７】
又、更に、集積回路ＩＣ１は、電源端子から電源電位Ｖｃｃが供給される。更に、集積回路ＩＣ１は、チューニング制御電圧Ｖｔを決定する制御部である、トランジスタＴｒ１とこのベースに制御信号を供給するＰＬＬ（Phase Locked Loop）回路１２とを有している。トランジスタＴｒ１は、端子を介して上述した抵抗Ｒ２の他端から昇圧電位が供給され、トランジスタＴｒ１の働きに応じて、チューニング制御電圧（Ｖｔ）を決定している。又、ＰＬＬ回路１２は、図示しない接続により図６で後述する制御部１５から所望の放送局に応じたコード信号を受けており、これに応じてフェーズドロックループを形成し、所望の放送局の放送信号が選局されるべく所望のチューニング制御電圧Ｖｔを特定する。ここで、所望の放送信号とは、ＶＨＦ（Very High Frequency）やＵＨＦ（Ultra High Frequency）、衛星放送等のテレビジョン放送であってもよいし、ＦＭ（Frequency Modulation）放送やＡＭ（Amplitude Modulation）放送等のラジオ放送信号であってもよいしインターネット等のデジタル通信データの変調信号でもよく、又、他の形態の放送信号であってもかまわない。
【００１８】
更に、集積回路ＩＣ１は、発振部６−２から発振信号を受ける発振器６を有しており、この出力がミキサ部５とＰＬＬ回１２に供給される。更に、可変ＢＰＦ４の出力が端子を介して同様にミキサ部５に供給される。ミキサ部５の出力が、集積回路ＩＣ１の外部に接続されるＳＡＷフィルタ１３に接続される。又、ＳＡＷフィルタ１３の出力を受けるＩＦアンプ１４が設けられ、この出力が集積回路ＩＣ１の出力端子に出力される。
【００１９】
（動作）
このような構成を有する本発明に係る放送受信回路２０は、以下のように動作するものである。図１において、ミキサー／発振器／ＰＬＬ／ＩＦアンプを内蔵する集積回路ＩＣ１内のＰＬＬ回路１２で駆動されるトランジスタＴｒ１は、チューニング制御信号Ｖｔを生成する。すなわち、例えば、後述する図６に示す制御部１５等から、所望の放送局の指定を意味するコード信号等がＰＬＬ回路１２に供給されると、ＰＬＬ回路１２は、これに応じた値の制御信号でトランジスタＴｒ１を制御することで、所望の放送局の周波数に応じたチューニング制御信号Ｖｔを生成する。そして、チューニング制御信号Ｖｔに応じて、集積回路ＩＣ１内の発振器６に接続されている発振部６−２の可変容量（静電容量が可変）ダイオードＶＣＤ２の容量値を変化させる。集積回路ＩＣ１内の発振器６は、可変容量ダイオードＶＣＤ２とインダクタＬ２の直列共振によりＰＬＬ回路の制御によって所望の共振周波数で発振する。このときチューニング制御信号Ｖｔの生成に用いられる電圧は、ＤＣ−ＤＣコンバータ回路１１によって、＋Ｂ端子から供給されるＤＣ−ＤＣコンバータ回路１１の入力電圧ＶｄｄｃｉをＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏに昇圧した昇圧電位である。
【００２０】
一方、ＲＦ入力端子１から入力されたＲＦ信号は、コンデンサを介して可変容量ダイオードＶＣＤ１に供給される。又、チューニング制御信号Ｖｔは、周波数可変ＢＰＦ４の可変容量ダイオードＶＣＤ１の容量を変化させる。このとき可変容量ダイオードＶＣＤ１とインダクタＬ１は、所望の放送信号のみを受信するべく、所望の受信チャンネルに同調されるように設計されており、ＲＦ信号は、所望の放送信号を中心とした信号のみにフィルタリングされた後に、集積回路ＩＣ１の入力端子に入力される。
【００２１】
集積回路ＩＣ１においては、発振器６で発振された発振信号と、周波数可変ＢＰＦ４を介されて集積回路ＩＣ１に入力された信号とが、集積回路ＩＣ１内のミキサー５に入力される。そして、発振器６で発振された信号周波数と、集積回路ＩＣ１に入力されたＲＦ信号との差の周波数に変換され、ＩＦ（Intermediate Frequency）信号として集積回路ＩＣ１から出力される。
【００２２】
このＩＦ信号は集積回路ＩＣ１に接続されたＳＡＷフィルタ１３を介され、隣接チャンネル等の不要信号を除去した後、再度集積回路ＩＣ１に入力される。集積回路ＩＣ１に入力されたＩＦ信号は集積回路ＩＣ１内のＩＦアンプ１４を介し所望の振幅に増幅される。その後ＩＦ信号は集積回路ＩＣ１から出力され、コンデンサ等を介してＩＦ出力端子に供給される。
【００２３】
そして、その後、このＩＦ出力端子からのＩＦ信号は、例えば、後述する図６のフィルタ回路部４０の入力端に供給され、復調処理等を施されて映像信号やオーディオ信号やデジタル通信データの変調信号へと変換されることとなる。
【００２４】
（本発明に係るツェナーダイオードＺＤの働き）
上述した構成及び動作を有する本発明に係る放送受信回路２０においては、上述したように、可変ＢＰＦ４や発振部６−２が有する可変容量ダイオードＶＣＤ１，ＶＣＤ２によりフィルタリングされたり、対応の発振信号を発振したりするため、可変容量ダイオードＶＣＤ１，ＶＣＤ２に印加されるチューニング制御電圧Ｖｔは、高い直流電圧であることが必須とされており、一例で３０Ｖ乃至１５Ｖ等の印加電圧が必要となる。このような高い印加電圧は、放送受信回路２０の電源電位が例えば５Ｖであれば、このまま電源電位を使用して可変容量ダイオードＶＣＤ１，ＶＣＤ２を制御することはできず、ＤＣ−ＤＣコンバータ回路１１等を用いて昇圧処理を施した後の昇圧電位として提供される必要がある。
【００２５】
ここで、現実的には、放送受信回路２０のコストをできるだけ落とすべく、安価なＤＣ−ＤＣコンバータ回路を用いると一般的にＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏのばらつき幅は大きくなる。この大きいばらつき幅を考慮しながら選局に必要な最大電圧Ｖｔｍａｘを確保するためには、ＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏのばらつき最大電圧が非常に高いＤＣ−ＤＣコンバータ回路を設計する必要がある。
【００２６】
ここで、ケーブルモデムの電源を投入した直後のＰＬＬ動作が始まらない期間、すなわち過渡期においては、トランジスタＴｒ１がオフの状態にあり、この出力電圧Ｖｄｄｃｏが保護抵抗Ｒ１，Ｒ２の電圧降下を経た出力電圧Ｖｔとして、可変容量ダイオードＶＣＤ１，ＶＣＤ２に印加される。もし、このときの出力電圧Ｖｔが可変容量ダイオードＶＣＤ１，ＶＣＤ２の逆耐電圧Ｖｒ以上であると可変容量ダイオードＶＣＤ１，ＶＣＤ２を破損、劣化させる恐れがある。
【００２７】
そこで、このような放送受信回路２０において、ＤＣ−ＤＣコンバータ回路出力とトランジスタＴｒ１の間にツェナーダイオードＺＤを配置して、このような過大な出力電圧Ｖｔを適宜、接地側へと放出することで、制御電圧Ｖｔを抑制する。このときツェナーダイオードＺＤのツェナー電圧Ｖｚは、
Ｖｒ＞Ｖｚ＞Ｖｔｍａｘ
となるように選ぶ。ただし、ここで抵抗Ｒ２による電圧降下は微小であると考えて省略している。
【００２８】
このような値にツェナー電圧Ｖｚを選ぶことにより、電源投入の直後のＰＬＬ動作が始まらない期間は、ＤＣ−ＤＣコンバータ回路１１の出力電圧ＶｄｄｃｏがツェナーダイオードＺＤの逆耐電圧Ｖｒより高くても、ツェナーダイオードＺＤの降状特性により制御電圧Ｖｔはツェナー電圧Ｖｚに低下させられる。従って、これにより、本発明に係る放送受信回路２０においては、静電容量可変ダイオードＶＣＤ１，２に逆耐電圧Ｖｒ以上の電圧が印加されることはないので、静電容量可変ダイオードＶＣＤの破損、劣化を招くおそれがなくなる。
【００２９】
又、受信回路２０が過渡期から定常状態へと移行して、ＰＬＬ回路１２によるＰＬＬ動作が始まれば、チューニング制御信号Ｖｔは常にチューニング制御信号の最大電位Ｖｔｍａｘ以下となるため、チューニング制御信号Ｖｔがツェナー電圧Ｖｚ以上になることはない。よって、ツェナーダイオードＺＤが降状特性によるブレークダウン動作状態にはならない。従って、選局時等の定常状態においては、ツェナーダイオードＺＤの降状特性による雑音の発生もなく、良好な品質の受信を行うことが可能となる。
【００３０】
又、更に、図１に示すように、本発明に係る受信回路２０においては、図６乃至図８で後述するように、受信ユニットとしてケーブルモデムＭ内に組み込む場合に、可能な限り小型化する必要が生じる。本発明によれば、図１に示すように、制御部であるトランジスタＴｒ１やＰＬＬ回路１２及び、発振器６、ミキサー５、ＩＦアンプ１４等を一つに集積回路ＩＣ１のチップとして一体形成することにより、受信回路２０を小型化して、ケーブルモデムＭ等に組み込むことが可能となる。
【００３１】
＜本発明に係る受信回路の他の構成例＞
又、本発明に係る受信回路は、図１に示した場合だけではなく、他の効果的な構成が可能である。図２は、本発明に係る受信回路であり、電圧降下の抵抗を一つだけ用いた場合を示すブロック図、図３は、同じく、ＤＤＣを集積回路内に設けた場合を示すブロック図、図４は、同じく、ＤＤＣ及び抵抗を集積回路内に設けた場合を示すブロック図、図５は、同じく、ＤＤＣ、抵抗及びツェナーダイオードを集積回路内に設けた場合のブロック図である。以下、図１との構成的に相違する部分を中心に説明する。
図２において、ＤＣ−ＤＣコンバータ回路１１の出力電圧Ｖｄｄｃｏは、図１に示すように必ずしも二つの抵抗素子Ｒ１とＲ２により電圧降下させる必要はなく、図２に示すように、一つだけの抵抗素子Ｒ１によるものであっても可能であり、これにより受信回路２０の簡易化を図ることができる。
【００３２】
又、図３において、ＤＣ−ＤＣコンバータ回路１１−２は、集積回路ＩＣ２の内部に設けることも可能であり、これにより、受信回路の一層の小型化を図ることが可能となる。
【００３３】
又、図４において、ＤＣ−ＤＣコンバータ回路１１−２だけではなく、二つの抵抗素子Ｒ１及びＲ２をも、集積回路ＩＣ３の内部に設けることが可能であり、これにより、受信回路の一層の小型化を図ることが可能となる。
【００３４】
又、図５において、ＤＣ−ＤＣコンバータ回路１１−２、二つの抵抗素子Ｒ１及びＲ２だけではなく、ツェナーダイオードＺＤ２をも、集積回路ＩＣ３の内部に設けることが可能であり、同様に、受信回路の一層の小型化を図ることが可能となる。
【００３５】
＜本発明に係る放送受信装置の一例＞
次に、上述した本発明に係る受信回路を受信ユニットとして内蔵したケーブルモデムとしての放送受信装置Ｍの例を図面を用いて詳細に説明する。図６は、本発明に係る放送受信装置の一例の概略構成を示すブロック図、図７は、本発明に係る放送受信装置と接続されるＰＣの一例の外観を示す外観図、図８は、同じく、放送受信装置の基板の一例を示す外観図である。
【００３６】
本発明に係る放送受信装置Ｍは、図６において、上述した本発明に係る受信回路２０に応じたチューナ部として有しており、この後段のフィルタ回路部４０、復調部３０、通信部５０を有している。これらの各部の全体の動作を制御するための制御部１５が接続されている。更に、ＲＦ入力端子１は、ＲＦ信号を供給するＲＦ分配器７０にケーブルを介して接続されており、又、通信部に接続されるＬＡＮ端子１６が、ネットワークＬを介して、例えば、外部のＰＣ（Personal Computer）に接続されている。
【００３７】
ここで、チューナ部２０は、ＲＦ入力端子１から供給されるＲＦ信号の利得を増幅する利得制御部２と、後段の増幅器３と、上述したバンドパスフィルタ４と、ミキサー５及びこれに発振信号を供給する発振部６が接続されている。
【００３８】
更に、フィルタ回路部４０においては、ミキサー５から供給されるＩＦ信号をフィルタ処理する帯域通過フィルタであるＳＡＷフィルタ１３と、フィルタ処理したＩＦアンプ１４、及び、高域周波数のみを通過させる高域通過フィルタ（ＨＰＦ：High Pass Filter）４３を有している。
【００３９】
更に、復調部３０においては、高域通過フィルタ４３の出力をＡ／Ｄ変換するためのＡ／Ｄコンバータ９と、この変換されたデジタル信号のデジタル復調処理を行うデジタル復調回路１０を有している。更に、復調されたデジタル信号は図示しない誤り訂正回路で誤り訂正が施される。
【００４０】
更に、通信部５０においては、例えば、イーサネットインタフェース５１が設けられており、通常のネットワークモデムの機能を備えると共に、復調部３０の復調された放送信号であるデジタル信号を、ネットワークＬで接続された、例えば、上述したＰＣ６０へと供給する。
【００４１】
又、図７は、ネットワークＬで接続されたＰＣ６０と本発明に係る通信装置Ｍの一例の外観を示している。ここで、例えば、図７で示すような通信装置Ｍに接続されたＰＣ６０において、インターネットを行うためのアプリケーション等をＰＣ６０上に起動させることにより、ユーザからの指示に応じて、例えば、希望のインターネット上のＵＲＬ等のアドレスを指定することで、このＵＲＬに応じたデータを通信装置Ｍへ供給する。通信装置Ｍにおいては、このデータを受けて、制御部１５の制御の元でＣＡＴＶセンター局の指示の周波数帯域でＵＲＬのデータのダウンロードのリクエストデータを送信する。その後通信装置ＭはＣＡＴＶセンター局の指示の周波数帯域に応じた選局を、上述した受信回路２０における選局機能を用いて行うことにより、所望のＵＲＬのデジタル通信データを受信する。そして、受信したＵＲＬのデジタル通信データを復調部３０で復調し、復調されたＵＲＬのデータが、通信部５０のイーサネットＩ／Ｆ５１を介して、ネットワークＬで接続されたＰＣ６０へと供給されるものである。これにより、ユーザは、ネットワークＬで接続されたＰＣ６０により、モデム機能を有する通信装置Ｍによって、希望のインターネット上のＵＲＬデータを受信することが可能となる。
【００４２】
又、図８は、通信装置Ｍの回路基板の一例の外観を示している。ここでは、通信装置ＭはＬＡＮ等の通信用端子１６をもつモデム機能を有しており、通信回路２０は、例えばメモリ１７と分離させるべく、金属部材で囲われた状態でユニットとして設けられている。このように、金属部材で分離独立させて設けることにより、メモリ１７から発生する高周波ノイズの影響により、通信回路２０が送受信する際の品質の劣化や誤動作する等の不具合を回避することが可能となる。
【００４３】
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。
【００４４】
【発明の効果】
以上詳述したように本発明によれば、受信回路の選局部に与えられる制御信号の元となるＤＣ−ＤＣコンバータ回路からの昇圧電位が、電源起動時等の過大電位となって静電容量可変ダイオードを破損することを回避するべく、制御信号の最大電位Ｖｔｍａｘよりも大きいツェナー電圧Ｖｚを有するツェナーダイオードで、昇圧電位を抑制するものである。本発明においては、定常状態においては、ツェナーダイオードのブレークダウン動作を行わないため、ツェナーダイオードからのノイズの影響がない良好な受信を行うことができ、又、受信回路の構成の一部を集積回路化することにより小型化を図ることで、ネットワークモデム等に内蔵することが可能な受信回路、放送受信装置及び放送受信方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る受信回路の一例を示すブロック図。
【図２】 本発明に係る受信回路の他の一例を示すブロック図。
【図３】 本発明に係る受信回路のＤＤＣを集積回路内に設けた一例を示すブロック図。
【図４】 本発明に係る受信回路のＤＤＣ及び抵抗を集積回路内に設けた一例を示すブロック図。
【図５】 本発明に係る受信回路のＤＤＣ、抵抗及びツェナーダイオードを集積回路内に設けた一例を示すブロック図。
【図６】 本発明に係る放送受信装置の一例の概略構成を示すブロック図。
【図７】 本発明に係る放送受信装置と接続されるＰＣの一例の外観を示す外観図。
【図８】 本発明に係る放送受信装置の基板の一例を示す外観図。
【符号の説明】
４…可変ＢＰＦ、５…ミキサー、６…発振器、６−２…発振部、１１…ＤＣ−ＤＣコンバータ回路、１２…ＰＬＬ回路、１３…ＳＡＷフィルタ、１４…ＩＦアンプ、１５…制御部、２０…チューナ部、３０…復調部、４０…フィルタ回路部、５０…通信部、６０…外部ＰＣ、７０…ＲＦ分配器。
【発明の属する技術分野】
この発明は、放送受信回路に関し、特に電源電位を昇圧した昇圧電位に基づくチューニング制御信号を用いて選局を行う放送受信回路、放送受信装置及び放送受信方法に関する。
【０００２】
【従来の技術】
最近、放送信号の放送受信装置が小型化しつつあり、通信ユニットとして、例えば、ケーブルモデムに内蔵される製品が開発され製造されてきている。このような通信ユニットでは、放送信号の選局回路についても小型化されデジタル信号で制御されており、一例として、電源電位である５ＶをＤＣ−ＤＣコンバータ等で３０Ｖ等の昇圧電位に昇圧し、この昇圧電位に基づき、デジタル信号で制御されるＰＬＬ（Phase Locked Loop）回路で制御されるトランジスタにより、希望する放送局の周波数に対応する適正な電位をもつ制御信号を生成する。そして、この制御信号を可変ＢＰＦ（Band Pass Filter）や発振回路の可変容量（静電容量が可変）ダイオードへと供給し制御することで、ＲＦ（Radio Frequency）信号から所望の放送局の選局を行っている。
ここで、可変ＢＰＦや発振部に含まれている可変容量ダイオードのチューニング制御信号は、広い周波数帯域を選局の対象とするために、電源電位の５Ｖ等では電位不足となるため、上述したＤＣ−ＤＣコンバータ等で昇圧したものを用いている。しかしながら、ＤＣ−ＤＣコンバータからの昇圧電位が起動時の過渡期等において過大な値となって上述した可変容量ダイオードに印加すると可変容量ダイオードを破損する場合があるので保護が必要となる。
【０００３】
これに関連した従来技術として、ＤＣ−ＤＣコンバータ回路の電圧を制御するべくツェナーダイオードを用いた例（例えば、特許文献１参照）がある。この従来技術においては、ＤＣ−ＤＣコンバータ回路の出力にツェナーダイオードを用いることで、ツェナーダイオードの降伏電圧により、出力電圧を一定に抑制することが可能となる。
【０００４】
【特許文献１】
特開２００１−１０３７３８号公報。
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来技術においては、ツェナーダイオードの降伏電圧（例えば１２Ｖ）の値により出力電圧を一定に保っているため、ツェナーダイオードは、定常状態において常にブレークダウン動作を行っている。従って、定常状態において、ツェナーダイオードからのノイズが常に発生している状態にある。これにより、高周波であるＲＦ信号を扱う放送受信回路等ではこのノイズが高周波回路に悪影響を及ぼすこととなり、良好な受信状態を得ることができないという問題がある。又、更に、例えば、ケーブルモデム等に放送受信回路を内蔵するにあたり、受信ユニットは、デジタル制御を行いながら構造的にも非常に小型化が要求されており、従来技術においては、小型化の要求に答えることができないという問題がある。
【０００６】
本発明は、ＤＣ−ＤＣコンバータ回路の昇圧電位をツェナーダイオードを用いて定常状態でブレークダウンしない方法による電圧抑制を行いながら、小型化を可能とする放送受信回路、放送受信装置及び放送受信方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、ＲＦ（Radio Frequency）信号を受信し、受信したＲＦ信号から、入力された所定の制御信号に応じ、所望の放送信号が選択される選択部と、前記選択された放送信号を増幅する、集積回路内に設けられたアンプ部と、電源電位が入力され、入力された電源電位を昇圧して昇圧電位を出力する昇圧部と、前記集積回路内に設けられ、前記昇圧部から出力された前記昇圧電位を受けて前記所望の放送信号を指定するための前記制御信号を生成して前記選択部へ供給する制御部と、前記制御信号の電位の最大値よりも大きな電位値であるツェナー電圧値を有し、前記昇圧部から与えられる前記昇圧電位が前記ツェナー電圧値以下となるように前記昇圧電位を抑制するツェナーダイオードとを具備することを特徴とする放送受信回路である。
【０００８】
本発明に係る放送受信回路においては、放送信号の選局を行う選択部において、例えば、静電容量可変ダイオードを用いるべく、例えば、ＤＣ−ＤＣコンバータ回路により、５Ｖ等の電源電位を例えば３０Ｖ等の昇圧電位に昇圧して用いることとなる。そして、昇圧部により昇圧された昇圧電位は、制御部により、所望の放送局の周波数のフィルタリング処理をＲＦ信号に施し、更にこの周波数に応じた発振信号を生成するべく、所望の電位の制御信号が生成される。
【０００９】
このとき、ＤＣ−ＤＣコンバータ回路による昇圧電位が過渡期等において一時的に過大な電位となると、上述した静電容量可変ダイオードは破損する怖れがあるため、ツェナーダイオードにより保護されなければならない。しかし、ここで、本発明のツェナーダイオードは、制御信号の最大電位Ｖｔｍａｘよりも大きいツェナー電圧Ｖｚを有するものであり、例えば、電源起動時の過渡期等における過大な電位を接地電位へと放出させるものである。従って、従来装置のように、定常状態において常にツェナーダイオードのブレークダウン動作を行ってはいないため、ツェナーダイオードからのノイズが発生するという不具合を生じることなく、同時に、選択部の例えば静電容量可変ダイオードを過電圧から保護することができる。更に、ツェナーダイオードのブレークダウン動作のノイズの影響を受けることがない良好な受信を行うことができる。
【００１０】
又、更に本発明においては、放送受信回路の小型化を妨げる原因となるＩＦアンプや上述した制御部であるＰＬＬ回路等を、一つの集積回路として一体形成するものである。これにより、放送受信回路を小型化することができるため、デジタル制御されるケーブルモデムに受信ユニットを内蔵させることで、チューナ機能をもった高品質なモデムを提供することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態である放送受信回路、放送受信装置及び放送受信方法を詳細に説明する。
【００１２】
＜本発明に係る放送受信回路＞
初めに、本発明に係る放送受信回路を図面を用いて説明する。図１は、本発明に係る放送受信回路を示すブロック図である。
【００１３】
（構成）
本発明に係る放送受信回路２０は、図１に示すように、アンテナや分配器からＲＦ（Radio Frequency）信号が供給されるＲＦ入力端子１と、これに接続され、ＲＦ信号が供給される可変ＢＰＦ（Band Pass Filter）４と、ここからの出力を受けるミキサ−／発振器／ＰＬＬ／ＩＦアンプ内蔵の集積回路ＩＣ１とを有する。更に、例えば、＋５Ｖ等の内部の電源端子に抵抗等を介して接続されるＤＣ−ＤＣ−コンバータ（ＤＤＣ）１１と、この出力端に接続される抵抗Ｒ１と、この他端に一端を接続され他端を接地電位に接続されるツェナーダイオードＺＤと、抵抗Ｒ１の他端に接続される抵抗Ｒ２とを有する。
【００１４】
この抵抗Ｒ２の他端は、上述した集積回路ＩＣ１に接続され、又、可変ＢＰＦ４と発振部６−２とに接続される。集積回路ＩＣ１は、その出力端にコンデンサを介してＩＦ（Intermediate Frequency）出力端子に接続されている。更に、出力端子の一端がＳＡＷフィルタ１３に接続されその出力が入力端子に接続されている。
【００１５】
又、更に、可変ＢＰＦ４は、ＲＦ入力端子１が接続される入力端にコンデンサを介して静電容量可変ダイオードＶＣＤ１が接続され、カソード側に上述した抵抗Ｒ２からのチューニング制御電圧Ｖｔが供給される。又、アノード側にインダクタＬ１の一端が接続され他端が抵抗を介して接地され、又、コンデンサを介して出力端に接続される。
【００１６】
又、更に、発振部６−２は、上述した抵抗Ｒ２からのチューニング制御電圧Ｖｔが抵抗を介してカソード側に供給される静電容量可変ダイオードＶＣＤ２を有しており、カソードとアノードとの間には直列するコンデンサとインダクタＬ２が接続されており、更に、アノードは抵抗を介して接地されている。又、アノードとカソードとは、発振出力端として、それぞれ、コンデンサを介して集積回路ＩＣ１の入力端子に接続されている。
【００１７】
又、更に、集積回路ＩＣ１は、電源端子から電源電位Ｖｃｃが供給される。更に、集積回路ＩＣ１は、チューニング制御電圧Ｖｔを決定する制御部である、トランジスタＴｒ１とこのベースに制御信号を供給するＰＬＬ（Phase Locked Loop）回路１２とを有している。トランジスタＴｒ１は、端子を介して上述した抵抗Ｒ２の他端から昇圧電位が供給され、トランジスタＴｒ１の働きに応じて、チューニング制御電圧（Ｖｔ）を決定している。又、ＰＬＬ回路１２は、図示しない接続により図６で後述する制御部１５から所望の放送局に応じたコード信号を受けており、これに応じてフェーズドロックループを形成し、所望の放送局の放送信号が選局されるべく所望のチューニング制御電圧Ｖｔを特定する。ここで、所望の放送信号とは、ＶＨＦ（Very High Frequency）やＵＨＦ（Ultra High Frequency）、衛星放送等のテレビジョン放送であってもよいし、ＦＭ（Frequency Modulation）放送やＡＭ（Amplitude Modulation）放送等のラジオ放送信号であってもよいしインターネット等のデジタル通信データの変調信号でもよく、又、他の形態の放送信号であってもかまわない。
【００１８】
更に、集積回路ＩＣ１は、発振部６−２から発振信号を受ける発振器６を有しており、この出力がミキサ部５とＰＬＬ回１２に供給される。更に、可変ＢＰＦ４の出力が端子を介して同様にミキサ部５に供給される。ミキサ部５の出力が、集積回路ＩＣ１の外部に接続されるＳＡＷフィルタ１３に接続される。又、ＳＡＷフィルタ１３の出力を受けるＩＦアンプ１４が設けられ、この出力が集積回路ＩＣ１の出力端子に出力される。
【００１９】
（動作）
このような構成を有する本発明に係る放送受信回路２０は、以下のように動作するものである。図１において、ミキサー／発振器／ＰＬＬ／ＩＦアンプを内蔵する集積回路ＩＣ１内のＰＬＬ回路１２で駆動されるトランジスタＴｒ１は、チューニング制御信号Ｖｔを生成する。すなわち、例えば、後述する図６に示す制御部１５等から、所望の放送局の指定を意味するコード信号等がＰＬＬ回路１２に供給されると、ＰＬＬ回路１２は、これに応じた値の制御信号でトランジスタＴｒ１を制御することで、所望の放送局の周波数に応じたチューニング制御信号Ｖｔを生成する。そして、チューニング制御信号Ｖｔに応じて、集積回路ＩＣ１内の発振器６に接続されている発振部６−２の可変容量（静電容量が可変）ダイオードＶＣＤ２の容量値を変化させる。集積回路ＩＣ１内の発振器６は、可変容量ダイオードＶＣＤ２とインダクタＬ２の直列共振によりＰＬＬ回路の制御によって所望の共振周波数で発振する。このときチューニング制御信号Ｖｔの生成に用いられる電圧は、ＤＣ−ＤＣコンバータ回路１１によって、＋Ｂ端子から供給されるＤＣ−ＤＣコンバータ回路１１の入力電圧ＶｄｄｃｉをＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏに昇圧した昇圧電位である。
【００２０】
一方、ＲＦ入力端子１から入力されたＲＦ信号は、コンデンサを介して可変容量ダイオードＶＣＤ１に供給される。又、チューニング制御信号Ｖｔは、周波数可変ＢＰＦ４の可変容量ダイオードＶＣＤ１の容量を変化させる。このとき可変容量ダイオードＶＣＤ１とインダクタＬ１は、所望の放送信号のみを受信するべく、所望の受信チャンネルに同調されるように設計されており、ＲＦ信号は、所望の放送信号を中心とした信号のみにフィルタリングされた後に、集積回路ＩＣ１の入力端子に入力される。
【００２１】
集積回路ＩＣ１においては、発振器６で発振された発振信号と、周波数可変ＢＰＦ４を介されて集積回路ＩＣ１に入力された信号とが、集積回路ＩＣ１内のミキサー５に入力される。そして、発振器６で発振された信号周波数と、集積回路ＩＣ１に入力されたＲＦ信号との差の周波数に変換され、ＩＦ（Intermediate Frequency）信号として集積回路ＩＣ１から出力される。
【００２２】
このＩＦ信号は集積回路ＩＣ１に接続されたＳＡＷフィルタ１３を介され、隣接チャンネル等の不要信号を除去した後、再度集積回路ＩＣ１に入力される。集積回路ＩＣ１に入力されたＩＦ信号は集積回路ＩＣ１内のＩＦアンプ１４を介し所望の振幅に増幅される。その後ＩＦ信号は集積回路ＩＣ１から出力され、コンデンサ等を介してＩＦ出力端子に供給される。
【００２３】
そして、その後、このＩＦ出力端子からのＩＦ信号は、例えば、後述する図６のフィルタ回路部４０の入力端に供給され、復調処理等を施されて映像信号やオーディオ信号やデジタル通信データの変調信号へと変換されることとなる。
【００２４】
（本発明に係るツェナーダイオードＺＤの働き）
上述した構成及び動作を有する本発明に係る放送受信回路２０においては、上述したように、可変ＢＰＦ４や発振部６−２が有する可変容量ダイオードＶＣＤ１，ＶＣＤ２によりフィルタリングされたり、対応の発振信号を発振したりするため、可変容量ダイオードＶＣＤ１，ＶＣＤ２に印加されるチューニング制御電圧Ｖｔは、高い直流電圧であることが必須とされており、一例で３０Ｖ乃至１５Ｖ等の印加電圧が必要となる。このような高い印加電圧は、放送受信回路２０の電源電位が例えば５Ｖであれば、このまま電源電位を使用して可変容量ダイオードＶＣＤ１，ＶＣＤ２を制御することはできず、ＤＣ−ＤＣコンバータ回路１１等を用いて昇圧処理を施した後の昇圧電位として提供される必要がある。
【００２５】
ここで、現実的には、放送受信回路２０のコストをできるだけ落とすべく、安価なＤＣ−ＤＣコンバータ回路を用いると一般的にＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏのばらつき幅は大きくなる。この大きいばらつき幅を考慮しながら選局に必要な最大電圧Ｖｔｍａｘを確保するためには、ＤＣ−ＤＣコンバータ回路の出力電圧Ｖｄｄｃｏのばらつき最大電圧が非常に高いＤＣ−ＤＣコンバータ回路を設計する必要がある。
【００２６】
ここで、ケーブルモデムの電源を投入した直後のＰＬＬ動作が始まらない期間、すなわち過渡期においては、トランジスタＴｒ１がオフの状態にあり、この出力電圧Ｖｄｄｃｏが保護抵抗Ｒ１，Ｒ２の電圧降下を経た出力電圧Ｖｔとして、可変容量ダイオードＶＣＤ１，ＶＣＤ２に印加される。もし、このときの出力電圧Ｖｔが可変容量ダイオードＶＣＤ１，ＶＣＤ２の逆耐電圧Ｖｒ以上であると可変容量ダイオードＶＣＤ１，ＶＣＤ２を破損、劣化させる恐れがある。
【００２７】
そこで、このような放送受信回路２０において、ＤＣ−ＤＣコンバータ回路出力とトランジスタＴｒ１の間にツェナーダイオードＺＤを配置して、このような過大な出力電圧Ｖｔを適宜、接地側へと放出することで、制御電圧Ｖｔを抑制する。このときツェナーダイオードＺＤのツェナー電圧Ｖｚは、
Ｖｒ＞Ｖｚ＞Ｖｔｍａｘ
となるように選ぶ。ただし、ここで抵抗Ｒ２による電圧降下は微小であると考えて省略している。
【００２８】
このような値にツェナー電圧Ｖｚを選ぶことにより、電源投入の直後のＰＬＬ動作が始まらない期間は、ＤＣ−ＤＣコンバータ回路１１の出力電圧ＶｄｄｃｏがツェナーダイオードＺＤの逆耐電圧Ｖｒより高くても、ツェナーダイオードＺＤの降状特性により制御電圧Ｖｔはツェナー電圧Ｖｚに低下させられる。従って、これにより、本発明に係る放送受信回路２０においては、静電容量可変ダイオードＶＣＤ１，２に逆耐電圧Ｖｒ以上の電圧が印加されることはないので、静電容量可変ダイオードＶＣＤの破損、劣化を招くおそれがなくなる。
【００２９】
又、受信回路２０が過渡期から定常状態へと移行して、ＰＬＬ回路１２によるＰＬＬ動作が始まれば、チューニング制御信号Ｖｔは常にチューニング制御信号の最大電位Ｖｔｍａｘ以下となるため、チューニング制御信号Ｖｔがツェナー電圧Ｖｚ以上になることはない。よって、ツェナーダイオードＺＤが降状特性によるブレークダウン動作状態にはならない。従って、選局時等の定常状態においては、ツェナーダイオードＺＤの降状特性による雑音の発生もなく、良好な品質の受信を行うことが可能となる。
【００３０】
又、更に、図１に示すように、本発明に係る受信回路２０においては、図６乃至図８で後述するように、受信ユニットとしてケーブルモデムＭ内に組み込む場合に、可能な限り小型化する必要が生じる。本発明によれば、図１に示すように、制御部であるトランジスタＴｒ１やＰＬＬ回路１２及び、発振器６、ミキサー５、ＩＦアンプ１４等を一つに集積回路ＩＣ１のチップとして一体形成することにより、受信回路２０を小型化して、ケーブルモデムＭ等に組み込むことが可能となる。
【００３１】
＜本発明に係る受信回路の他の構成例＞
又、本発明に係る受信回路は、図１に示した場合だけではなく、他の効果的な構成が可能である。図２は、本発明に係る受信回路であり、電圧降下の抵抗を一つだけ用いた場合を示すブロック図、図３は、同じく、ＤＤＣを集積回路内に設けた場合を示すブロック図、図４は、同じく、ＤＤＣ及び抵抗を集積回路内に設けた場合を示すブロック図、図５は、同じく、ＤＤＣ、抵抗及びツェナーダイオードを集積回路内に設けた場合のブロック図である。以下、図１との構成的に相違する部分を中心に説明する。
図２において、ＤＣ−ＤＣコンバータ回路１１の出力電圧Ｖｄｄｃｏは、図１に示すように必ずしも二つの抵抗素子Ｒ１とＲ２により電圧降下させる必要はなく、図２に示すように、一つだけの抵抗素子Ｒ１によるものであっても可能であり、これにより受信回路２０の簡易化を図ることができる。
【００３２】
又、図３において、ＤＣ−ＤＣコンバータ回路１１−２は、集積回路ＩＣ２の内部に設けることも可能であり、これにより、受信回路の一層の小型化を図ることが可能となる。
【００３３】
又、図４において、ＤＣ−ＤＣコンバータ回路１１−２だけではなく、二つの抵抗素子Ｒ１及びＲ２をも、集積回路ＩＣ３の内部に設けることが可能であり、これにより、受信回路の一層の小型化を図ることが可能となる。
【００３４】
又、図５において、ＤＣ−ＤＣコンバータ回路１１−２、二つの抵抗素子Ｒ１及びＲ２だけではなく、ツェナーダイオードＺＤ２をも、集積回路ＩＣ３の内部に設けることが可能であり、同様に、受信回路の一層の小型化を図ることが可能となる。
【００３５】
＜本発明に係る放送受信装置の一例＞
次に、上述した本発明に係る受信回路を受信ユニットとして内蔵したケーブルモデムとしての放送受信装置Ｍの例を図面を用いて詳細に説明する。図６は、本発明に係る放送受信装置の一例の概略構成を示すブロック図、図７は、本発明に係る放送受信装置と接続されるＰＣの一例の外観を示す外観図、図８は、同じく、放送受信装置の基板の一例を示す外観図である。
【００３６】
本発明に係る放送受信装置Ｍは、図６において、上述した本発明に係る受信回路２０に応じたチューナ部として有しており、この後段のフィルタ回路部４０、復調部３０、通信部５０を有している。これらの各部の全体の動作を制御するための制御部１５が接続されている。更に、ＲＦ入力端子１は、ＲＦ信号を供給するＲＦ分配器７０にケーブルを介して接続されており、又、通信部に接続されるＬＡＮ端子１６が、ネットワークＬを介して、例えば、外部のＰＣ（Personal Computer）に接続されている。
【００３７】
ここで、チューナ部２０は、ＲＦ入力端子１から供給されるＲＦ信号の利得を増幅する利得制御部２と、後段の増幅器３と、上述したバンドパスフィルタ４と、ミキサー５及びこれに発振信号を供給する発振部６が接続されている。
【００３８】
更に、フィルタ回路部４０においては、ミキサー５から供給されるＩＦ信号をフィルタ処理する帯域通過フィルタであるＳＡＷフィルタ１３と、フィルタ処理したＩＦアンプ１４、及び、高域周波数のみを通過させる高域通過フィルタ（ＨＰＦ：High Pass Filter）４３を有している。
【００３９】
更に、復調部３０においては、高域通過フィルタ４３の出力をＡ／Ｄ変換するためのＡ／Ｄコンバータ９と、この変換されたデジタル信号のデジタル復調処理を行うデジタル復調回路１０を有している。更に、復調されたデジタル信号は図示しない誤り訂正回路で誤り訂正が施される。
【００４０】
更に、通信部５０においては、例えば、イーサネットインタフェース５１が設けられており、通常のネットワークモデムの機能を備えると共に、復調部３０の復調された放送信号であるデジタル信号を、ネットワークＬで接続された、例えば、上述したＰＣ６０へと供給する。
【００４１】
又、図７は、ネットワークＬで接続されたＰＣ６０と本発明に係る通信装置Ｍの一例の外観を示している。ここで、例えば、図７で示すような通信装置Ｍに接続されたＰＣ６０において、インターネットを行うためのアプリケーション等をＰＣ６０上に起動させることにより、ユーザからの指示に応じて、例えば、希望のインターネット上のＵＲＬ等のアドレスを指定することで、このＵＲＬに応じたデータを通信装置Ｍへ供給する。通信装置Ｍにおいては、このデータを受けて、制御部１５の制御の元でＣＡＴＶセンター局の指示の周波数帯域でＵＲＬのデータのダウンロードのリクエストデータを送信する。その後通信装置ＭはＣＡＴＶセンター局の指示の周波数帯域に応じた選局を、上述した受信回路２０における選局機能を用いて行うことにより、所望のＵＲＬのデジタル通信データを受信する。そして、受信したＵＲＬのデジタル通信データを復調部３０で復調し、復調されたＵＲＬのデータが、通信部５０のイーサネットＩ／Ｆ５１を介して、ネットワークＬで接続されたＰＣ６０へと供給されるものである。これにより、ユーザは、ネットワークＬで接続されたＰＣ６０により、モデム機能を有する通信装置Ｍによって、希望のインターネット上のＵＲＬデータを受信することが可能となる。
【００４２】
又、図８は、通信装置Ｍの回路基板の一例の外観を示している。ここでは、通信装置ＭはＬＡＮ等の通信用端子１６をもつモデム機能を有しており、通信回路２０は、例えばメモリ１７と分離させるべく、金属部材で囲われた状態でユニットとして設けられている。このように、金属部材で分離独立させて設けることにより、メモリ１７から発生する高周波ノイズの影響により、通信回路２０が送受信する際の品質の劣化や誤動作する等の不具合を回避することが可能となる。
【００４３】
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。
【００４４】
【発明の効果】
以上詳述したように本発明によれば、受信回路の選局部に与えられる制御信号の元となるＤＣ−ＤＣコンバータ回路からの昇圧電位が、電源起動時等の過大電位となって静電容量可変ダイオードを破損することを回避するべく、制御信号の最大電位Ｖｔｍａｘよりも大きいツェナー電圧Ｖｚを有するツェナーダイオードで、昇圧電位を抑制するものである。本発明においては、定常状態においては、ツェナーダイオードのブレークダウン動作を行わないため、ツェナーダイオードからのノイズの影響がない良好な受信を行うことができ、又、受信回路の構成の一部を集積回路化することにより小型化を図ることで、ネットワークモデム等に内蔵することが可能な受信回路、放送受信装置及び放送受信方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る受信回路の一例を示すブロック図。
【図２】 本発明に係る受信回路の他の一例を示すブロック図。
【図３】 本発明に係る受信回路のＤＤＣを集積回路内に設けた一例を示すブロック図。
【図４】 本発明に係る受信回路のＤＤＣ及び抵抗を集積回路内に設けた一例を示すブロック図。
【図５】 本発明に係る受信回路のＤＤＣ、抵抗及びツェナーダイオードを集積回路内に設けた一例を示すブロック図。
【図６】 本発明に係る放送受信装置の一例の概略構成を示すブロック図。
【図７】 本発明に係る放送受信装置と接続されるＰＣの一例の外観を示す外観図。
【図８】 本発明に係る放送受信装置の基板の一例を示す外観図。
【符号の説明】
４…可変ＢＰＦ、５…ミキサー、６…発振器、６−２…発振部、１１…ＤＣ−ＤＣコンバータ回路、１２…ＰＬＬ回路、１３…ＳＡＷフィルタ、１４…ＩＦアンプ、１５…制御部、２０…チューナ部、３０…復調部、４０…フィルタ回路部、５０…通信部、６０…外部ＰＣ、７０…ＲＦ分配器。
Claims (12)
- ＲＦ信号を受信し、受信したＲＦ信号から、入力された所定の制御信号に応じ、所望の放送信号が選択される選択部と、
前記選択された放送信号を増幅する、集積回路内に設けられたアンプ部と、
電源電位が入力され、入力された電源電位を昇圧して昇圧電位を出力する昇圧部と、
前記集積回路内に設けられ、前記昇圧部から出力された前記昇圧電位を受けて前記所望の放送信号を指定するための前記制御信号を生成して前記選択部へ供給する制御部と、
前記制御信号の電位の最大値よりも大きな電位値であるツェナー電圧値を有し、前記昇圧部から与えられる前記昇圧電位が前記ツェナー電圧値以下となるように前記昇圧電位を抑制するツェナーダイオードと、
を具備することを特徴とする放送受信回路。 - 前記選択部は、前記制御信号に応じて可変容量ダイオードを用いて前記ＲＦ信号から前記所望の放送信号を通過させるバンドパスフィルタを具備し、前記ツェナーダイオードのツェナー電圧値を、前記可変容量ダイオードの逆耐電圧の最大定格よりも小さくすることを特徴とする請求項１記載の放送受信回路。
- 前記選択部は、前記制御信号に応じて第２の可変容量ダイオードを用いて前記放送信号の特定周波数の発振信号を出力する発振部を具備し、前記バンドパスフィルタを通過した信号と前記発振部の発振信号とを合成してＩＦ信号に変換して出力し、前記ツェナーダイオードのツェナー電圧値を、前記第２の可変容量ダイオードの逆耐電圧の最大定格よりも小さくすることを特徴とする請求項２記載の放送受信回路。
- 前記ツェナーダイオードは、抵抗素子を介して一端が前記昇圧部の出力端に接続されており、他端が接地電位に接続されていることを特徴とする請求項１記載の放送受信回路。
- 前記抵抗素子は、前記集積回路内に設けられることを特徴とする請求項４記載の放送受信回路。
- 前記ツェナーダイオードは、第1の抵抗素子を介して一端が前記昇圧部の出力端に接続され他端が接地電位に接続されており、更に、前記ツェナーダイオードの一端と前記制御部との間には第２の抵抗素子が設けられていることを特徴とする請求項１記載の放送受信回路。
- 前記昇圧部は、ＤＣ−ＤＣコンバータであることを特徴とする請求項１記載の放送受信回路。
- 前記昇圧部は、前記集積回路内に設けられることを特徴とする請求項１記載の放送受信回路。
- 前記制御部は、前記昇圧部から送信される昇圧電位を受信するトランジスタを具備しており、このトランジスタを前記所望の放送信号の周波数に応じてＰＬＬ回路で駆動することで前記制御信号を生成することを特徴とする請求項１記載の放送受信回路。
- 前記アンプ部から出力される増幅出力を受信し、これをネットワークを介して送信するための通信部を更に具備することを特徴とする請求項１記載の放送受信回路。
- ＲＦ信号を受信し、受信したＲＦ信号から、入力された所定の制御信号に応じ、所望の放送信号が選択される選択部と、
前記選択された放送信号を増幅する、集積回路内に設けられたアンプ部と、
前記アンプ部からの増幅出力を復調して復調信号を出力する復調部と、
電源電位が入力され、入力された電源電位を昇圧して昇圧電位を出力する昇圧部と、
前記集積回路内に設けられ、前記昇圧部から出力された前記昇圧電位を受けて前記所望の放送信号を指定するための前記制御信号を生成して前記選択部へ供給する制御部と、
前記制御信号の電位の最大値よりも大きな電位値であるツェナー電圧値を具備し、前記昇圧部から与えられる前記昇圧電位が前記ツェナー電圧値以下となるように前記昇圧電位を抑制するツェナーダイオードと、
を具備することを特徴とする放送受信装置。 - ＲＦ信号を受信し、受信したＲＦ信号から、入力された所定の制御信号に応じ、所望の放送信号を選択するステップと、
前記選択された放送信号を集積回路内に設けられたアンプ部により増幅するステップと、
入力された電源電位を昇圧して昇圧電位を出力するステップと、
前記集積回路内に設けられた制御部により、前記昇圧電位を受けて前記所望の放送信号を指定するための前記制御信号を生成して前記選択するステップに供給するステップと、
前記制御信号の電位の最大値よりも大きな電位値であるツェナー電圧値を有するツェナーダイオードにより、前記昇圧電位が前記ツェナー電圧値以下となるように前記昇圧電位を抑制するステップとを具備することを特徴とする放送受信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003051410A JP3665641B2 (ja) | 2003-02-27 | 2003-02-27 | 放送受信回路、放送受信装置及び放送受信方法 |
| US10/740,534 US20040171360A1 (en) | 2003-02-27 | 2003-12-22 | Broadcast reception circuit, broadcast reception apparatus, and broadcast reception method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003051410A JP3665641B2 (ja) | 2003-02-27 | 2003-02-27 | 放送受信回路、放送受信装置及び放送受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004260720A JP2004260720A (ja) | 2004-09-16 |
| JP3665641B2 true JP3665641B2 (ja) | 2005-06-29 |
Family
ID=32905684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003051410A Expired - Fee Related JP3665641B2 (ja) | 2003-02-27 | 2003-02-27 | 放送受信回路、放送受信装置及び放送受信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040171360A1 (ja) |
| JP (1) | JP3665641B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7620382B2 (en) * | 2005-06-09 | 2009-11-17 | Alps Electric Co., Ltd. | Frequency converter capable of preventing level of intermediate frequency signal from lowering due to rise in temperature |
| JP5169677B2 (ja) * | 2008-09-24 | 2013-03-27 | ソニー株式会社 | 受信装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245186A (en) * | 1978-12-11 | 1981-01-13 | Gte Products Corporation | Tuning voltage interface circuit for electronic tuners |
| CA1173176A (en) * | 1979-06-04 | 1984-08-21 | Isao Fujimoto | Tuner apparatus |
| US4555808A (en) * | 1979-09-14 | 1985-11-26 | Sanyo Electric Co., Ltd. | Tuner apparatus |
| CA1171563A (en) * | 1979-12-17 | 1984-07-24 | Isao Fujimoto | Tuning voltage generating apparatus of voltage synthesizer type |
| JPS57198372U (ja) * | 1981-06-12 | 1982-12-16 | ||
| JP3495660B2 (ja) * | 1999-09-30 | 2004-02-09 | 三洋電機株式会社 | Ｄｃ−ｄｃコンバータ回路 |
| JP3875458B2 (ja) * | 2000-06-30 | 2007-01-31 | 株式会社東芝 | 送受信一体型高周波装置 |
| JP3802337B2 (ja) * | 2000-11-29 | 2006-07-26 | 三洋電機株式会社 | 電子同調システム |
| JP2003023363A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Media Electoronics Co Ltd | 帯域可変型フィルタ装置及びそれを用いた通信装置 |
| JP4030291B2 (ja) * | 2001-10-22 | 2008-01-09 | 日本テキサス・インスツルメンツ株式会社 | 電圧供給回路 |
| US20030129945A1 (en) * | 2002-01-09 | 2003-07-10 | Nasaco Electronics (Hong Kong) Ltd. | Wireless audio transmission system |
-
2003
- 2003-02-27 JP JP2003051410A patent/JP3665641B2/ja not_active Expired - Fee Related
- 2003-12-22 US US10/740,534 patent/US20040171360A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004260720A (ja) | 2004-09-16 |
| US20040171360A1 (en) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909785B2 (ja) | テレビジョン受像機 | |
| JP2791839B2 (ja) | テレビジョン受像機 | |
| JP3054964B2 (ja) | テレビジョン装置 | |
| JP3944912B2 (ja) | テレビジョン受信装置 | |
| JP3665641B2 (ja) | 放送受信回路、放送受信装置及び放送受信方法 | |
| US6683656B1 (en) | Video intermediate frequency processing apparatus | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| KR100764854B1 (ko) | 위성 및 지상파 겸용 튜너 | |
| JP3948466B2 (ja) | 高周波信号受信装置 | |
| JPH0514826A (ja) | テレビジヨン受像機 | |
| US7177622B2 (en) | Digital tuner | |
| JP3357436B2 (ja) | 映像中間周波処理装置 | |
| JP3788303B2 (ja) | チューナ | |
| JP3529644B2 (ja) | デジタル放送受信装置のチューナ回路 | |
| JP2002118479A (ja) | ディジタル放送受信回路、発振信号生成回路及びディジタル放送受信方法 | |
| KR200322195Y1 (ko) | 디지털 방송 수신용 튜너의 자동이득제어회로 | |
| KR960013785B1 (ko) | 튜너 | |
| JP3187204B2 (ja) | Ｆｍモジュレータ | |
| KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
| JPH11341376A (ja) | デジタル放送受信装置 | |
| JP2003319288A (ja) | 音声復調回路 | |
| JP2000201022A (ja) | 局部発振回路 | |
| JP2002010155A (ja) | 無線端末用集積回路およびこれを用いたテレビジョン受像機 | |
| JP2005039373A (ja) | 地上波デジタル放送受信チューナ | |
| JP3101450U (ja) | テレビジョンチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |