JP4030291B2 - 電圧供給回路 - Google Patents
電圧供給回路 Download PDFInfo
- Publication number
- JP4030291B2 JP4030291B2 JP2001323724A JP2001323724A JP4030291B2 JP 4030291 B2 JP4030291 B2 JP 4030291B2 JP 2001323724 A JP2001323724 A JP 2001323724A JP 2001323724 A JP2001323724 A JP 2001323724A JP 4030291 B2 JP4030291 B2 JP 4030291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源電圧と異なる電圧を供給するチャージポンプ昇圧回路及びチャージポンプ昇圧回路を駆動する駆動回路を含む電圧供給回路に関するものである。
【０００２】
【従来の技術】
電源電圧と異なるレベルの電圧を生成するためには、通常スイッチング電源を備えたＤＣ−ＤＣコンバータまたはチャージポンプ式の昇圧回路を用いる。これらの回路によって、電源電圧より高い電圧若しくは負の電圧を発生することができる。
【０００３】
例えば、テレビ受信機にあるテレビチューナの周波数レンジの調整（チューニング）は、受信するチャネルに応じて電圧制御発振回路（ＶＣＯ）のバリキャップ（可変容量素子）に加えるチューニング電圧を変化させることで実現できる。このチューニング電圧は、受信信号の周波数バンドによって３０Ｖ程度の電圧を必要とする場合もある。
【０００４】
近年、テレビチューナの用途は、車載テレビ用、パソコン（パーソナルコンピュータ）用などと幅広くなっており、小型、軽量であり、携帯の便利さが要求されることが多い。このため、テレビチューナに必要なチューニング電圧は、外部からの供給ではなく、装置内部で発生する方式が取られている。このための電圧生成回路として、チャージポンプ式昇圧回路が広く利用されている。
【０００５】
図４は、一般的なチャージポンプ式昇圧回路の一構成例を示している。図示のように、この昇圧回路は、発振回路１０、チャージポンプ駆動回路２０及びチャージポンプ回路３０によって構成されている。以下、各部分回路の構成及び機能について説明する。
【０００６】
発振回路１０は、図示のように通常水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成されている。
チャージポンプ駆動回路２０は、コンパレータＣＭＰと、コンパレータＣＭＰの出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成されている。
【０００７】
チャージポンプ回路３０は、電源電圧ＶCCの供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されている複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャージポンプとして設けられている複数のキャパシタＣp1，Ｃp2，…、出力キャパシタＣout 及び出力端子Ｔout と接地電位ＧＮＤとの間に直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって構成されている。
チャージポンプ用キャパシタＣp1，Ｃp2，…は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２の出力端子に交互に接続されている。
【０００８】
図５は、発振回路１０及びチャージポンプ駆動回路２０の内部構成を示す回路図である。
図示のように、発振回路１０は、水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成され、さらに、発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって構成されている。
【０００９】
水晶発振器ＸＴＬとキャパシタＣ１は、発振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続されている。
また、電源電圧ＶCCの供給線とノードＮＤ１との間にダイオード接続されているｎｐｎトランジスタＰ１とＰ２が直列接続されている。
発振増幅器ＯＳＣにおいて、トランジスタＰ３のベースが端子Ｔ3 に接続され、コレクタがノードＮＤ１に接続され、エミッタが抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3 と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列接続され、キャパシタＣ２とＣ３の接続点がトランジスタＰ３のエミッタに接続されている。
また、ノードＮＤ１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４のコレクタがノードＮＤ１に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子Ｒ６を介して接地されている。
【００１０】
上述したように構成されている発振回路１０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端子Ｔ3 から発振電圧Ｖosc が出力される。また、この発振回路の利得は、キャパシタＣ２とＣ３の容量値によって決まる。
【００１１】
チャージポンプ駆動回路２０において、ｎｐｎトランジスタＰ５とＰ６からなる差動回路及びｎｐｎトランジスタＰ８とＰ９からなる差動回路は、図４に示すコンパレータＣＭＰを構成している。また、ｐｎｐトランジスタＱ１，Ｑ２及びｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４は、それぞれバッファＢＵＦ１，ＢＵＦ２を構成している。
【００１２】
上述したチャージポンプ駆動回路２０において、コンパレータＣＭＰは、発振回路１０の端子Ｔ3 の発振電圧Ｖosc とトランジスタＰ４のベース電圧とを比較し、当該比較の結果に従って発振信号を生成し、バッファＢＵＦ１とＢＵＦ２に出力する。これによって、バッファＢＵＦ１とＢＵＦ２から、互いに位相が反転するチャージポンプ駆動電流Ｉs1とＩs2が出力される。
【００１３】
バッファＢＵＦ１とＢＵＦ２から出力される駆動電流Ｉs1とＩs2が交互にチャージポンプ回路３０にあるキャパシタＣp1，Ｃp2，…に出力される。このため、チャージポンプ回路３０において、キャパシタＣp1，Ｃp2，…が交互に充放電を繰替えして行われるので、出力端子Ｔout に電源電圧ＶCCより高い電圧が出力される。なお、出力端子Ｔout の電圧Ｖout は、出力キャパシタＣout によって平滑化され、さらに、直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって所望の電圧に保持される。
【００１４】
上述したチャージポンプ昇圧回路において、電源電圧ＶCC及び希望の出力電圧Ｖout に従って、昇圧段の数が決められる。さらに、負荷回路に対して十分な電流駆動能力を確保するために、一般に希望の出力電圧Ｖout より高い昇圧電圧を供給するように昇圧段の数を設定し、出力側にツェナーダイオードを用いて出力電圧Ｖout を所望の電圧値に制限することで、昇圧回路の電流駆動能力を確保できる。
【００１５】
【発明が解決しようとする課題】
ところで、上述した従来のチャージポンプ式の昇圧回路において、発振回路１０の帰還ループとは別に電源インピーダンスを介してチャージポンプ駆動回路２０に他の帰還ループが形成される。特に電源線ラインのインピーダンスが高い場合、チャージポンプ駆動回路１０の帰還ループによって寄生発振が引き起こされる。これによって、発振回路１０は正常な発振動作ができなくなり、寄生発振の発振周波数によって、バッファＢＵＦ１とＢＵＦ２の出力する駆動電流の周波数が決められる。
【００１６】
通常、発振回路１０の発振周波数は、水晶発振器ＸＴＬの固有の周波数によって制御される。発振回路の発振周波数にあわせてバッファ及びチャージポンプ回路３０が設計されるので、寄生発振の発振周波数は、寄生発振を引き起こす帰還ループの特性によって決められるので、寄生発振は水晶発振器ＸＴＬの発振周波数と異なる発振周波数で発振することが考えられる。このためチャージポンプ回路３０に十分な駆動電流を供給できなくなり、または駆動電流の周波数がチャージポンプ回路３０が要求する基準値より低くまたは高くなり、チャージポンプ回路３０から出力される電圧Ｖout が所望の電圧に到達できず、負荷回路に所望の電圧を供給できなくなるという不利益がある。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、チャージポンプ駆動回路の寄生発振を抑制し、安定した発振周波数でチャージポンプ駆動電流を生成でき、所望の昇圧電圧を負荷回路に供給できる電圧供給回路を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明の電圧供給回路は、所定の周波数の発振信号を出力する発振回路と、上記発振信号と基準信号とを比較し、当該比較結果に応じた信号を出力する第1の比較回路と、上記第1の比較回路の出力信号の振幅が所定の基準値よりも低いときに出力を一定のレベルに保持し、上記第1の比較回路の出力信号が上記基準値を超えたときに上記第1の比較回路の出力信号に応じた信号を出力する第2の比較回路と、上記第2の比較回路の出力信号に応じて第1の駆動電流を出力する第1の電流供給回路と、上記第2の比較回路の出力信号に応じて第2の駆動電流を上記第1の駆動電流と相補的に出力する第2の電流供給回路と、上記第1の駆動電流と第2の駆動電流とによって交互に充電される複数のキャパシタを有し、入力電圧と異なる電圧を出力するチャージポンプ回路とを有し、少なくとも、上記発振回路と上記第1の比較回路と上記第2の比較回路と上記第 1 の電流供給回路と上記第 2 の電流供給回路とが共通の電源電圧供給線に接続されており、上記電源電圧供給線のインピーダンスに起因する寄生発振が防止されるように構成されている。
【００１９】
また、本発明では、好適には、上記発振回路が水晶発信器を有し、当該水晶発信器の固有周波数を持つ上記発振信号を生成して上記第1の比較回路に出力する。
【００２０】
また、本発明では、好適には、上記第1の比較回路が、一方の入力端子に上記発振信号が入力され、他方の入力端子に上記基準信号が入力される第 1 の差動回路を有し、上記第 2 の比較回路が、上記第 1 の差動回路から出力される信号を入力する第 2 の差動回路を有する。更には、上記第 2 の比較回路がヒステリシス特性を有する。
【００２１】
更に、本発明では、好適には、上記第 1 及び第 2 の電流供給回路が、上記第 2 の比較回路の出力信号に応じてそれぞれ交互に動作する第 1 及び第 2 の電流源回路で構成される。また、上記第 1 の差動回路の出力端子と上記第 2 の差動回路の入力端子との間に接続された第 1 の抵抗回路を更に有する。更には、上記第 1 の差動回路の出力端子と上記第 2 の差動回路の出力端子との間に接続された第 2 の抵抗回路を更に有する。また、上記発振信号の周波数と上記第 1 及び第 2 の駆動電流の供給タイミングとが等しい。
【００２２】
【発明の実施の形態】
図１は本発明に係る電圧供給回路の一実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路は、発振回路１０、チャージポンプ駆動回路２０ａ及びチャージポンプ回路３０によって構成されている。
以下、本実施形態の電圧供給回路の各部分についてそれぞれの構成及び動作について説明する。
【００２３】
発振回路１０は、図示のように水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成されている。
チャージポンプ駆動回路２０ａは、コンパレータＣＭＰ１，ＣＭＰ２と、コンパレータＣＭＰの出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成されている。
【００２４】
チャージポンプ回路３０は、電源電圧ＶCCの供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されている複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャージポンプとして設けられている複数のキャパシタＣp1，Ｃp2，…、出力キャパシタＣout 及び出力端子Ｔout と接地電位ＧＮＤとの間に直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって構成されている。
チャージポンプ用キャパシタＣp1，Ｃp2，…は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２の出力端子に交互に接続されている。
【００２５】
図２は、発振回路１０及びチャージポンプ駆動回路２０ａ内部構成を示す回路図である。
図示のように、発振回路１０は、水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成され、さらに、発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって構成されている。
【００２６】
水晶発振器ＸＴＬとキャパシタＣ１は、発振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続されている。
また、電源電圧ＶCCの供給線とノードＮＤ１との間にダイオード接続されているｎｐｎトランジスタＰ１とＰ２が直列接続されている。
発振増幅器ＯＳＣにおいて、抵抗素子Ｒ１とＲ２がノードＮＤ１と接地電位ＧＮＤとの間に直列接続されている。トランジスタＰ３のベースが端子Ｔ3 に接続され、コレクタがノードＮＤ１に接続され、エミッタが抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3 と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列接続され、キャパシタＣ２とＣ３の接続点がトランジスタＰ３のエミッタに接続されている。
【００２７】
ノードＮＤ１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４のコレクタがノードＮＤ１に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子Ｒ６を介して接地されている。
【００２８】
上述したように構成されている発振回路１０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端子Ｔ3 から発振電圧Ｖosc が出力される。また、この発振回路の利得は、キャパシタＣ２とＣ３の容量値によって決まる。
【００２９】
チャージポンプ駆動回路２０ａにおいて、ｎｐｎトランジスタＰ５，Ｐ６，Ｐ７及び抵抗素子Ｒ７，Ｒ８によって、コンパレータＣＭＰ１が構成されている。また、ｎｐｎトランジスタＰ８，Ｐ９，Ｐ１０及び抵抗素子Ｒ９，Ｒ１０，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４によって、コンパレータＣＭＰ２が構成されている。さらに、ｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４、ｐｎｐトランジスタＱ１，Ｑ２及び抵抗素子Ｒ１１によって、バッファＢＵＦ１，ＢＵＦ２が構成されている。
【００３０】
図２に示すように、まず、コンパレータＣＭＰ１において、トランジスタＰ５のベースが発振回路１０のトランジスタＰ４のベースに接続され、そのコレクタが抵抗素子Ｒ７を介して電源電圧ＶCCの供給線に接続されている。また、トランジスタＰ６のベースが発振回路１０のトランジスタＰ３のベース、即ち、端子Ｔ3 に接続され、そのコレクタが抵抗素子Ｒ８を介して電源電圧ＶCCの供給線に接続されている。トランジスタＰ５とＰ６のエミッタがともにトランジスタＰ７のコレクタに接続されている。そして、トランジスタＰ７のエミッタが接地され、そのベースが入力端子Ｔ4 に接続されている。
なお、入力端子Ｔ4 にバイアス電圧Ｖbsが印加される。トランジスタＰ７は、バイアス電圧Ｖbsによって制御される動作電流を差動回路に供給する電流源である。
【００３１】
上述のように、コンパレータＣＭＰ１は、トランジスタＰ５とＰ６からなる差動回路によって構成されている。この差動回路において、トランジスタＰ５のベースにトランジスタＰ４のベース電圧、即ち、発振回路１０における抵抗素子Ｒ４とＲ５によって設定された基準電圧が印加され、トランジスタＰ６のベースに発振回路１０によって生成される発振電圧Ｖosc が印加される。コンパレータＣＭＰ１によって、発振電圧Ｖosc とトランジスタＰ４のベース電圧とが比較され、当該比較の結果に従って差動電圧ΔＶi がトランジスタＰ５とＰ６のコレクタから出力される。
【００３２】
次に、コンパレータＣＭＰ２において、トランジスタＰ８のベースは、抵抗素子Ｒ２１を介して、コンパレータＣＭＰ１を構成するトランジスタＰ５のコレクタに接続され、トランジスタＰ９のベースは、抵抗素子Ｒ２３を介して、コンパレータＣＭＰ１を構成するトランジスタＰ６のコレクタに接続されている。トランジスタＰ８のコレクタは、抵抗素子Ｒ９を介して電源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２２を介してトランジスタＰ９のベースに接続されている。トランジスタＰ９のコレクタは、抵抗素子Ｒ１０を介して電源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２４を介してトランジスタＰ８のベースに接続されている。
【００３３】
トランジスタＰ８とＰ９のエミッタがトランジスタＰ１０のコレクタに共通に接続されている。トランジスタＰ１０のエミッタが接地され、そのベースが端子Ｔ4 に接続されている。即ち、トランジスタＰ１０は、コンパレータＣＭＰ１のトランジスタＰ７と同じく、バイアス電圧Ｖbsによって制御された動作電流をトランジスタＰ８とＰ９からなる差動回路に供給する電流源である。
【００３４】
上述したコンパレータＣＭＰ２において、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４によって差動回路にヒステリシス特性が与えられる。即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi がある一定の値以上に達していないと、コンパレータＣＭＰ２の出力がコンパレータＣＭＰ１の出力差電圧ΔＶi に依存せず、一定に保持される。
【００３５】
ここで、抵抗素子Ｒ２１とＲ２３の抵抗値をともにｒ１とし、抵抗素子Ｒ２２とＲ２４の抵抗値をともにｒ２とする。また、動作開始前にコンパレータＣＭＰ２の出力差動電圧、即ち、コンパレータＣＭＰ２を構成するトランジスタＰ８とＰ９のコレクタの電圧差をΔＶO とすると、コンパレータＣＭＰ１の出力差動電圧ΔＶi の振幅が、次式によって示すしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作しはじめる。
【００３６】
【数１】
ΔＶth＝−（ｒ１／ｒ２）ΔＶO …（１）
【００３７】
即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶth以下のとき（ΔＶi ＜ΔＶth）、コンパレータＣＭＰ２は動作しない。一方、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶthを上回ったとき（ΔＶi ≧ΔＶth）、コンパレータＣＭＰ２が動作しはじめ、バッファＢＵＦ１とＢＵＦ２によって、発振回路１０から出力される発振電圧Ｖosc の周波数を持つ駆動電流Ｉs1とＩs2が出力される。
【００３８】
このように、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４を設けることによって、コンパレータＣＭＰ２にヒステリシス特性が付与され、このヒステリシス特性によって、前段のコンパレータＣＭＰ１の出力差電圧ΔＶi が式（１）に示すしきい値ΔＶth以下のとき、コンパレータＣＭＰ２の出力がほぼ一定のレベルに保持され、コンパレータＣＭＰ１の出力差電圧ΔＶi がこのしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作し、トランジスタＰ８とＰ９のベースに入力される差電圧ΔＶi に応じて出力電圧ΔＶO が制御される。これによって、バッファＢＵＦ１とＢＵＦ２によって、発振回路１０の発振周波数を持つ駆動電流Ｉs1とＩs2が出力される。
【００３９】
上述した発振回路１０及びチャージポンプ駆動回路２０ａによって、発振回路１０が水晶発振器ＸＴＬ固有の共振周波数の発振電圧Ｖosc が生成され、チャージポンプ駆動回路２０ａに出力される。チャージポンプ駆動回路２０ａにおいて、発振電圧Ｖosc に応じて、差動電圧ΔＶi が出力される。ヒステリシス特性を持つコンパレータＣＭＰ２において、入力される差動電圧ΔＶi の振幅が一定の値以下のとき、出力電圧ΔＶO のレベルが一定に保持され、差動電圧ΔＶi の振幅一定値を越えたとき、トランジスタＰ８とＰ９からなる差動回路が差動電圧ΔＶi に応じて動作し、発振電圧Ｖosc と同じ周波数を持つ出力電圧ΔＶO が生成される。
【００４０】
出力バッファにおいて、トランジスタＱ１とＱ２及び抵抗素子Ｒ１１によって差動回路が構成されている。図示のように、トランジスタＱ１のベースがトランジスタＰ９のコレクタに接続され、トランジスタＱ２のベースがトランジスタＰ８のコレクタに接続され、さらにトランジスタＱ１とＱ２のエミッタの接続点が抵抗素子Ｒ１１を介して、電源電圧ＶCCの供給線に接続されている。トランジスタＱ１のコレクタに、トランジスタＰ１３が接続され、トランジスタＱ２のコレクタに、トランジスタＰ１１が接続されている。
【００４１】
トランジスタＰ１１とＰ１２、またはトランジスタＰ１３とＰ１４によってそれぞれカレントミラー回路が構成されている。図示のように、トランジスタＰ１１とＰ１２のベースがトランジスタＰ１１のコレクタとともにトランジスタＱ２のコレクタに接続されている。トランジスタＰ１１とＰ１２のエミッタが接地されている。同様に、トランジスタＰ１３とＰ１４のベースがトランジスタＰ１３のコレクタとともにトランジスタＱ１のコレクタに接続されている。トランジスタＰ１３とＰ１４のエミッタが接地されている。
【００４２】
このように構成されている出力バッファにおいて、トランジスタＰ１４のコレクタから、トランジスタＱ１のコレクタに流れる電流に応じた駆動電流Ｉs1が出力され、トランジスタＰ１２のコレクタから、トランジスタＱ２のコレクタに流れる電流に応じた駆動電流Ｉs2が出力される。
【００４３】
図３は、発振回路１０における発振電圧Ｖosc 及びチャージポンプ駆動回路２０ａによって出力される駆動電流Ｉs1とＩs2の波形を示す波形図である。なお、図３は、電源電圧ＶCCが投入されてから、発振回路１０及びチャージポンプ駆動回路２０ａが正常に動作しはじめるまでの信号波形を示している。
図３（ａ）は、発振電圧Ｖosc の波形を示している。図示のように、電源電圧ＶCCが投入されたあと、発振回路１０において発振電圧Ｖosc の振幅が徐々に大きくなる。一方、チャージポンプ駆動回路２０ａにおいて、コンパレータＣＭＰ２のヒステリシス特性によって、発振電圧Ｖosc の振幅が所定の値に達するまで回路が動作せず、出力される駆動電流Ｉs1とＩs2がそれぞれ一定の値に保持される。発振電圧Ｖosc の振幅が所定の値に達すると、チャージポンプ駆動回路２０ａが動作しはじめ、発振電圧Ｖosc と同じ周波数の駆動電流Ｉs1とＩs2がそれぞれ出力される。
【００４４】
チャージポンプ回路３０において、チャージポンプ駆動回路２０ａから供給される駆動電流Ｉs1とＩs2に応じて、キャパシタＣp1，Ｃp2，…が交互にチャージとディスチャージを繰り返すので、電源電圧ＶCCより高く昇圧された昇圧電圧Ｖout が出力端子Ｔ2 から出力される。
【００４５】
このように、チャージポンプ駆動回路２０ａにヒステリシス特性を持つコンパレータＣＭＰ２を設けることによって、発振回路１０の発振電圧Ｖosc の振幅が所定レベルに達するまで、即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi の振幅が所定のレベルに達するまで、コンパレータＣＭＰ２の出力電圧ΔＶO が一定のレベルに保持される。これによって、寄生発振のループに不感帯が持たせられ、寄生発振が抑制される。
【００４６】
以上説明したように、本実施形態によれば、発振回路１０によって水晶発振器の固有の発振周波数の発振電圧Ｖosc を発生し、チャージポンプ駆動回路２０ａに出力する。チャージポンプ駆動回路２０ａにおいて、ヒステリシス特性を持つコンパレータＣＭＰ２が設けられ、コンパレータＣＭＰ１の出力差電圧ΔＶi が所定のしきい値ΔＶthより低いとき、コンパレータＣＭＰ２が動作せず、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作しはじめ、発振回路１０によって出力される発振信号と同じ周波数の駆動電流Ｉs1とＩs2が生成され、チャージポンプ回路３０に供給される。これによって、寄生発振を抑制でき、簡単な回路構成でチャージポンプ回路に安定した駆動電流を供給できる。
【００４７】
【発明の効果】
以上説明したように、本発明の電圧供給回路によれば、チャージポンプ駆動回路の寄生発振を抑制することができ、安定した発振周波数を持つ駆動電流をチャージポンプ回路に供給でき、所望の昇圧電圧を負荷に供給できる。
また、本発明によれば、本電源供給回路に供給される電源の入力インピーダンスの影響を特に考慮する必要がなく、簡単な回路構成で寄生発振を抑制でき、回路構成の簡素化とコストの低減を実現できる。
さらに、本発明によれば、チャージポンプ駆動回路にヒステリシスを持つコンパレータを設けることで寄生発振を抑制することができ、ヒステリシス特性を抵抗素子によって容易に実現でき、回路の特性が安定し、所望の動作特性を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る電圧供給回路の一実施形態を示す回路図である。
【図２】発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
【図３】発振回路及びチャージポンプ駆動回路の動作を示す波形図である。
【図４】従来の電圧供給回路の一構成例を示す回路図である。
【図５】従来の電圧供給回路を構成する発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
【符号の説明】
１０…発振回路
２０，２０ａ…チャージポンプ駆動回路
３０…チャージポンプ回路
ＶCC…電源電圧
ＧＮＤ…接地電位
【発明の属する技術分野】
本発明は、電源電圧と異なる電圧を供給するチャージポンプ昇圧回路及びチャージポンプ昇圧回路を駆動する駆動回路を含む電圧供給回路に関するものである。
【０００２】
【従来の技術】
電源電圧と異なるレベルの電圧を生成するためには、通常スイッチング電源を備えたＤＣ−ＤＣコンバータまたはチャージポンプ式の昇圧回路を用いる。これらの回路によって、電源電圧より高い電圧若しくは負の電圧を発生することができる。
【０００３】
例えば、テレビ受信機にあるテレビチューナの周波数レンジの調整（チューニング）は、受信するチャネルに応じて電圧制御発振回路（ＶＣＯ）のバリキャップ（可変容量素子）に加えるチューニング電圧を変化させることで実現できる。このチューニング電圧は、受信信号の周波数バンドによって３０Ｖ程度の電圧を必要とする場合もある。
【０００４】
近年、テレビチューナの用途は、車載テレビ用、パソコン（パーソナルコンピュータ）用などと幅広くなっており、小型、軽量であり、携帯の便利さが要求されることが多い。このため、テレビチューナに必要なチューニング電圧は、外部からの供給ではなく、装置内部で発生する方式が取られている。このための電圧生成回路として、チャージポンプ式昇圧回路が広く利用されている。
【０００５】
図４は、一般的なチャージポンプ式昇圧回路の一構成例を示している。図示のように、この昇圧回路は、発振回路１０、チャージポンプ駆動回路２０及びチャージポンプ回路３０によって構成されている。以下、各部分回路の構成及び機能について説明する。
【０００６】
発振回路１０は、図示のように通常水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成されている。
チャージポンプ駆動回路２０は、コンパレータＣＭＰと、コンパレータＣＭＰの出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成されている。
【０００７】
チャージポンプ回路３０は、電源電圧ＶCCの供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されている複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャージポンプとして設けられている複数のキャパシタＣp1，Ｃp2，…、出力キャパシタＣout 及び出力端子Ｔout と接地電位ＧＮＤとの間に直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって構成されている。
チャージポンプ用キャパシタＣp1，Ｃp2，…は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２の出力端子に交互に接続されている。
【０００８】
図５は、発振回路１０及びチャージポンプ駆動回路２０の内部構成を示す回路図である。
図示のように、発振回路１０は、水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成され、さらに、発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって構成されている。
【０００９】
水晶発振器ＸＴＬとキャパシタＣ１は、発振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続されている。
また、電源電圧ＶCCの供給線とノードＮＤ１との間にダイオード接続されているｎｐｎトランジスタＰ１とＰ２が直列接続されている。
発振増幅器ＯＳＣにおいて、トランジスタＰ３のベースが端子Ｔ3 に接続され、コレクタがノードＮＤ１に接続され、エミッタが抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3 と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列接続され、キャパシタＣ２とＣ３の接続点がトランジスタＰ３のエミッタに接続されている。
また、ノードＮＤ１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４のコレクタがノードＮＤ１に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子Ｒ６を介して接地されている。
【００１０】
上述したように構成されている発振回路１０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端子Ｔ3 から発振電圧Ｖosc が出力される。また、この発振回路の利得は、キャパシタＣ２とＣ３の容量値によって決まる。
【００１１】
チャージポンプ駆動回路２０において、ｎｐｎトランジスタＰ５とＰ６からなる差動回路及びｎｐｎトランジスタＰ８とＰ９からなる差動回路は、図４に示すコンパレータＣＭＰを構成している。また、ｐｎｐトランジスタＱ１，Ｑ２及びｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４は、それぞれバッファＢＵＦ１，ＢＵＦ２を構成している。
【００１２】
上述したチャージポンプ駆動回路２０において、コンパレータＣＭＰは、発振回路１０の端子Ｔ3 の発振電圧Ｖosc とトランジスタＰ４のベース電圧とを比較し、当該比較の結果に従って発振信号を生成し、バッファＢＵＦ１とＢＵＦ２に出力する。これによって、バッファＢＵＦ１とＢＵＦ２から、互いに位相が反転するチャージポンプ駆動電流Ｉs1とＩs2が出力される。
【００１３】
バッファＢＵＦ１とＢＵＦ２から出力される駆動電流Ｉs1とＩs2が交互にチャージポンプ回路３０にあるキャパシタＣp1，Ｃp2，…に出力される。このため、チャージポンプ回路３０において、キャパシタＣp1，Ｃp2，…が交互に充放電を繰替えして行われるので、出力端子Ｔout に電源電圧ＶCCより高い電圧が出力される。なお、出力端子Ｔout の電圧Ｖout は、出力キャパシタＣout によって平滑化され、さらに、直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって所望の電圧に保持される。
【００１４】
上述したチャージポンプ昇圧回路において、電源電圧ＶCC及び希望の出力電圧Ｖout に従って、昇圧段の数が決められる。さらに、負荷回路に対して十分な電流駆動能力を確保するために、一般に希望の出力電圧Ｖout より高い昇圧電圧を供給するように昇圧段の数を設定し、出力側にツェナーダイオードを用いて出力電圧Ｖout を所望の電圧値に制限することで、昇圧回路の電流駆動能力を確保できる。
【００１５】
【発明が解決しようとする課題】
ところで、上述した従来のチャージポンプ式の昇圧回路において、発振回路１０の帰還ループとは別に電源インピーダンスを介してチャージポンプ駆動回路２０に他の帰還ループが形成される。特に電源線ラインのインピーダンスが高い場合、チャージポンプ駆動回路１０の帰還ループによって寄生発振が引き起こされる。これによって、発振回路１０は正常な発振動作ができなくなり、寄生発振の発振周波数によって、バッファＢＵＦ１とＢＵＦ２の出力する駆動電流の周波数が決められる。
【００１６】
通常、発振回路１０の発振周波数は、水晶発振器ＸＴＬの固有の周波数によって制御される。発振回路の発振周波数にあわせてバッファ及びチャージポンプ回路３０が設計されるので、寄生発振の発振周波数は、寄生発振を引き起こす帰還ループの特性によって決められるので、寄生発振は水晶発振器ＸＴＬの発振周波数と異なる発振周波数で発振することが考えられる。このためチャージポンプ回路３０に十分な駆動電流を供給できなくなり、または駆動電流の周波数がチャージポンプ回路３０が要求する基準値より低くまたは高くなり、チャージポンプ回路３０から出力される電圧Ｖout が所望の電圧に到達できず、負荷回路に所望の電圧を供給できなくなるという不利益がある。
【００１７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、チャージポンプ駆動回路の寄生発振を抑制し、安定した発振周波数でチャージポンプ駆動電流を生成でき、所望の昇圧電圧を負荷回路に供給できる電圧供給回路を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明の電圧供給回路は、所定の周波数の発振信号を出力する発振回路と、上記発振信号と基準信号とを比較し、当該比較結果に応じた信号を出力する第1の比較回路と、上記第1の比較回路の出力信号の振幅が所定の基準値よりも低いときに出力を一定のレベルに保持し、上記第1の比較回路の出力信号が上記基準値を超えたときに上記第1の比較回路の出力信号に応じた信号を出力する第2の比較回路と、上記第2の比較回路の出力信号に応じて第1の駆動電流を出力する第1の電流供給回路と、上記第2の比較回路の出力信号に応じて第2の駆動電流を上記第1の駆動電流と相補的に出力する第2の電流供給回路と、上記第1の駆動電流と第2の駆動電流とによって交互に充電される複数のキャパシタを有し、入力電圧と異なる電圧を出力するチャージポンプ回路とを有し、少なくとも、上記発振回路と上記第1の比較回路と上記第2の比較回路と上記第 1 の電流供給回路と上記第 2 の電流供給回路とが共通の電源電圧供給線に接続されており、上記電源電圧供給線のインピーダンスに起因する寄生発振が防止されるように構成されている。
【００１９】
また、本発明では、好適には、上記発振回路が水晶発信器を有し、当該水晶発信器の固有周波数を持つ上記発振信号を生成して上記第1の比較回路に出力する。
【００２０】
また、本発明では、好適には、上記第1の比較回路が、一方の入力端子に上記発振信号が入力され、他方の入力端子に上記基準信号が入力される第 1 の差動回路を有し、上記第 2 の比較回路が、上記第 1 の差動回路から出力される信号を入力する第 2 の差動回路を有する。更には、上記第 2 の比較回路がヒステリシス特性を有する。
【００２１】
更に、本発明では、好適には、上記第 1 及び第 2 の電流供給回路が、上記第 2 の比較回路の出力信号に応じてそれぞれ交互に動作する第 1 及び第 2 の電流源回路で構成される。また、上記第 1 の差動回路の出力端子と上記第 2 の差動回路の入力端子との間に接続された第 1 の抵抗回路を更に有する。更には、上記第 1 の差動回路の出力端子と上記第 2 の差動回路の出力端子との間に接続された第 2 の抵抗回路を更に有する。また、上記発振信号の周波数と上記第 1 及び第 2 の駆動電流の供給タイミングとが等しい。
【００２２】
【発明の実施の形態】
図１は本発明に係る電圧供給回路の一実施形態を示す回路図である。
図示のように、本実施形態の電圧供給回路は、発振回路１０、チャージポンプ駆動回路２０ａ及びチャージポンプ回路３０によって構成されている。
以下、本実施形態の電圧供給回路の各部分についてそれぞれの構成及び動作について説明する。
【００２３】
発振回路１０は、図示のように水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成されている。
チャージポンプ駆動回路２０ａは、コンパレータＣＭＰ１，ＣＭＰ２と、コンパレータＣＭＰの出力信号に応じて、駆動電流Ｉs1とＩs2をチャージポンプ回路３０に供給するバッファＢＵＦ１，ＢＵＦ２によって構成されている。
【００２４】
チャージポンプ回路３０は、電源電圧ＶCCの供給端子Ｔ1 と出力端子Ｔ2 との間に直列接続されている複数段のダイオードＤ１，Ｄ２，…，Ｄｎ、チャージポンプとして設けられている複数のキャパシタＣp1，Ｃp2，…、出力キャパシタＣout 及び出力端子Ｔout と接地電位ＧＮＤとの間に直列接続されている複数段のツェナーダイオードＺＤ１，…，ＺＥｍによって構成されている。
チャージポンプ用キャパシタＣp1，Ｃp2，…は、一方の端子がダイオードＤ１，Ｄ２，…の出力端子に接続され、他方の端子がバッファＢＵＦ１，ＢＵＦ２の出力端子に交互に接続されている。
【００２５】
図２は、発振回路１０及びチャージポンプ駆動回路２０ａ内部構成を示す回路図である。
図示のように、発振回路１０は、水晶発振器ＸＴＬ、キャパシタＣ１及び発振増幅器ＯＳＣによって構成され、さらに、発振増幅器ＯＳＣは、ｎｐｎトランジスタＰ３，Ｐ４、キャパシタＣ２，Ｃ３及び抵抗素子Ｒ１〜Ｒ６によって構成されている。
【００２６】
水晶発振器ＸＴＬとキャパシタＣ１は、発振信号出力端子Ｔ3 と接地電位ＧＮＤとの間に直列接続されている。
また、電源電圧ＶCCの供給線とノードＮＤ１との間にダイオード接続されているｎｐｎトランジスタＰ１とＰ２が直列接続されている。
発振増幅器ＯＳＣにおいて、抵抗素子Ｒ１とＲ２がノードＮＤ１と接地電位ＧＮＤとの間に直列接続されている。トランジスタＰ３のベースが端子Ｔ3 に接続され、コレクタがノードＮＤ１に接続され、エミッタが抵抗素子Ｒ３を介して接地されている。また、端子Ｔ3 と接地電位ＧＮＤとの間にキャパシタＣ２とＣ３が直列接続され、キャパシタＣ２とＣ３の接続点がトランジスタＰ３のエミッタに接続されている。
【００２７】
ノードＮＤ１と接地電位ＧＮＤとの間に抵抗素子Ｒ４とＲ５が直列接続され、トランジスタＰ４のコレクタがノードＮＤ１に接続され、ベースが抵抗素子Ｒ４とＲ５との接続点に接続され、エミッタが抵抗素子Ｒ６を介して接地されている。
【００２８】
上述したように構成されている発振回路１０は、水晶発振器ＸＴＬ固有の発振周波数で発振し、端子Ｔ3 から発振電圧Ｖosc が出力される。また、この発振回路の利得は、キャパシタＣ２とＣ３の容量値によって決まる。
【００２９】
チャージポンプ駆動回路２０ａにおいて、ｎｐｎトランジスタＰ５，Ｐ６，Ｐ７及び抵抗素子Ｒ７，Ｒ８によって、コンパレータＣＭＰ１が構成されている。また、ｎｐｎトランジスタＰ８，Ｐ９，Ｐ１０及び抵抗素子Ｒ９，Ｒ１０，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４によって、コンパレータＣＭＰ２が構成されている。さらに、ｎｐｎトランジスタＰ１１，Ｐ１２，Ｐ１３，Ｐ１４、ｐｎｐトランジスタＱ１，Ｑ２及び抵抗素子Ｒ１１によって、バッファＢＵＦ１，ＢＵＦ２が構成されている。
【００３０】
図２に示すように、まず、コンパレータＣＭＰ１において、トランジスタＰ５のベースが発振回路１０のトランジスタＰ４のベースに接続され、そのコレクタが抵抗素子Ｒ７を介して電源電圧ＶCCの供給線に接続されている。また、トランジスタＰ６のベースが発振回路１０のトランジスタＰ３のベース、即ち、端子Ｔ3 に接続され、そのコレクタが抵抗素子Ｒ８を介して電源電圧ＶCCの供給線に接続されている。トランジスタＰ５とＰ６のエミッタがともにトランジスタＰ７のコレクタに接続されている。そして、トランジスタＰ７のエミッタが接地され、そのベースが入力端子Ｔ4 に接続されている。
なお、入力端子Ｔ4 にバイアス電圧Ｖbsが印加される。トランジスタＰ７は、バイアス電圧Ｖbsによって制御される動作電流を差動回路に供給する電流源である。
【００３１】
上述のように、コンパレータＣＭＰ１は、トランジスタＰ５とＰ６からなる差動回路によって構成されている。この差動回路において、トランジスタＰ５のベースにトランジスタＰ４のベース電圧、即ち、発振回路１０における抵抗素子Ｒ４とＲ５によって設定された基準電圧が印加され、トランジスタＰ６のベースに発振回路１０によって生成される発振電圧Ｖosc が印加される。コンパレータＣＭＰ１によって、発振電圧Ｖosc とトランジスタＰ４のベース電圧とが比較され、当該比較の結果に従って差動電圧ΔＶi がトランジスタＰ５とＰ６のコレクタから出力される。
【００３２】
次に、コンパレータＣＭＰ２において、トランジスタＰ８のベースは、抵抗素子Ｒ２１を介して、コンパレータＣＭＰ１を構成するトランジスタＰ５のコレクタに接続され、トランジスタＰ９のベースは、抵抗素子Ｒ２３を介して、コンパレータＣＭＰ１を構成するトランジスタＰ６のコレクタに接続されている。トランジスタＰ８のコレクタは、抵抗素子Ｒ９を介して電源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２２を介してトランジスタＰ９のベースに接続されている。トランジスタＰ９のコレクタは、抵抗素子Ｒ１０を介して電源電圧ＶCCの供給線に接続され、また、抵抗素子Ｒ２４を介してトランジスタＰ８のベースに接続されている。
【００３３】
トランジスタＰ８とＰ９のエミッタがトランジスタＰ１０のコレクタに共通に接続されている。トランジスタＰ１０のエミッタが接地され、そのベースが端子Ｔ4 に接続されている。即ち、トランジスタＰ１０は、コンパレータＣＭＰ１のトランジスタＰ７と同じく、バイアス電圧Ｖbsによって制御された動作電流をトランジスタＰ８とＰ９からなる差動回路に供給する電流源である。
【００３４】
上述したコンパレータＣＭＰ２において、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４によって差動回路にヒステリシス特性が与えられる。即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi がある一定の値以上に達していないと、コンパレータＣＭＰ２の出力がコンパレータＣＭＰ１の出力差電圧ΔＶi に依存せず、一定に保持される。
【００３５】
ここで、抵抗素子Ｒ２１とＲ２３の抵抗値をともにｒ１とし、抵抗素子Ｒ２２とＲ２４の抵抗値をともにｒ２とする。また、動作開始前にコンパレータＣＭＰ２の出力差動電圧、即ち、コンパレータＣＭＰ２を構成するトランジスタＰ８とＰ９のコレクタの電圧差をΔＶO とすると、コンパレータＣＭＰ１の出力差動電圧ΔＶi の振幅が、次式によって示すしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作しはじめる。
【００３６】
【数１】
ΔＶth＝−（ｒ１／ｒ２）ΔＶO …（１）
【００３７】
即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶth以下のとき（ΔＶi ＜ΔＶth）、コンパレータＣＭＰ２は動作しない。一方、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶthを上回ったとき（ΔＶi ≧ΔＶth）、コンパレータＣＭＰ２が動作しはじめ、バッファＢＵＦ１とＢＵＦ２によって、発振回路１０から出力される発振電圧Ｖosc の周波数を持つ駆動電流Ｉs1とＩs2が出力される。
【００３８】
このように、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３及びＲ２４を設けることによって、コンパレータＣＭＰ２にヒステリシス特性が付与され、このヒステリシス特性によって、前段のコンパレータＣＭＰ１の出力差電圧ΔＶi が式（１）に示すしきい値ΔＶth以下のとき、コンパレータＣＭＰ２の出力がほぼ一定のレベルに保持され、コンパレータＣＭＰ１の出力差電圧ΔＶi がこのしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作し、トランジスタＰ８とＰ９のベースに入力される差電圧ΔＶi に応じて出力電圧ΔＶO が制御される。これによって、バッファＢＵＦ１とＢＵＦ２によって、発振回路１０の発振周波数を持つ駆動電流Ｉs1とＩs2が出力される。
【００３９】
上述した発振回路１０及びチャージポンプ駆動回路２０ａによって、発振回路１０が水晶発振器ＸＴＬ固有の共振周波数の発振電圧Ｖosc が生成され、チャージポンプ駆動回路２０ａに出力される。チャージポンプ駆動回路２０ａにおいて、発振電圧Ｖosc に応じて、差動電圧ΔＶi が出力される。ヒステリシス特性を持つコンパレータＣＭＰ２において、入力される差動電圧ΔＶi の振幅が一定の値以下のとき、出力電圧ΔＶO のレベルが一定に保持され、差動電圧ΔＶi の振幅一定値を越えたとき、トランジスタＰ８とＰ９からなる差動回路が差動電圧ΔＶi に応じて動作し、発振電圧Ｖosc と同じ周波数を持つ出力電圧ΔＶO が生成される。
【００４０】
出力バッファにおいて、トランジスタＱ１とＱ２及び抵抗素子Ｒ１１によって差動回路が構成されている。図示のように、トランジスタＱ１のベースがトランジスタＰ９のコレクタに接続され、トランジスタＱ２のベースがトランジスタＰ８のコレクタに接続され、さらにトランジスタＱ１とＱ２のエミッタの接続点が抵抗素子Ｒ１１を介して、電源電圧ＶCCの供給線に接続されている。トランジスタＱ１のコレクタに、トランジスタＰ１３が接続され、トランジスタＱ２のコレクタに、トランジスタＰ１１が接続されている。
【００４１】
トランジスタＰ１１とＰ１２、またはトランジスタＰ１３とＰ１４によってそれぞれカレントミラー回路が構成されている。図示のように、トランジスタＰ１１とＰ１２のベースがトランジスタＰ１１のコレクタとともにトランジスタＱ２のコレクタに接続されている。トランジスタＰ１１とＰ１２のエミッタが接地されている。同様に、トランジスタＰ１３とＰ１４のベースがトランジスタＰ１３のコレクタとともにトランジスタＱ１のコレクタに接続されている。トランジスタＰ１３とＰ１４のエミッタが接地されている。
【００４２】
このように構成されている出力バッファにおいて、トランジスタＰ１４のコレクタから、トランジスタＱ１のコレクタに流れる電流に応じた駆動電流Ｉs1が出力され、トランジスタＰ１２のコレクタから、トランジスタＱ２のコレクタに流れる電流に応じた駆動電流Ｉs2が出力される。
【００４３】
図３は、発振回路１０における発振電圧Ｖosc 及びチャージポンプ駆動回路２０ａによって出力される駆動電流Ｉs1とＩs2の波形を示す波形図である。なお、図３は、電源電圧ＶCCが投入されてから、発振回路１０及びチャージポンプ駆動回路２０ａが正常に動作しはじめるまでの信号波形を示している。
図３（ａ）は、発振電圧Ｖosc の波形を示している。図示のように、電源電圧ＶCCが投入されたあと、発振回路１０において発振電圧Ｖosc の振幅が徐々に大きくなる。一方、チャージポンプ駆動回路２０ａにおいて、コンパレータＣＭＰ２のヒステリシス特性によって、発振電圧Ｖosc の振幅が所定の値に達するまで回路が動作せず、出力される駆動電流Ｉs1とＩs2がそれぞれ一定の値に保持される。発振電圧Ｖosc の振幅が所定の値に達すると、チャージポンプ駆動回路２０ａが動作しはじめ、発振電圧Ｖosc と同じ周波数の駆動電流Ｉs1とＩs2がそれぞれ出力される。
【００４４】
チャージポンプ回路３０において、チャージポンプ駆動回路２０ａから供給される駆動電流Ｉs1とＩs2に応じて、キャパシタＣp1，Ｃp2，…が交互にチャージとディスチャージを繰り返すので、電源電圧ＶCCより高く昇圧された昇圧電圧Ｖout が出力端子Ｔ2 から出力される。
【００４５】
このように、チャージポンプ駆動回路２０ａにヒステリシス特性を持つコンパレータＣＭＰ２を設けることによって、発振回路１０の発振電圧Ｖosc の振幅が所定レベルに達するまで、即ち、コンパレータＣＭＰ１の出力差電圧ΔＶi の振幅が所定のレベルに達するまで、コンパレータＣＭＰ２の出力電圧ΔＶO が一定のレベルに保持される。これによって、寄生発振のループに不感帯が持たせられ、寄生発振が抑制される。
【００４６】
以上説明したように、本実施形態によれば、発振回路１０によって水晶発振器の固有の発振周波数の発振電圧Ｖosc を発生し、チャージポンプ駆動回路２０ａに出力する。チャージポンプ駆動回路２０ａにおいて、ヒステリシス特性を持つコンパレータＣＭＰ２が設けられ、コンパレータＣＭＰ１の出力差電圧ΔＶi が所定のしきい値ΔＶthより低いとき、コンパレータＣＭＰ２が動作せず、コンパレータＣＭＰ１の出力差電圧ΔＶi がしきい値ΔＶthを越えたとき、コンパレータＣＭＰ２が動作しはじめ、発振回路１０によって出力される発振信号と同じ周波数の駆動電流Ｉs1とＩs2が生成され、チャージポンプ回路３０に供給される。これによって、寄生発振を抑制でき、簡単な回路構成でチャージポンプ回路に安定した駆動電流を供給できる。
【００４７】
【発明の効果】
以上説明したように、本発明の電圧供給回路によれば、チャージポンプ駆動回路の寄生発振を抑制することができ、安定した発振周波数を持つ駆動電流をチャージポンプ回路に供給でき、所望の昇圧電圧を負荷に供給できる。
また、本発明によれば、本電源供給回路に供給される電源の入力インピーダンスの影響を特に考慮する必要がなく、簡単な回路構成で寄生発振を抑制でき、回路構成の簡素化とコストの低減を実現できる。
さらに、本発明によれば、チャージポンプ駆動回路にヒステリシスを持つコンパレータを設けることで寄生発振を抑制することができ、ヒステリシス特性を抵抗素子によって容易に実現でき、回路の特性が安定し、所望の動作特性を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る電圧供給回路の一実施形態を示す回路図である。
【図２】発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
【図３】発振回路及びチャージポンプ駆動回路の動作を示す波形図である。
【図４】従来の電圧供給回路の一構成例を示す回路図である。
【図５】従来の電圧供給回路を構成する発振回路及びチャージポンプ駆動回路の構成を示す回路図である。
【符号の説明】
１０…発振回路
２０，２０ａ…チャージポンプ駆動回路
３０…チャージポンプ回路
ＶCC…電源電圧
ＧＮＤ…接地電位
Claims (8)
- 所定の周波数の発振信号を出力する発振回路と、
上記発振信号と基準信号とを比較し、当該比較結果に応じた信号を出力する第1の比較回路と、
上記第1の比較回路の出力信号の振幅が所定の基準値よりも低いときに出力を一定のレベルに保持し、上記第1の比較回路の出力信号が上記基準値を超えたときに上記第1の比較回路の出力信号に応じた信号を出力する第2の比較回路と、
上記第2の比較回路の出力信号に応じて第1の駆動電流を出力する第1の電流供給回路と、
上記第2の比較回路の出力信号に応じて第2の駆動電流を上記第1の駆動電流と相補的に出力する第2の電流供給回路と、
上記第1の駆動電流と第2の駆動電流とによって交互に充電される複数のキャパシタを有し、入力電圧と異なる電圧を出力するチャージポンプ回路と、
を有し、
少なくとも、上記発振回路と上記第1の比較回路と上記第2の比較回路と上記第 1 の電流供給回路と上記第 2 の電流供給回路とが共通の電源電圧供給線に接続されており、上記電源電圧供給線のインピーダンスに起因する寄生発振が防止されるように構成されている電圧供給回路。 - 上記発振回路が水晶発振器を有し、当該水晶発振器の固有周波数を持つ上記発振信号を生成して上記第1の比較回路に出力する、
請求項1に記載の電圧供給回路。 - 上記第1の比較回路が、一方の入力端子に上記発振信号が入力され、他方の入力端子に上記基準信号が入力される第1の差動回路を有し、
上記第2の比較回路が、上記第1の差動回路から出力される信号を入力する第2の差動回路有する、
請求項1又は2に記載の電圧供給回路。 - 上記第2の比較回路がヒステリシス特性を有する、
請求項1乃至3の何れかに記載の電圧供給回路。 - 上記第1及び第2の電流供給回路が、上記第2の比較回路の出力信号に応じてそれぞれ交互に動作する第1及び第2の電流源回路で構成される、
請求項1乃至4の何れかに記載の電圧供給回路。 - 上記第1の差動回路の出力端子と上記第2の差動回路の入力端子との間に接続された第1の抵抗回路を更に有する、
請求項1乃至5の何れかに記載の電圧供給回路。 - 上記第1の差動回路の出力端子と上記第2の差動回路の出力端子との間に接続された第2の抵抗回路を更に有する、
請求項6に記載の電圧供給回路。 - 上記発振信号の周波数と上記第1及び第2の駆動電流の供給タイミングとが等しい、
請求項1乃至7の何れかに記載の電圧供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323724A JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
| US10/277,544 US6703890B2 (en) | 2001-10-22 | 2002-10-22 | Voltage supply circuit with parasitic oscillation compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323724A JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003134799A JP2003134799A (ja) | 2003-05-09 |
| JP2003134799A5 JP2003134799A5 (ja) | 2005-06-23 |
| JP4030291B2 true JP4030291B2 (ja) | 2008-01-09 |
Family
ID=19140575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323724A Expired - Fee Related JP4030291B2 (ja) | 2001-10-22 | 2001-10-22 | 電圧供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6703890B2 (ja) |
| JP (1) | JP4030291B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3665641B2 (ja) * | 2003-02-27 | 2005-06-29 | 株式会社東芝 | 放送受信回路、放送受信装置及び放送受信方法 |
| US7489205B2 (en) * | 2004-06-04 | 2009-02-10 | Stmicroelectronics Pvt. Ltd. | VCO buffer circuit |
| JP2006094242A (ja) * | 2004-09-24 | 2006-04-06 | Nippon Dempa Kogyo Co Ltd | 可変遅延型発振器 |
| JP2009065819A (ja) * | 2007-09-10 | 2009-03-26 | Oki Electric Ind Co Ltd | チャージポンプ回路 |
| US20110018616A1 (en) * | 2009-07-22 | 2011-01-27 | Kontel Data System Limited | Charge pump circuit |
| DE102010011757B4 (de) * | 2010-03-17 | 2017-08-17 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zum Zwischenspeichern von Signalen eines temperaturkompensierten Quarzoszillators |
| US8797110B2 (en) * | 2012-07-26 | 2014-08-05 | Qualcomm Incorporated | Buffer input impedance compensation in a reference clock signal buffer |
| JP6354937B2 (ja) * | 2014-03-20 | 2018-07-11 | セイコーエプソン株式会社 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2791193B1 (fr) * | 1999-03-16 | 2004-07-09 | St Microelectronics Sa | Procede de controle du fonctionnement d'une pompe de charge capacitive et dispositif de pompe de charge capacitive correspondant |
| JP3652950B2 (ja) * | 2000-02-02 | 2005-05-25 | 富士通株式会社 | 電圧変換回路及び電圧変換回路の制御回路 |
| US6353361B1 (en) * | 2000-08-11 | 2002-03-05 | Globespan, Inc. | Fully differential two-stage operational amplifier with gain boosting |
-
2001
- 2001-10-22 JP JP2001323724A patent/JP4030291B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-22 US US10/277,544 patent/US6703890B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6703890B2 (en) | 2004-03-09 |
| JP2003134799A (ja) | 2003-05-09 |
| US20030076697A1 (en) | 2003-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798301B1 (en) | Method and apparatus for controlling oscillation amplitude and oscillation frequency of crystal oscillator | |
| JP4810775B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6369558B2 (en) | Switching regulator | |
| WO2002045253A1 (fr) | Amplificateur haute fréquence | |
| JPH11186843A (ja) | 安定化発振回路 | |
| WO2002007302A1 (fr) | Oscillateur piezoelectrique | |
| JP4030291B2 (ja) | 電圧供給回路 | |
| JPH09260974A (ja) | 増幅回路 | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| US4518930A (en) | Negative resistance circuit for VCO | |
| US20030228024A1 (en) | Shock sound prevention circuit | |
| JP4407003B2 (ja) | 圧電発振器 | |
| USRE41791E1 (en) | Pulse generator provided with a duty-factor limiting function | |
| US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
| JP2000516430A (ja) | 発振器の周波数ずれの補償 | |
| US6952140B2 (en) | Ocillator and electronic device using same | |
| JP2000252749A (ja) | 圧電発振器 | |
| JP2002223563A (ja) | スイッチングレギュレータ | |
| JP4657406B2 (ja) | 電圧制御発振器 | |
| JP2003218634A (ja) | 発振回路 | |
| KR101017149B1 (ko) | 전압 제어 발진 회로 | |
| JPH09331250A (ja) | チャージポンプ回路及びｐｌｌ周波数シンセサイザ | |
| JP3168683B2 (ja) | スイッチング電源装置 | |
| JP2714074B2 (ja) | 昇圧回路 | |
| JP3380845B2 (ja) | 直流安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4030291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |