JP6354937B2

JP6354937B2 - 駆動回路、集積回路装置及びチャージポンプ回路の制御方法

Info

Publication number: JP6354937B2
Application number: JP2014058593A
Authority: JP
Inventors: 徳田　泰信; 泰信徳田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2014-03-20
Filing date: 2014-03-20
Publication date: 2018-07-11
Anticipated expiration: 2034-03-20
Also published as: US9360881B2; US20150270829A1; CN104935162B; JP2015186293A; CN104935162A

Description

本発明は、駆動回路、集積回路装置及びチャージポンプ回路の制御方法に関する。

直流電圧を昇圧又は降圧するチャージポンプ回路として、ディクソン型のチャージポンプ回路がある。

特許文献１には、定電流源を用いてクロックパルスの波形を鈍らせて出力することによって、高周波ノイズの発生を低減するチャージポンプ駆動回路が開示されている。

特許文献１のチャージポンプ駆動回路では、相補型インバーター回路で構成された出力回路に流れる貫通電流については考慮されていない。貫通電流の発生は、消費電流の増大を招来したり、ノイズ源となったりするので、好ましくない。

このような課題を解決する方法の１つとして、特許文献２には、相補型インバーター回路で構成された出力回路のＰチャネル型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）のゲート電圧と、Ｎチャネル型ＭＯＳＦＥＴのゲート電圧との間に電位差を設けることで、Ｐチャネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴに流れる貫通電流を抑制し、高周波ノイズの発生を低減するチャージポンプ駆動回路が開示されている。

特開２００６−３４０４３６号公報特開２００９−２１８４１号公報

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、消費電流を低減できる駆動回路、集積回路装置及びチャージポンプ回路の制御方法を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。

［適用例１］
本適用例に係る駆動回路は、チャージポンプ回路を駆動する駆動クロック信号を前記チャージポンプ回路に出力する出力ノードを有する出力回路を備え、前記出力回路は、第１クロック信号と、前記第１クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号とに基づいて、前記駆動クロック信号を生成し、前記第２クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記出力ノードを高インピーダンス状態に制御する、駆動回路である。

本適用例によれば、駆動クロック信号の電圧レベルが変化する前の期間において、駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御するので、出力回路に流れる貫通電流を低減できる。したがって、消費電流を低減できる駆動回路を実現できる
。

［適用例２］
上述の駆動回路において、前記出力回路は、前記第１クロック信号の電圧レベルが変化する期間の前の期間又は後の期間において、前記出力ノードを高インピーダンス状態に制御してもよい。

本適用例によれば、第１クロック信号の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御するので、簡易な回路構成で、出力回路に流れる貫通電流を低減できる。

［適用例３］
上述の駆動回路において、前記第２クロック信号の周波数は、前記第１クロック信号の周波数の２倍であってもよい。

これによって、簡易な回路構成で消費電流を低減できる駆動回路を実現できる。

［適用例４］
上述の駆動回路において、前記出力回路は、第１伝導型の第１トランジスターと、第２伝導型の第２トランジスター及び第３トランジスターと、を含み、前記第１トランジスターは、第１電位と前記出力ノードとの間に接続され、前記第２トランジスター及び前記第３トランジスターは、第２電位と前記出力ノードとの間に直列に接続され、前記第１トランジスター及び前記第２トランジスターは、前記第１クロック信号に基づいて駆動され、前記第３トランジスターは、前記第２クロック信号に基づいて駆動されてもよい。

［適用例５］
本適用例に係る集積回路装置は、上述のいずれかの駆動回路と、前記チャージポンプ回路と、を含む、集積回路装置である。

本適用例によれば、消費電流を低減できる駆動回路を含んでいるので、消費電流を低減できる集積回路装置を実現できる。

［適用例６］
本適用例に係るチャージポンプ回路の制御方法は、第１クロック信号と、前記第１クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号と、に基づいて、チャージポンプ回路を駆動する駆動クロック信号を生成する生成工程と、前記第２クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御する制御工程と、を含む、チャージポンプ回路の制御方法である。

本適用例によれば、駆動クロック信号の電圧レベルが変化する前の期間において、駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御するので、駆動クロック信号をするための出力回路に流れる貫通電流を低減できる。したがって、消費電流を低減できるチャージポンプ回路の制御方法を実現できる。

第１実施形態に係る集積回路装置１００の回路図である。第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２を生成するクロック信号生成回路２０の構成例を示す回路図である。駆動回路１及びクロック信号生成回路２０の動作例を示すタイミングチャートである。第２実施形態に係る集積回路装置１００ａの回路図である。本実施形態に係るチャージポンプ回路の制御方法の概要を示すフローチャートである。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．駆動回路及び集積回路装置
１−１．第１実施形態
図１は、第１実施形態に係る集積回路装置１００の回路図である。

本実施形態に係る集積回路装置１００は、駆動回路１と、チャージポンプ回路３０と、を含んで構成されている。

本実施形態に係る駆動回路１は、チャージポンプ回路３０を駆動する駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）をチャージポンプ回路３０に出力する出力ノード（出力ノードＡ及び出力ノードＢ）を有する出力回路１０を備えている。

出力回路１０は、第１伝導型の第１トランジスターＰ１１及び第１トランジスターＰ２１と、第２伝導型の第２トランジスターＮ１２及び第２トランジスターＮ２２と、第２導電型の第３トランジスターＮ１３及び第３トランジスターＮ２３と、を含んで構成されている。本実施形態においては、第１伝導型の第１トランジスターＰ１１及び第１トランジスターＰ２１は、Ｐチャネル型のＭＯＳＦＥＴである。また、第２伝導型の第２トランジスターＮ１２、第２トランジスターＮ２２、第３トランジスターＮ１３及び第３トランジスターＮ２３は、Ｎチャネル型のＭＯＳＦＥＴである。

第１トランジスターＰ１１は、第１電位ＶＤＤと出力ノードＡとの間に接続され、第２トランジスターＮ１２及び第３トランジスターＮ１３は、第２電位ＶＳＳと出力ノードＡとの間に直列に接続されている。なお、直列接続の順番を変更し、第３トランジスターＮ１３を出力ノードＡと第２トランジスターＮ１２との間に配置してもよい。

第１トランジスターＰ２１は、第１電位ＶＤＤと出力ノードＢとの間に接続され、第２トランジスターＮ２２及び第３トランジスターＮ２３は、第２電位ＶＳＳと出力ノードＢとの間に直列に接続されている。なお、直列接続の順番を変更し、第３トランジスターＮ２３を出力ノードＢと第２トランジスターＮ２２との間に配置してもよい。

第１トランジスターＰ１１、第１トランジスターＰ２１、第２トランジスターＮ１２及び第２トランジスターＮ２２は、第１クロック信号ＣＫ１に基づいて駆動され、第３トランジスターＮ１３及び第３トランジスターＮ２３は、第２クロック信号ＣＫ２に基づいて駆動される。

本実施形態においては、出力回路１０は、インバーターＩＮ１及びインバーターＩＮ２を含んで構成されている。インバーターＩＮ１は、第１クロック信号ＣＫ１を反転して、
第１トランジスターＰ１１のゲート、第２トランジスターＮ１２のゲート及びインバーターＩＮ２に出力する。インバーターＩＮ２は、インバーターＩＮ１の出力信号を反転して、第１トランジスターＰ２１及び第２トランジスターＮ２２に出力する。また、第３トランジスターＮ１３及び第３トランジスターＮ２３のゲートには、第２クロック信号ＣＫ２が入力される。

チャージポンプ回路３０は、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３、ダイオードＤ４、ダイオードＤ５、容量素子Ｃ１、容量素子Ｃ２、容量素子Ｃ３、容量素子Ｃ４及び容量素子ＣＬを含んで構成されている。本実施形態においては、入力端子Ｖｉｎに入力される第１電位ＶＤＤを昇圧して出力電圧ＶＰＰを得る構成である。なお、チャージポンプ回路３０は、出力電圧ＶＰＰとして負電圧を出力するように構成されていてもよい。

ダイオードＤ１、ダイオードＤ２、ダイオードＤ３、ダイオードＤ４及びダイオードＤ５は、入力端子Ｖｉｎから出力端子Ｖｏｕｔに向かって順に直列接続されている。

容量素子Ｃ１の一端は、ダイオードＤ１のカソード及びダイオードＤ２のアノードと接続され、容量素子Ｃ１の他端は、出力回路１０の出力ノードＡと接続されている。容量素子Ｃ２の一端は、ダイオードＤ２のカソード及びダイオードＤ３のアノードと接続され、容量素子Ｃ２の他端は、出力回路１０の出力ノードＢと接続されている。容量素子Ｃ３の一端は、ダイオードＤ３のカソード及びダイオードＤ４のアノードと接続され、容量素子Ｃ３の他端は、出力回路１０の出力ノードＡと接続されている。容量素子Ｃ４の一端は、ダイオードＤ４のカソード及びダイオードＤ５のアノードと接続され、容量素子Ｃ４の他端は、出力回路１０の出力ノードＢと接続されている。容量素子ＣＬの一端は、ダイオードＤ５のカソード及び出力端子Ｖｏｕｔと接続され、容量素子ＣＬの他端は、第２電位ＶＳＳと接続されている。

図２は、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２を生成するクロック信号生成回路２０の構成例を示す回路図である。

クロック信号生成回路２０は、フリップフロップ回路ＤＦ２１、フリップフロップ回路ＤＦ２２、インバーターＩＮ２１、インバーターＩＮ２２、インバーターＩＮ２３、インバーターＩＮ２４及びＮＯＲゲート回路ＮＯＲ２１を含んで構成されている。フリップフロップ回路ＤＦ２１及びフリップフロップ回路ＤＦ２２は、Ｄ型のフリップフロップ回路である。フリップフロップ回路は、クロック入力端子のＣ端子、データ入力端子のＤ端子、リセット端子のＲ端子、及び、出力端子のＱ端子を有する。フリップフロップ回路ＤＦ２１及びフリップフロップ回路ＤＦ２２のＲ端子には、イネーブル信号ＥＮが入力される。

フリップフロップ回路ＤＦ２１のＣ端子には、基準クロック信号ＯＳＣが入力される。フリップフロップ回路ＤＦ２１のＱ端子からの出力信号は、インバーターＩＮ２１及びＮＯＲゲート回路ＮＯＲ２１の一方の入力端子に入力される。インバーターＩＮ２１の出力信号は、インバーターＩＮ２２及びフリップフロップ回路ＤＦ２１のＤ端子に入力される。インバーターＩＮ２２は、第２クロック信号ＣＫ２を出力する。

ＮＯＲゲート回路ＮＯＲ２１の他方の入力端子には、基準クロック信号ＯＳＣが入力される。ＮＯＲゲート回路ＮＯＲ２１の出力信号は、フリップフロップ回路ＤＦ２２のＣ端子に入力される。フリップフロップ回路ＤＦ２２のＱ端子からの出力信号は、インバーターＩＮ２３に入力される。インバーターＩＮ２３の出力信号は、インバーターＩＮ２４及びフリップフロップ回路ＤＦ２２のＤ端子に入力される。インバーターＩＮ２４は、第１
クロック信号ＣＫ１を出力する。

図３は、駆動回路１及びクロック信号生成回路２０の動作例を示すタイミングチャートである。図３には、上から順に、基準クロック信号ＯＳＣ、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２が示されている。

クロック信号生成回路２０は、基準クロック信号ＯＳＣを１／２分周して、第２クロック信号ＣＫ２を生成する。また、クロック信号生成回路２０は、第２クロック信号ＣＫ２を基準クロック信号ＯＳＣの半クロック分遅らせて反転し、さらに１／２分周した信号に相当する第１クロック信号ＣＫ１を生成する。クロック信号生成回路２０は、ＮＯＲゲート回路ＮＯＲ２１の出力信号をフリップフロップ回路ＤＦ２２のＣ端子に入力することで第１クロック信号ＣＫ１を生成する。このようにしてクロック信号生成回路２０で生成される第２クロック信号ＣＫ２は、第１クロック信号ＣＫ１の電圧レベルが変化する期間では電圧レベルが変化しない信号である。第２クロック信号ＣＫ２は、第１クロック信号ＣＫ１よりも周波数が高いクロック信号である。

出力回路１０は、第１クロック信号ＣＫ１と、第１クロック信号ＣＫ１の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号ＣＫ２とに基づいて、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を生成し、第２クロック信号ＣＫ２に基づいて、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）の電圧レベルが変化する前の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御する。出力回路１０は、第２クロック信号ＣＫ２がローレベルの期間であって、駆動クロック信号の電圧レベルが変化する前の期間において、駆動クロック信号の出力ノードを高インピーダンス状態に制御する。なお、図３において、点線で表されている期間（例えば、駆動クロック信号ＣＰ１の時刻ｔ６から時刻ｔ７までの期間）は、対応する出力ノードＡ又は出力ノードＢが高インピーダンス状態に制御されることを表す。

例えば、図３における時刻ｔ３から時刻ｔ５までの期間では、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、共にハイレベルである。この場合には、第１トランジスターＰ１１はＯＮ状態、第２トランジスターＮ１２はＯＦＦ状態、第３トランジスターＮ１３はＯＮ状態となり、出力ノードＡは駆動クロック信号ＣＰ１としてハイレベルを出力する。また、第１トランジスターＰ２１はＯＦＦ状態、第２トランジスターＮ２２はＯＮ状態、第３トランジスターＮ２３はＯＮ状態となり、出力ノードＢは駆動クロック信号ＣＰ２としてローレベルを出力する。

図３における時刻ｔ５から時刻ｔ６までの期間では、第１クロック信号ＣＫ１がハイレベル、第２クロック信号ＣＫ２がローレベルである。この場合には、第１トランジスターＰ１１はＯＮ状態、第２トランジスターＮ１２はＯＦＦ状態、第３トランジスターＮ１３はＯＦＦ状態となり、出力ノードＡは駆動クロック信号ＣＰ１としてハイレベルを出力する。また、第１トランジスターＰ２１はＯＦＦ状態、第２トランジスターＮ２２はＯＮ状態、第３トランジスターＮ２３はＯＦＦ状態となり、出力ノードＢは高インピーダンス状態に制御される。

図３における時刻ｔ６から時刻ｔ７までの期間では、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、共にローレベルである。この場合には、第１トランジスターＰ１１はＯＦＦ状態、第２トランジスターＮ１２はＯＮ状態、第３トランジスターＮ１３はＯＦＦ状態となり、出力ノードＡは高インピーダンス状態に制御される。また、第１トラン
ジスターＰ２１はＯＮ状態、第２トランジスターＮ２２はＯＦＦ状態、第３トランジスターＮ２３はＯＦＦ状態となり、出力ノードＢは駆動クロック信号ＣＰ２としてハイレベルを出力する。

図３における時刻ｔ７から時刻ｔ９までの期間では、第１クロック信号ＣＫ１がローレベル、第２クロック信号ＣＫ２がハイレベルである。この場合には、第１トランジスターＰ１１はＯＦＦ状態、第２トランジスターＮ１２はＯＮ状態、第３トランジスターＮ１３はＯＮ状態となり、出力ノードＡは駆動クロック信号ＣＰ１としてローレベルを出力する。また、第１トランジスターＰ２１はＯＮ状態、第２トランジスターＮ２２はＯＦＦ状態、第３トランジスターＮ２３はＯＮ状態となり、出力ノードＢは駆動クロック信号ＣＰ２としてハイレベルを出力する。

図３における時刻ｔ９から時刻ｔ１０までの期間では、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、共にローレベルである。この場合には、第１トランジスターＰ１１はＯＦＦ状態、第２トランジスターＮ１２はＯＮ状態、第３トランジスターＮ１３はＯＦＦ状態となり、出力ノードＡは高インピーダンス状態に制御される。また、第１トランジスターＰ２１はＯＮ状態、第２トランジスターＮ２２はＯＦＦ状態、第３トランジスターＮ２３はＯＦＦ状態となり、出力ノードＢは駆動クロック信号ＣＰ２としてハイレベルを出力する。

図３における時刻ｔ１０から時刻ｔ１１までの期間では、第１クロック信号ＣＫ１がハイレベル、第２クロック信号ＣＫ２がローレベルである。この場合には、第１トランジスターＰ１１はＯＮ状態、第２トランジスターＮ１２はＯＦＦ状態、第３トランジスターＮ１３はＯＦＦ状態となり、出力ノードＡは駆動クロック信号ＣＰ１としてハイレベルを出力する。また、第１トランジスターＰ２１はＯＦＦ状態、第２トランジスターＮ２２はＯＮ状態、第３トランジスターＮ２３はＯＦＦ状態となり、出力ノードＢは高インピーダンス状態に制御される。図３における時刻ｔ１１以降は、時刻ｔ３から時刻ｔ１１までの動作を繰り返す。

以上の動作では、第１トランジスターＰ１１、第２トランジスターＮ１２及び第３トランジスターＮ１３が全てＯＮ状態に制御される期間は存在していない。したがって、第１トランジスターＰ１１、第２トランジスターＮ１２及び第３トランジスターＮ１３が理想的なスイッチ素子として機能する場合には、第１トランジスターＰ１１、第２トランジスターＮ１２及び第３トランジスターＮ１３を貫通して流れる電流（貫通電流）がない。

また、以上の動作では、第１トランジスターＰ２１、第２トランジスターＮ２２及び第３トランジスターＮ２３が全てＯＮ状態に制御される期間は存在していない。したがって、第１トランジスターＰ２１、第２トランジスターＮ２２及び第３トランジスターＮ２３が理想的なスイッチ素子として機能する場合には、第１トランジスターＰ２１、第２トランジスターＮ２２及び第３トランジスターＮ２３を貫通して流れる電流（貫通電流）がない。

このように、本実施形態に係る駆動回路１によれば、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）の電圧レベルが変化する前の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御するので、出力回路１０に流れる貫通電流を低減できる。したがって、消費電流を低減できる駆動回路１を実現できる。また、貫通電流に起因するノイズを低減できる。

また、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２がハイレベルとなる期間の
長さによらず貫通電流を低減できるので、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２がハイレベルとなる期間を長く設定してチャージポンプ回路３０における電荷の転送時間を長くすることができる。これによって、チャージポンプ回路３０を構成する容量素子Ｃ１〜Ｃ４の容量値が大きい場合でも駆動できる駆動回路１を実現できる。

さらに、クロック信号生成回路２０は、基準クロック信号ＯＳＣを分周して、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とを生成することで、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とに対して所定の論理演算を行うことによって生成される駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２の電圧レベルが変化するタイミングの前後関係が保たれる。基準クロック信号ＯＳＣの周波数を変更した場合においても、貫通電流を低減する効果は同様に得られる。したがって、基準クロック信号ＯＳＣの周波数を変更することでチャージポンプ回路３０の動作を柔軟に変更することができる。

本実施形態に係る駆動回路１において、出力回路１０は、第１クロック信号ＣＫ１の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御している。

本実施形態に係る駆動回路１によれば、第１クロック信号ＣＫ１の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御するので、簡易な回路構成で、出力回路１０に流れる貫通電流を低減できる。

本実施形態に係る駆動回路１において、第２クロック信号ＣＫ２の周波数は、第１クロック信号ＣＫ１の周波数の２倍であってもよい。

これによって、簡易な回路構成で消費電流を低減できる駆動回路１を実現できる。また、図２に示されるような簡易な回路構成でクロック信号生成回路２０を構成できる。

また、図１に示される駆動回路１によれば、相補型インバーターを用いた出力回路に第３トランジスターＮ１３及び第３トランジスターＮ２３を追加するだけで出力回路１０を構成できるので、簡易な回路構成で消費電流を低減できる駆動回路１を実現できる。

また、本実施形態に係る集積回路装置１００によれば、消費電流を低減できる駆動回路１を含んでいるので、消費電流を低減できる集積回路装置１００を実現できる。

なお、図３を用いて説明した動作例においては、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、いずれもデューティー比が５０％である場合の例で説明したが、必要に応じて、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２のデューティー比は適宜設定されてもよい。この場合においても上述の動作と同様の理由により同様の効果を奏する。

１−２．第２実施形態
図４は、第２実施形態に係る集積回路装置１００ａの回路図である。第１実施形態に係る集積回路装置１００と同様の構成には同一の符号を付し、詳細な説明を省略する。

本実施形態に係る集積回路装置１００ａは、駆動回路１ａと、チャージポンプ回路３０と、を含んで構成されている。駆動回路１ａは、出力回路１０ａを含んで構成されている。

出力回路１０ａは、第１伝導型の第１トランジスターＰ１１及び第１トランジスターＰ２１と、第２伝導型の第２トランジスターＮ１４及び第２トランジスターＮ２４と、を含んで構成されている。本実施形態においては、第１伝導型の第１トランジスターＰ１１及び第１トランジスターＰ２１は、Ｐチャネル型のＭＯＳＦＥＴである。また、第２伝導型の第２トランジスターＮ１４及び第２トランジスターＮ２４は、Ｎチャネル型のＭＯＳＦＥＴである。

第１トランジスターＰ１１は、第１電位ＶＤＤと出力ノードＡとの間に接続され、第２トランジスターＮ１４は、第２電位ＶＳＳと出力ノードＡとの間に接続されている。

第１トランジスターＰ２１は、第１電位ＶＤＤと出力ノードＢとの間に接続され、第２トランジスターＮ２４は、第２電位ＶＳＳと出力ノードＢとの間に接続されている。

第１トランジスターＰ１１及び第１トランジスターＰ２１は、第１クロック信号ＣＫ１に基づいて駆動される。第２トランジスターＮ１４は、第１クロック信号ＣＫ１の反転信号と第２クロック信号ＣＫ２との論理積に基づいて駆動される。第２トランジスターＮ２４は、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２との論理積に基づいて駆動される。

本実施形態においては、出力回路１０は、ＡＮＤゲート回路ＡＮＤ１１及びＡＮＤゲート回路ＡＮＤ１２を含んで構成されている。ＡＮＤゲート回路ＡＮＤ１１は、インバーターＩＮ１の出力信号と第２クロック信号ＣＫ２との論理積を第２トランジスターＮ１４のゲートに出力する。ＡＮＤゲート回路ＡＮＤ１２は、インバーターＩＮ２の出力信号と第２クロック信号ＣＫ２との論理積を第２トランジスターＮ２４に出力する。

本実施形態に係る駆動回路１ａ及びクロック信号生成回路２０の動作は、図３を用いて説明した第１実施形態に係る駆動回路１と同様である。したがって、本実施形態に係る駆動回路１ａにおいても、第１実施形態に係る駆動回路１と同様の理由により同様の効果を奏する。また、本実施形態に係る集積回路装置１００ａにおいても、第１実施形態に係る集積回路装置１００と同様の理由により同様の効果を奏する。

２．チャージポンプ回路の制御方法
図５は、本実施形態に係るチャージポンプ回路の制御方法の概要を示すフローチャートである。以下では、第１実施形態に係る駆動回路１を用いて実現する例について説明する。

本実施形態に係るチャージポンプ回路３０の制御方法は、第１クロック信号ＣＫ１と、第１クロック信号ＣＫ１の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号ＣＫ２と、に基づいて、チャージポンプ回路３０を駆動する駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を生成する生成工程（ステップＳ１００）と、第２クロック信号ＣＫ２に基づいて、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）の電圧レベルが変化する前の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御する制御工程（ステップＳ１０２）と、を含む。

例えば、図３における時刻ｔ２から時刻ｔ６までの期間、時刻ｔ７から時刻ｔ９までの期間、時刻ｔ１０から時刻ｔ１４までの期間、及び、時刻ｔ１５以降の期間に、駆動回路１が、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とに基づいて、駆動クロック信
号ＣＰ１を生成する工程がステップＳ１００の生成工程に対応する。

また、図３における時刻ｔ１から時刻ｔ２までの期間、時刻ｔ６から時刻ｔ７までの期間、時刻ｔ９から時刻ｔ１０までの期間、及び、時刻ｔ１４から時刻ｔ１５までの期間に、駆動回路１が、駆動クロック信号ＣＰ１を出力する出力ノードＡを高インピーダンス状態に制御する工程がステップＳ１０２の制御工程に対応する。また、本実施形態においては、ステップＳ１０２の制御工程において、駆動回路１は、第１クロック信号ＣＫ１の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号ＣＰ１を出力する出力ノードＡを高インピーダンス状態に制御してもいる。

また、図３における時刻ｔ１から時刻ｔ２までの期間、時刻ｔ３から時刻ｔ５までの期間、時刻ｔ６から時刻ｔ１０までの期間、時刻ｔ１１から時刻ｔ１３までの期間、及び、時刻ｔ１４以降の期間に、駆動回路１が、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とに基づいて、駆動クロック信号ＣＰ２を生成する工程がステップＳ１００の生成工程に対応する。

また、図３における時刻ｔ２から時刻ｔ３までの期間、時刻ｔ５から時刻ｔ６までの期間、時刻ｔ１０から時刻ｔ１１までの期間、及び、時刻ｔ１３から時刻ｔ１４までの期間に、駆動回路１が、駆動クロック信号ＣＰ２を出力する出力ノードＢを高インピーダンス状態に制御する工程がステップＳ１０２の制御工程に対応する。また、本実施形態においては、ステップＳ１０２の制御工程において、駆動回路１は、第１クロック信号ＣＫ１の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号ＣＰ２を出力する出力ノードＢを高インピーダンス状態に制御してもいる。

本実施形態に係るチャージポンプ回路３０の制御方法によれば、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）の電圧レベルが変化する前の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御するので、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）をするための出力回路１０に流れる貫通電流を低減できる。したがって、消費電流を低減できるチャージポンプ回路３０の制御方法を実現できる。

また、本実施形態に係るチャージポンプ回路３０の制御方法によれば、第１クロック信号ＣＫ１の電圧レベルが変化する期間の前の期間又は後の期間において、駆動クロック信号（駆動クロック信号ＣＰ１及び駆動クロック信号ＣＰ２）を出力する出力ノード（出力ノードＡ及び出力ノードＢ）を高インピーダンス状態に制御するので、簡易な構成でチャージポンプ回路３０の制御方法を実現できる。

なお、駆動回路１に代えて、第２実施形態に係る駆動回路１ａを用いても、本実施形態に係るチャージポンプ回路３０の制御方法は同様に実現でき、同様の効果を奏する。

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む
。

１，１ａ…駆動回路、１０，１０ａ…出力回路、２０…クロック信号生成回路、３０…チャージポンプ回路、１００，１００ａ…集積回路装置、Ａ，Ｂ…出力ノード、ＡＮＤ１１，ＡＮＤ１２…ＡＮＤゲート回路、Ｃ１，Ｃ２，Ｃ３，Ｃ４，ＣＬ…容量素子、ＣＫ１…第１クロック信号、ＣＫ２…第２クロック信号、ＣＰ１，ＣＰ２…駆動クロック信号、Ｄ１〜Ｄ５…ダイオード、ＤＦ２１，ＤＦ２２…フリップフロップ回路、ＥＮ…イネーブル信号、ＩＮ１，ＩＮ２，ＩＮ２１，ＩＮ２２，ＩＮ２３，ＩＮ２４…インバーター、ＯＳＣ…基準クロック信号、Ｎ１２，Ｎ１４，Ｎ２２，Ｎ２４…第２トランジスター、Ｎ１３，Ｎ２３…第３トランジスター、ＮＯＲ２１…ＮＯＲゲート回路、Ｐ１１，Ｐ２１…第１トランジスター、ＶＤＤ…第１電位、Ｖｉｎ…入力端子、Ｖｏｕｔ…出力端子、ＶＰＰ…出力信号、ＶＳＳ…第２電位

Claims

チャージポンプ回路を駆動する第１駆動クロック信号を前記チャージポンプ回路に出力する第１出力ノードと、前記チャージポンプ回路を駆動する第２駆動クロック信号を前記チャージポンプ回路に出力する第２出力ノードと、を有する出力回路を備え、
前記出力回路は、
第１クロック信号と、前記第１クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号とに基づいて、前記第１駆動クロック信号及び前記第２駆動クロック信号を生成し、
前記第２クロック信号に基づいて、前記第１駆動クロック信号の電圧レベルが変化する前の期間において、前記第１出力ノードを高インピーダンス状態に制御し、
前記第２クロック信号に基づいて、前記第２駆動クロック信号の電圧レベルが変化する前の期間において、前記第２出力ノードを高インピーダンス状態に制御し、
前記第１出力ノード及び前記第２出力ノードの一方を高インピーダンス状態に制御する期間の次の期間において、前記第１出力ノード及び前記第２出力ノードの他方を高インピーダンス状態に制御する、駆動回路。
請求項１に記載の駆動回路において、
前記第１駆動クロック信号及び前記第２駆動クロック信号の一方の電圧レベルがローレベルからハイレベルに遷移する前後の期間において、前記第１駆動クロック信号及び前記第２駆動クロック信号の他方の電圧レベルはハイレベルである、駆動回路。
請求項１又は２に記載の駆動回路において、
前記出力回路は、
前記第１クロック信号の電圧レベルが変化する期間の前の期間において、前記第１出力ノード及び前記第２出力ノードの一方を高インピーダンス状態に制御し、
前記第１クロック信号の電圧レベルが変化する期間の後の期間において、前記第１出力ノード及び前記第２出力ノードの他方を高インピーダンス状態に制御する、駆動回路。
請求項１ないし３のいずれか１項に記載の駆動回路において、
前記第２クロック信号の周波数は、前記第１クロック信号の周波数の２倍である、駆動回路。
請求項１ないし４のいずれか１項に記載の駆動回路において、
前記出力回路は、
第１伝導型の第１トランジスターと、第２伝導型の第２トランジスター及び第３トランジスターと、
第１伝導型の第４トランジスターと、第２伝導型の第５トランジスター及び第６トランジスターと、
を含み、
前記第１トランジスターは、第１電位と前記第１出力ノードとの間に接続され、
前記第２トランジスター及び前記第３トランジスターは、第２電位と前記第１出力ノードとの間に直列に接続され、
前記第１トランジスター及び前記第２トランジスターは、前記第１クロック信号に基づいて駆動され、
前記第３トランジスターは、前記第２クロック信号に基づいて駆動され、
前記第４トランジスターは、前記第１電位と前記第２出力ノードとの間に接続され、
前記第５トランジスター及び前記第６トランジスターは、前記第２電位と前記第２出力ノードとの間に直列に接続され、
前記第４トランジスター及び前記第５トランジスターは、前記第１クロック信号の反転信号に基づいて駆動され、
前記第６トランジスターは、前記第２クロック信号に基づいて駆動される、駆動回路。
請求項１ないし５のいずれか１項に記載の駆動回路と、
前記チャージポンプ回路と、
を含む、集積回路装置。
第１クロック信号と、前記第１クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第２クロック信号と、に基づいて、チャージポンプ回路を駆動する第１駆動クロック信号及び第２駆動クロック信号を生成する生成工程と、
前記第２クロック信号に基づいて、前記第１駆動クロック信号の電圧レベルが変化する前の期間において、前記第１駆動クロック信号を出力する第１出力ノードを高インピーダンス状態に制御し、前記第２クロック信号に基づいて、前記第２駆動クロック信号の電圧レベルが変化する前の期間において、前記第２駆動クロック信号を出力する第２出力ノードを高インピーダンス状態に制御する制御工程と、
を含み、
前記制御工程において、
前記第１出力ノード及び前記第２出力ノードの一方を高インピーダンス状態に制御する期間の次の期間において、前記第１出力ノード及び前記第２出力ノードの他方を高インピーダンス状態に制御する、チャージポンプ回路の制御方法。