JP2015186293A - 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 - Google Patents
駆動回路、集積回路装置及びチャージポンプ回路の制御方法 Download PDFInfo
- Publication number
- JP2015186293A JP2015186293A JP2014058593A JP2014058593A JP2015186293A JP 2015186293 A JP2015186293 A JP 2015186293A JP 2014058593 A JP2014058593 A JP 2014058593A JP 2014058593 A JP2014058593 A JP 2014058593A JP 2015186293 A JP2015186293 A JP 2015186293A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- transistor
- drive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
Description
本適用例に係る駆動回路は、チャージポンプ回路を駆動する駆動クロック信号を前記チャージポンプ回路に出力する出力ノードを有する出力回路を備え、前記出力回路は、第1クロック信号と、前記第1クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第2クロック信号とに基づいて、前記駆動クロック信号を生成し、前記第2クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記出力ノードを高インピーダンス状態に制御する、駆動回路である。
。
上述の駆動回路において、前記出力回路は、前記第1クロック信号の電圧レベルが変化する期間の前の期間又は後の期間において、前記出力ノードを高インピーダンス状態に制御してもよい。
上述の駆動回路において、前記第2クロック信号の周波数は、前記第1クロック信号の周波数の2倍であってもよい。
上述の駆動回路において、前記出力回路は、第1伝導型の第1トランジスターと、第2伝導型の第2トランジスター及び第3トランジスターと、を含み、前記第1トランジスターは、第1電位と前記出力ノードとの間に接続され、前記第2トランジスター及び前記第3トランジスターは、第2電位と前記出力ノードとの間に直列に接続され、前記第1トランジスター及び前記第2トランジスターは、前記第1クロック信号に基づいて駆動され、前記第3トランジスターは、前記第2クロック信号に基づいて駆動されてもよい。
本適用例に係る集積回路装置は、上述のいずれかの駆動回路と、前記チャージポンプ回路と、を含む、集積回路装置である。
本適用例に係るチャージポンプ回路の制御方法は、第1クロック信号と、前記第1クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第2クロック信号と、に基づいて、チャージポンプ回路を駆動する駆動クロック信号を生成する生成工程と、前記第2クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御する制御工程と、を含む、チャージポンプ回路の制御方法である。
1−1.第1実施形態
図1は、第1実施形態に係る集積回路装置100の回路図である。
第1トランジスターP11のゲート、第2トランジスターN12のゲート及びインバーターIN2に出力する。インバーターIN2は、インバーターIN1の出力信号を反転して、第1トランジスターP21及び第2トランジスターN22に出力する。また、第3トランジスターN13及び第3トランジスターN23のゲートには、第2クロック信号CK2が入力される。
クロック信号CK1を出力する。
ジスターP21はON状態、第2トランジスターN22はOFF状態、第3トランジスターN23はOFF状態となり、出力ノードBは駆動クロック信号CP2としてハイレベルを出力する。
長さによらず貫通電流を低減できるので、第1クロック信号CK1及び第2クロック信号CK2がハイレベルとなる期間を長く設定してチャージポンプ回路30における電荷の転送時間を長くすることができる。これによって、チャージポンプ回路30を構成する容量素子C1〜C4の容量値が大きい場合でも駆動できる駆動回路1を実現できる。
図4は、第2実施形態に係る集積回路装置100aの回路図である。第1実施形態に係る集積回路装置100と同様の構成には同一の符号を付し、詳細な説明を省略する。
図5は、本実施形態に係るチャージポンプ回路の制御方法の概要を示すフローチャートである。以下では、第1実施形態に係る駆動回路1を用いて実現する例について説明する。
号CP1を生成する工程がステップS100の生成工程に対応する。
。
Claims (6)
- チャージポンプ回路を駆動する駆動クロック信号を前記チャージポンプ回路に出力する出力ノードを有する出力回路を備え、
前記出力回路は、
第1クロック信号と、前記第1クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第2クロック信号とに基づいて、前記駆動クロック信号を生成し、
前記第2クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記出力ノードを高インピーダンス状態に制御する、駆動回路。 - 請求項1に記載の駆動回路において、
前記出力回路は、
前記第1クロック信号の電圧レベルが変化する期間の前の期間又は後の期間において、前記出力ノードを高インピーダンス状態に制御する、駆動回路。 - 請求項1又は2に記載の駆動回路において、
前記第2クロック信号の周波数は、前記第1クロック信号の周波数の2倍である、駆動回路。 - 請求項1ないし3のいずれか1項に記載の駆動回路において、
前記出力回路は、
第1伝導型の第1トランジスターと、第2伝導型の第2トランジスター及び第3トランジスターと、
を含み、
前記第1トランジスターは、第1電位と前記出力ノードとの間に接続され、
前記第2トランジスター及び前記第3トランジスターは、第2電位と前記出力ノードとの間に直列に接続され、
前記第1トランジスター及び前記第2トランジスターは、前記第1クロック信号に基づいて駆動され、
前記第3トランジスターは、前記第2クロック信号に基づいて駆動される、駆動回路。 - 請求項1ないし4のいずれか1項に記載の駆動回路と、
前記チャージポンプ回路と、
を含む、集積回路装置。 - 第1クロック信号と、前記第1クロック信号の電圧レベルが変化する期間では電圧レベルが変化しない信号である第2クロック信号と、に基づいて、チャージポンプ回路を駆動する駆動クロック信号を生成する生成工程と、
前記第2クロック信号に基づいて、前記駆動クロック信号の電圧レベルが変化する前の期間において、前記駆動クロック信号を出力する出力ノードを高インピーダンス状態に制御する制御工程と、
を含む、チャージポンプ回路の制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058593A JP6354937B2 (ja) | 2014-03-20 | 2014-03-20 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
US14/658,992 US9360881B2 (en) | 2014-03-20 | 2015-03-16 | Drive circuit, integrated circuit device, and method for controlling charge pump circuit |
CN201510125682.3A CN104935162B (zh) | 2014-03-20 | 2015-03-20 | 驱动电路、集成电路装置以及电荷泵电路的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014058593A JP6354937B2 (ja) | 2014-03-20 | 2014-03-20 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015186293A true JP2015186293A (ja) | 2015-10-22 |
JP6354937B2 JP6354937B2 (ja) | 2018-07-11 |
Family
ID=54122181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014058593A Active JP6354937B2 (ja) | 2014-03-20 | 2014-03-20 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9360881B2 (ja) |
JP (1) | JP6354937B2 (ja) |
CN (1) | CN104935162B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916959B2 (en) | 2017-12-22 | 2021-02-09 | Renesas Electronics Corporation | Semiconductor device including a boost circuit for controlling switches in a battery pack |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9698782B1 (en) * | 2016-04-13 | 2017-07-04 | Qualcomm Incorporated | Systems and methods to provide charge sharing at a transmit buffer circuit |
CN106067805B (zh) * | 2016-08-04 | 2023-04-11 | 成都博思微科技有限公司 | 一种时钟信号电平位移电路 |
WO2020076236A1 (en) * | 2018-10-10 | 2020-04-16 | Agency For Science, Technology And Research | A power management module |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353888A (ja) * | 1998-04-10 | 1999-12-24 | Sanyo Electric Co Ltd | チャ―ジポンプ式昇圧回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5818289A (en) * | 1996-07-18 | 1998-10-06 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
US5943290A (en) * | 1998-06-12 | 1999-08-24 | Oak Technology, Inc. | Apparatus for providing a quiet time before analog signal sampling in a mixed signal integrated circuit employing synchronous and asynchronous clocking |
EP1142088A1 (de) * | 1998-12-21 | 2001-10-10 | Infineon Technologies AG | Vorrichtung zur spannungsvervielfachung mit hohem wirkungsgrad und ihre verwendung |
US6967523B2 (en) * | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
JP4030291B2 (ja) * | 2001-10-22 | 2008-01-09 | 日本テキサス・インスツルメンツ株式会社 | 電圧供給回路 |
JP2003235244A (ja) * | 2002-02-06 | 2003-08-22 | Seiko Instruments Inc | Pfm制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 |
JP4635724B2 (ja) | 2005-05-31 | 2011-02-23 | 株式会社デンソー | チャージポンプ駆動回路 |
JP5013603B2 (ja) | 2007-07-12 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | チャージポンプ駆動回路、及びそれを用いた半導体装置 |
JP2009300866A (ja) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | 駆動回路および表示装置 |
CN102664608B (zh) * | 2010-12-28 | 2015-03-11 | 博通集成电路(上海)有限公司 | 频率倍增器及频率倍增的方法 |
-
2014
- 2014-03-20 JP JP2014058593A patent/JP6354937B2/ja active Active
-
2015
- 2015-03-16 US US14/658,992 patent/US9360881B2/en active Active
- 2015-03-20 CN CN201510125682.3A patent/CN104935162B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11353888A (ja) * | 1998-04-10 | 1999-12-24 | Sanyo Electric Co Ltd | チャ―ジポンプ式昇圧回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916959B2 (en) | 2017-12-22 | 2021-02-09 | Renesas Electronics Corporation | Semiconductor device including a boost circuit for controlling switches in a battery pack |
Also Published As
Publication number | Publication date |
---|---|
US9360881B2 (en) | 2016-06-07 |
US20150270829A1 (en) | 2015-09-24 |
CN104935162B (zh) | 2019-02-26 |
JP6354937B2 (ja) | 2018-07-11 |
CN104935162A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105446923B (zh) | 具有上拉升压器和下拉升压器的差分驱动器 | |
JP6403973B2 (ja) | スイッチングレギュレータ | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP2013179501A (ja) | 半導体装置およびハイサイド回路の駆動方法 | |
JP6376029B2 (ja) | 信号伝達回路及びスイッチング素子の駆動装置 | |
JP6354937B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
WO2018171249A1 (zh) | 一种电平转换电路及方法 | |
JP2014135816A (ja) | 電源装置 | |
JP6145038B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
JP2017524300A (ja) | ハイサイドスイッチング素子のスルーレートを制御するための回路 | |
US20170324402A1 (en) | Power efficient high speed latch circuits and systems | |
TW201610956A (zh) | 功率用半導體裝置及閘極驅動電路 | |
JP6087670B2 (ja) | パルス生成回路 | |
JP7293342B2 (ja) | スイッチング電力コンバータのハイサイド制御の促進 | |
US9312848B2 (en) | Glitch suppression in an amplifier | |
TW201806322A (zh) | 位準移位電路 | |
JP2014033425A (ja) | オシレーター | |
JP6291947B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
JP2018164401A (ja) | 制御装置 | |
US9705490B2 (en) | Driver circuit for single wire protocol slave unit | |
US10355682B2 (en) | Clock generation circuit and charge pumping system | |
JP2016208134A (ja) | スイッチ駆動回路 | |
JP2014085745A (ja) | 基準電圧生成回路 | |
JP5360261B2 (ja) | 半導体回路 | |
JP7207990B2 (ja) | マスク回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6354937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |