JP4635724B2 - チャージポンプ駆動回路 - Google Patents
チャージポンプ駆動回路 Download PDFInfo
- Publication number
- JP4635724B2 JP4635724B2 JP2005159519A JP2005159519A JP4635724B2 JP 4635724 B2 JP4635724 B2 JP 4635724B2 JP 2005159519 A JP2005159519 A JP 2005159519A JP 2005159519 A JP2005159519 A JP 2005159519A JP 4635724 B2 JP4635724 B2 JP 4635724B2
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- constant current
- charge pump
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
なお、[ ]内の数字、記号等は、[発明を実施するための最良の形態]の欄で説明する符号に対応するものである(以下同じ)。
まず、第1実施形態に係る昇圧回路の構成を図1を参照して説明する。図1に示すように、昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路20とにより構成されている。チャージポンプ回路10は図12に示すものと同様である。なお、図1では、入力電圧Viおよび負荷回路RLを省略するとともに、正相クロックパルスφが入力される端子CK1や逆相クロックパルス¬φが入力される端子CK2を省略している。
次に、第2実施形態に係る昇圧回路の構成を図3に基づいて説明する。なお、第2実施形態に係る昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路30とにより構成されており、チャージポンプ回路10については、第1実施形態の場合と同様に、図12に示すチャージポンプ回路10と同様に構成される。そのため、ここでもチャージポンプ回路10の説明を省略する。また、チャージポンプ駆動回路30は、第1実施形態で説明したチャージポンプ駆動回路20の構成を改変したものに相当する。
(2) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf1を超え所定の比較電圧Vrf2(>Vrf1)以下の場合には(t1〜t2)、スイッチング素子SW1a、SW1bをオン状態に、他のスイッチング素子SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(3) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf2を超え所定の比較電圧Vrf3(>Vrf2)以下の場合には(t2〜t3)、スイッチング素子SW1a、SW1b、SW1cをオン状態に、他のスイッチング素子SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(4) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を超え所定の比較電圧Vrf4(>Vrf3)以下の場合には(t3〜t4)、スイッチング素子SW1a、SW1bをオン状態に、他のスイッチング素子SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(5) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf4を超えてツェナーダイオードDz1によるツェナー電圧(クランプ電圧Vclp)に達する前の場合には(t4〜t5)、スイッチング素子SW1aだけをオン状態に、他のスイッチング素子SW1b、SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(7) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf4を下回り所定の比較電圧Vrf3以上の場合には(t6〜t7)、スイッチング素子SW1a’、SW1b’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1c’を全てオフ状態に、それぞれ設定する。
(8) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を下回り所定の比較電圧Vrf2以上の場合には(t7〜t8)、スイッチング素子SW1a’、SW1b’、SW1c’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1cを全てオフ状態に、それぞれ設定する。
(9) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を下回り所定の比較電圧Vrf2以上の場合には(t8〜t9)、スイッチング素子SW1a’、SW1b’、SW1c’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1cを全てオフ状態に、それぞれ設定する。
(10)出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf2を下回り所定の比較電圧Vrf1以上の場合には(t9〜t10)、スイッチング素子SW1a’、SW1b’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1c’を全てオフ状態に、それぞれ設定する。
(11)出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf1を下回り所定の比較電圧Vrf0以上の場合には(t10〜t11)、スイッチング素子SW1a’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
次に、第3実施形態に係る昇圧回路の構成を図5に基づいて説明する。なお、第3実施形態に係る昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路40とにより構成されており、チャージポンプ回路10については、第1実施形態の場合と同様に、図12に示すチャージポンプ回路10と同様に構成される。そのため、ここでもチャージポンプ回路10の説明を省略する。
ΔVout2 = I1×I2×ΔVIN/(VT×I+2×RE×I1×I2) …(2)
但し、ΔVout1、ΔVout2、ΔVINは、それぞれ時間微分を表し、VT(=kT/q)は温度係数を表す。またI1、I2は、トランジスタTr1、Tr2のエミッタ−コレクタ間電流を示し、I=I1+I2である。
20、30、40、50…チャージポンプ駆動回路
20a、30a、40a、50a…正相クロックパルス発生回路
20b、30b、40b、50b…逆相クロックパルス発生回路
Buf1、Buf2…出力バッファ(出力手段)
C1、C2…コンデンサ
CNT…制御回路(制御手段)
Cur1、Cur1a、Cur1b、Cur1c、Cur3、Cur3a、Cur3b、Cur3c…定電流源(第1定電流源)
Cur2、Cur2a、Cur2b、Cur2c、Cur4、Cur4a、Cur4b、Cur4c…定電流源(第2定電流源)
Cur5…定電流源(定電流源)
Dz1、Dz2…ツェナーダイオード
Inv1、Inv2…インバータ
i1、i3…定電流(第1の定電流)
i2、i4…定電流(第2の定電流)
SW1、SW1a、SW1b、SW1c、SW1a’、SW1b’、SW1c’、SW2、SW2a、SW2b、SW2c、SW2a’、SW2b’、SW2c’…スイッチング素子(制御手段)
TM1…電圧入力端子
TM2…電圧出力端子
TM3、TM4…制御入力端子
Tr1、Tr2…トランジスタ(非線形素子)
tu…立ち上がり時間
td…立ち下がり時間
Vi…入力電圧
Vo…出力電圧
V1…正相信号電圧
V2…逆相信号電圧
φ…正相クロックパルス(クロックパルス)
¬φ…逆相クロックパルス(クロックパルス)
Claims (1)
- チャージポンプ回路を駆動し得るクロックパルスを出力可能なチャージポンプ駆動回路であって、
所定値の定電流を発生可能な定電流源と、
前記定電流源から入力される定電流を非線形に導通可能な非線形素子と、
前記非線形素子の導通期間および遮断期間を制御可能な制御手段と、
前記非線形素子の出力電流を前記クロックパルスとして出力可能な出力手段と
を備え、
前記非線形素子のダイオード特性により、前記クロックパルスの立ち上がり波形および立ち下がり波形が曲線を描くように制御することによって前記クロックパルスの波形を鈍らせて出力することを特徴とするチャージポンプ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159519A JP4635724B2 (ja) | 2005-05-31 | 2005-05-31 | チャージポンプ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159519A JP4635724B2 (ja) | 2005-05-31 | 2005-05-31 | チャージポンプ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006340436A JP2006340436A (ja) | 2006-12-14 |
JP4635724B2 true JP4635724B2 (ja) | 2011-02-23 |
Family
ID=37560503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005159519A Expired - Fee Related JP4635724B2 (ja) | 2005-05-31 | 2005-05-31 | チャージポンプ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4635724B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5013603B2 (ja) * | 2007-07-12 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | チャージポンプ駆動回路、及びそれを用いた半導体装置 |
CN102510212B (zh) * | 2011-11-30 | 2013-10-23 | 中国科学院微电子研究所 | 一种双路输出电荷泵电路 |
JP6354937B2 (ja) | 2014-03-20 | 2018-07-11 | セイコーエプソン株式会社 | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
US9678528B2 (en) | 2015-02-15 | 2017-06-13 | Skyworks, Solutions Inc. | Voltage supply system with boost converter and charge pump |
EP4390619A1 (en) | 2021-10-01 | 2024-06-26 | Samsung Electronics Co., Ltd. | Electronic device and operation method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084739A (ja) * | 2000-09-08 | 2002-03-22 | Sanyo Electric Co Ltd | チャージポンプ回路 |
JP2004297724A (ja) * | 2003-03-28 | 2004-10-21 | Denso Corp | 台形波信号生成回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3603457B2 (ja) * | 1996-03-19 | 2004-12-22 | 株式会社デンソー | 台形波信号出力装置 |
JP3368783B2 (ja) * | 1997-02-03 | 2003-01-20 | 株式会社デンソー | チャージアップ回路 |
-
2005
- 2005-05-31 JP JP2005159519A patent/JP4635724B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084739A (ja) * | 2000-09-08 | 2002-03-22 | Sanyo Electric Co Ltd | チャージポンプ回路 |
JP2004297724A (ja) * | 2003-03-28 | 2004-10-21 | Denso Corp | 台形波信号生成回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006340436A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5262733A (en) | Pulse-width modulation amplifier | |
CN110391788B (zh) | 功率放大器的控制电路 | |
JP4635724B2 (ja) | チャージポンプ駆動回路 | |
JP3786431B2 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
US20240088878A1 (en) | Folded ramp generator | |
US7825725B2 (en) | Class D amplifier | |
US10034085B2 (en) | Class-D amplifier, audio processing apparatus and method of driving class-D amplifier | |
JPWO1999000903A6 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
JP5515379B2 (ja) | 位相同期回路 | |
JP4853176B2 (ja) | D級増幅器 | |
US20090066377A1 (en) | Pulse width modulation circuit and switching amplifier using the same | |
US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
US20060232346A1 (en) | Integrated circuit including a ring oscillator circuit | |
US10574212B2 (en) | Method and circuit for low-noise reference signal generation | |
JP2008017449A (ja) | 差動発振装置及び変調器 | |
US10965263B2 (en) | Deglitching circuit and method in class-D amplifier | |
JP6426030B2 (ja) | 駆動回路 | |
JP2004015154A (ja) | 音声出力装置を有する電子装置 | |
US11595029B2 (en) | Switch circuit | |
JP3697678B2 (ja) | V/f変換回路 | |
US20090273375A1 (en) | Low-noise LVDS output driver | |
JP3124179B2 (ja) | パルス幅変調回路 | |
US11711081B2 (en) | Low frequency power supply spur reduction in clock signals | |
JP2006270799A (ja) | デューティ調整回路 | |
KR100591879B1 (ko) | 샘플앤드회로부, 샘플앤드홀드회로 및 이것을 집적화한반도체소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |