JP3603457B2 - 台形波信号出力装置 - Google Patents
台形波信号出力装置 Download PDFInfo
- Publication number
- JP3603457B2 JP3603457B2 JP06341896A JP6341896A JP3603457B2 JP 3603457 B2 JP3603457 B2 JP 3603457B2 JP 06341896 A JP06341896 A JP 06341896A JP 6341896 A JP6341896 A JP 6341896A JP 3603457 B2 JP3603457 B2 JP 3603457B2
- Authority
- JP
- Japan
- Prior art keywords
- trapezoidal wave
- wave signal
- circuit
- waveform
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、ローカルエリアネットワーク等のデータ伝送バスラインに利用されるバストランシーバとして採用するに適した台形波信号出力装置に関する。
【０００２】
【従来の技術】
従来、データ伝送バスライン用トランシーバとしては、文献（ＩＥＥＥ、ＪＳＳＣ、ＶＯＬ．２３−２、１９８８）にて示されているように、バスラインからのノイズを低減するために、台形波信号の波形の角を丸めるように修正し、この波形修正信号を台形波信号として出力するようにしたものがある。
【０００３】
【発明が解決しようとする課題】
しかし、このトランシーバは、バイポーラトランジスタにより構成されているいる。このため、通信プロトコル制御チップ或いはマイクロプロセッサ等の高集積チップに内蔵するにあたり、高周波ノイズを除去しようとする場合、ＢｉＣＭＯＳ等の複雑な専用回路素子が必要となり、チップコストの増大を招く。
【０００４】
そこで、本発明は、このようなことに対処するため、絶縁ゲート型電界効果トランジスタの特性を有効に活用し、簡単な回路構成でもって、台形波信号の高周波成分を抑制するようにした台形波信号出力装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至５に記載の発明によれば、台形波信号の第１及び第２の傾斜状直線部における第１及び第２のレベル変化に応じ互いに逆方向にそれぞれオン抵抗を変化させる第１及び第２の絶縁ゲート型電界効果トランジスタを採用し、第１及び第２の傾斜状直線部の各変化開始領域における波形部分を両オン抵抗の第１及び第２のレベル変化に応じた各差でもってそれぞれ丸みを帯びるように修正し、第１及び第２の傾斜状直線部の各変化終了領域における波形部分をＣＲ回路の充電作用及び放電作用の一方及び他方でもってそれぞれ丸みを帯びるように修正する。
【０００６】
このように、トランジスタとして両絶縁ゲート型電界効果トランジスタを採用することで、ＣＲ回路の充放電作用のもと、台形波信号の各角部の波形を丸みを帯びるように修正できる。その結果、特殊な素子を採用する必要もなく、簡単な構成にて台形波信号の各角部に起因する高周波成分を抑制することが可能となる。
【０００７】
また、請求項２及び３に記載の発明によれば、台形波信号発生手段が、Ｐ型及びＮ型の両絶縁ゲート型電界効果トランジスタを有し、これら絶縁ゲート型電界効果トランジスタにより波形修正手段の定電流源の定電流に応じ台形波信号を発生する台形波信号発生回路からなる。このように、波形修正手段の定電流源を台形波信号発生手段の定電流源として共用することで、この種台形波信号出力装置に使用される全定電流源が単一定電流源で済む。
【０００８】
【発明の実施の形態】
以下、本発明の第１実施の形態を図１乃至図４に基づいて説明する。
図１は、バストランシーバとして採用される台形波信号出力装置の回路構成を示している。
この台形波信号出力装置は、台形波信号発生回路１０と、この台形波信号発生回路１０に接続した波形修正回路２０とにより構成されている。
【０００９】
台形波信号発生回路１０は、図２（ａ）にて示すような台形波を有する台形波信号を発生する。
波形修正回路２０は、絶縁ゲート型電界効果トランジスタの一種であるＰ型ＭＯＳトランジスタ２１と、Ｎ型ＭＯＳトランジスタ２２を備えており、両ＭＯＳトランジスタ２１、２２は、その各ゲート端子にて台形波信号発生回路１０の出力端子に接続されている。
【００１０】
また、両ＭＯＳトランジスタ２１、２２は、その各ドレイン端子にて、互いに接続されており、ＭＯＳトランジスタ２１のソース端子は、定電流回路２３を通して直流電源Ｖｃｃ１ の正側端子に接続されている。一方、ＭＯＳトランジスタ２２のソース端子は、定電流回路２４を通して直流電源Ｖｓｓ１ の正側端子に接続されている。なお、直流電源Ｖｃｃ１ は、直流電圧（以下、直流電圧Ｖｃｃ１ という）を発生し、一方、直流電源Ｖｓｓ１ は、直流電圧（以下、直流電圧Ｖｓｓ１ という）を発生する。
【００１１】
定電流回路２３は、直流電圧Ｖｃｃ１ に基づき定電流Ｉを発生し、一方、定電流回路２４は、直流電圧Ｖｓｓ１ に基づき定電流Ｉを発生する。
抵抗２５は、コンデンサ２６と共に、充放電作用を発揮するＣＲ回路を構成するもので、この抵抗２５は、その一端にて両ＭＯＳトランジスタ２１、２２の各ドレイン端子に接続されている。また、抵抗２５は、その他端にて、コンデンサ２６を通し接地されている。
【００１２】
このように構成した波形修正回路２０において、両ＭＯＳトランジスタ２１、２２の各ゲート端子に台形波信号発生回路１０から台形波信号（図２（ａ）参照）が入力されると、この台形波信号が、以下に述べるような波形修正回路２０の各回路素子の作動に伴い、図２（ｂ）にて示すような波形の台形波信号に修正されて、抵抗２５とコンデンサ２６との共通端子（波形修正回路２０の出力端子Ｃ）から修正台形波信号として出力される。
【００１３】
ここで、波形修正回路２０による台形波信号の波形修正作動について、図２乃至図４を参照して詳細に説明する。
両ＭＯＳトランジスタ２１、２２の各ゲート端子に台形波信号発生回路１０から台形波信号が入力されると、台形波信号のレベル、即ち台形波信号発生回路１０の出力端子（以下、出力端子Ａという）の電位は、時刻Ｔ１からＴ２にかけて直線的に変化する（図２（ａ）参照）。ここで、Ｐ型ＭＯＳトランジスタ２１の閾値電圧をＶｔｐとし、また、Ｎ型ＭＯＳトランジスタ２２の閾値電圧をＶｔｎとする。
【００１４】
このような過程にでは、台形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ１から降下し始め、（直流電圧Ｖｃｃ１ −閾値電圧Ｖｔｐ）よりも低くなると、ＭＯＳトランジスタ２１がオンし始める。このとき、ＭＯＳトランジスタ２２は、オン状態にある。
換言すれば、時間的に低下するゲート電圧に対してＭＯＳトランジスタ２１のオン抵抗Ｒｐ（図３参照）が、図４の曲線Ｌ１にて示すように、徐々に小さくなり、一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、図４の曲線Ｌ２にて示すように、徐々に大きくなる。このようにＭＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎとが時間的に徐々に変化することで、図４の曲線Ｂにより示すように、図１におけるＢ点の電位は、丸みを帯びたようななだらかな変化をする。
【００１５】
但し、図４におけるオン抵抗Ｒｎ及びオン抵抗Ｒｐは、次のようにして求めた。即ち、産業図書株式会社平成２年１１月３０日発行（第５刷）の南日康夫等による「半導体デバイス−基礎理論とプロセス技術」の頁２１４に記載の次の数式１を数式２に変形した後、この数式２に基づきオン抵抗Ｒｎ及びオン抵抗Ｒｐを求めた。
【００１６】
【数１】
ＩＤ ≒ （Ｚ／Ｌ）μｎ Ｃｏ （ＶＧ −ＶＴ ）ＶＤ
【００１７】
【数２】
（ＶＤ ／ＩＤ ）＝Ｒｎ≒１／｛（Ｚ／Ｌ）μｎ （ＶＧ −ＶＴｎ）｝
ここで、両数式において、Ｚは、チャネル幅を表し、Ｌはチャネル長さ（ソースドレイン間距離）を表す。また、Ｃｏ はゲート容量を表し、μｎ はキャリア（Ｎチャネルの場合は電子、Ｐチャネルの場合正孔）の移動度を表す。
【００１８】
上述のように、ＭＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎが、時間的にゆっくりと相補的に変化するので、この相補的変化における両ＭＯＳトランジスタ２１、２２のオン抵抗の変化の相違によって、両ＭＯＳトランジスタ２１、２２の各ドレイン端子（以下、ドレイン端子Ｂという）に生ずる信号波形は、図２（ｂ）の破線円Ｗ１内にて示すような丸みを帯びた形状に修正される。このことは、台形波信号の立ち下がり時には、ドレイン端子Ｂの電位が、破線円Ｗ１内の丸みを帯びた波形変化を伴いつつ発生することを意味する。この波形変化は、ＭＯＳトランジスタ２１がオンし始めてからＭＯＳトランジスタ２２がオフするまでの間に生ずるものである（図４にて符号Ｔａ乃至符号Ｔｂの間参照）。
【００１９】
なお、破線円Ｗ１内の波形部分では、台形波信号発生回路１０の出力端子Ａの電位が、直流電圧Ｖｃｃ１ から０（Ｖ）に向け変化する。このため、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値は、曲線Ｌ１にて示すように、約１０（ＭΩ）の大きな値から約１（ＫΩ）の小さな値に変化する。一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、曲線Ｌ２にて示すように、約１（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変化する。即ち、本発明は、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのゲート端子を共通とし、そのドレイン端子を共通とした相補型ＭＯＳトランジスタのゲート端子に時間的に徐々に変化する台形波信号を入力することで、ドレイン端子の出力を、丸みを帯びた波形に変形させるようにしているのである。
【００２０】
そして、出力端子Ａの電位が、（直流電圧Ｖｓｓ１ ＋閾値電圧Ｖｔｎ）よりも低くなると、ＭＯＳトランジスタ２２が完全にオフし、ドレイン端子Ｂに生ずる信号波形のレベル、即ち電位は、図２（ｂ）にて示すごとく、直線的に上昇する。なお、この直線的上昇過程では、ドレイン端子Ｂに生ずる信号波形の傾きは、定電流回路２３の定電流Ｉ及びコンデンサ２６の静電容量Ｃ１により決まる。具体的には、当該傾きは、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で表される。
【００２１】
このような過程で、ドレイン端子Ｂの電位が直流電圧Ｖｃｃ１ （図２（ｂ）参照）に近くなると、コンデンサ２６が、その静電容量Ｃ１及び抵抗２５の抵抗値Ｒ１からなる時定数Ｒ１・Ｃ１でもって、直流電圧Ｖｃｃ１ にて抵抗２５を通し充電される。これに伴い、ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ２内にて示すような丸みを帯びた形状に修正される。なお、抵抗値Ｒ１が、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値よりも非常に大きいことを前提とする。
【００２２】
時刻Ｔ２から時刻Ｔ３に経過した後は、台形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ３からＴ４にかけて直線的に上昇する。
このような過程にでは、上記破線円Ｗ１内の波形部分の変化と実質的に同様であるが、台形波信号発生回路１０の出力端子Ａの電位が、破線円Ｗ１内の波形部分の場合とは逆になる。このため、オン抵抗Ｒｐ及びオン抵抗Ｒｎの変化が図４の場合とは逆になる。
【００２３】
即ち、破線円Ｗ３内の波形部分では、出力端子Ａの電位が、０（Ｖ）から直流電圧Ｖｃｃ１ に向け変化する。このため、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値は、約１（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変化し、一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、約１０（ＭΩ）の大きな値から約１（ＫΩ）の小さな値に変化する。
【００２４】
従って、台形波信号発生回路１の出力端子Ａの電位が、時刻Ｔ３から上昇し始める場合においても、両ＭＯＳトランジスタ２１、２２のドレイン端子Ｂに生ずる信号波形が、両ＭＯＳトランジスタ２１、２２のオン抵抗の変化の相違により、破線円Ｗ３内にて示すような丸みを帯びた形状に修正される。この波形の修正は、ＭＯＳトランジスタ２２がオンし始めてＭＯＳトランジスタ２１がオフするまでの間に行われる（図４にて符号Ｔｃ乃至符号Ｔｄの間参照）。
【００２５】
そして、出力端子Ａの電位が、（直流電圧Ｖｃｃ１ −閾値電圧Ｖｔｐ）よりも高くなると、ＭＯＳトランジスタ２１が完全にオフし、ドレイン端子Ｂに生ずる電位は、図２（ｂ）にて示すごとく、直線的に下降する。なお、この直線的下降過程では、ドレイン端子Ｂに生ずる信号波形の傾きは、上述と実質的に同様に、定電流回路２４の定電流Ｉ及びコンデンサ２６の静電容量Ｃ１により、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で決まる。
【００２６】
このような過程で、ドレイン端子Ｂの電位が直流電圧Ｖｓｓ１ （図２（ｂ）参照）に近くなると、上記破線円Ｗ２の場合と実質的に同様であるが、極性が逆になる。即ち、コンデンサ２６が、時定数Ｒ１・Ｃ１でもって、抵抗２５を通し放電する。これに伴い、ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ４内にて示すように、丸みを有するように修正される。
【００２７】
以上述べたような波形修正回路２０の回路構成でもって、上述のごとく台形波信号の波形に丸みを与える修正を行うことにより、台形波信号の高調波成分を除去することができる。また、このような作用効果が、波形修正回路２０の両ＭＯＳトランジスタのオン抵抗の差を有効に利用し、上記ＣＲ回路の充電放作用のもとで、達成され得るので、台形波信号出力装置としての回路構成が複雑になることもない。
【００２８】
なお、抵抗２５は、図２（ｂ）の両破線円Ｗ２、Ｗ４内の波形部分を生成するための抵抗であって、両ＭＯＳトランジスタ２１、２２の各オン抵抗にも左右されるため、抵抗２５の抵抗値が０（Ω）であっても、使用条件によっては、波形修正回路２０としての上記機能を確保するように実施できる。また、コンデンサ２６についても、配線容量等の寄生容量の存在を考慮すれば、静電容量Ｃ１が０（ｐＦ）であっても、使用条件によっては、波形修正回路２０としての上記機能を確保するように実施できる。
【００２９】
また、本発明の実施にあたっては、上記第１実施の形態にて述べた波形修正回路２０の出力信号のハイレベル及びローレベルの各値は、各直流電圧Ｖｃｃ１ 、Ｖｓｓ１ を変化させることにより任意に設定できる。
図５は、本発明の第２実施の形態を示している。
この図５では、バストランシーバとして採用される台形波信号出力装置の他の回路構成が示されている。
【００３０】
この台形波信号出力装置は、波形修正回路３０と、この波形修正回路３０の入力側及び出力側にそれぞれ接続した台形波信号発生回路４０及び差動出力回路５０とにより構成されている。
波形修正回路３０は、上記第１実施の形態にて述べた波形修正回路２０において、両定電流回路２３、２４に代え、カレントミラー回路３０ａを採用した構成となっている。
【００３１】
このカレントミラー回路３０ａは、複数のＰ型ＭＯＳトランジスタ３１乃至３４及びＮ型ＭＯＳトランジスタ３５乃至３７と、抵抗３８とを備えており、両ＭＯＳトランジスタ３３、３４は、その各ドレイン端子にて、台形波信号発生回路４０のＰ型ＭＯＳトランジスタ４１及び波形修正回路３０のＭＯＳトランジスタ２１の各ソース端子にそれぞれ接続されている。一方、両ＭＯＳトランジスタ３６、３７は、その各ドレイン端子にて、台形波信号発生回路４０のＮ型ＭＯＳトランジスタ４２及び波形修正回路３０のＭＯＳトランジスタ２２の各ソース端子にそれぞれ接続されている。
【００３２】
また、各ＭＯＳトランジスタ３１乃至３４及び各ＭＯＳトランジスタ３５乃至３７は、図５にて図示のごとく接続されて、カレントミラー電流を定電流Ｉとして抵抗３８に流入させる。このことは、カレントミラー回路３０ａが、波形修正回路３０及び台形波信号発生回路４０双方の定電流回路としての役割を果たすことを意味する。
【００３３】
これにより、波形修正回路３０、台形波信号発生回路４０及びカレントミラー回路３０ａのトランジスタをＭＯＳトランジスタで構成することで、波形修正回路３０及び台形波信号発生回路４０の双方の定電流回路をカレントミラー回路３０ａという単一の回路でもって提供できる。
台形波信号発生回路４０は、両ＭＯＳトランジスタ４１、４２に加え、コンデンサ４３を備えており、この台形波信号発生回路４０は、両ＭＯＳトランジスタ４１、４２の共通ゲート端子にて傾斜状直線領域のない方形波信号を受け、上記カレントミラー回路３０ａからの定電流に応じて、両ＭＯＳトランジスタ４１、４２及びコンデンサ４３の共通出力端子（図５にて符号Ａにより示す）から上記第１実施の形態にて述べたと同様の台形波信号を発生する。
【００３４】
従って、波形修正回路３０は、カレントミラー回路３０ａからの定電流に応じて、台形波信号発生回路４０からの台形波信号を、上記第１実施の形態にて述べたと同様に、丸みを帯びた波形の台形波信号に波形修正する。
また、差動出力回路５０は、波形修正回路３０からの修正台形波信号を、基準電圧Ｖｂを基準として、各演算増幅回路５１乃至５３によりインピーダンス変換し、この変換結果を、非反転出力及び反転出力として両演算増幅回路５２、５３からそれぞれ出力する。これにより、波形修正回路３０の出力側のノイズの発生を抑制することができる。
【００３５】
なお、本発明の実施にあたっては、トランシーバに限ることなく、各種の台形波信号を必要とする各種の回路に本発明を適用して実施してもよい。
【図面の簡単な説明】
【図１】本発明に係る台形波信号出力装置の第１実施の形態の回路構成図である。
【図２】（ａ）及び（ｂ）は、それぞれ、図１の台形波信号発生回路及び波形修正回路の各出力波形を示すタイミングチャートである。
【図３】図１の波形修正回路の等価回路図である。
【図４】図３の両ＭＯＳトランジスタの各オン抵抗と印加電圧との関係を示すグラフである。
【図５】本発明に係る台形波信号出力装置の第２実施の形態の回路構成図である。
【符号の説明】
１０、４０・・・台形波信号発生回路、２０、３０・・・波形修正回路、
２１、２２、３１乃至３７・・・ＭＯＳトランジスタ、
２３、２４・・・定電流回路、２５、３８・・・抵抗、
２６・・・コンデンサ、３０ａ・・・カレントミラー回路。
【発明の属する技術分野】
本発明は、例えば、ローカルエリアネットワーク等のデータ伝送バスラインに利用されるバストランシーバとして採用するに適した台形波信号出力装置に関する。
【０００２】
【従来の技術】
従来、データ伝送バスライン用トランシーバとしては、文献（ＩＥＥＥ、ＪＳＳＣ、ＶＯＬ．２３−２、１９８８）にて示されているように、バスラインからのノイズを低減するために、台形波信号の波形の角を丸めるように修正し、この波形修正信号を台形波信号として出力するようにしたものがある。
【０００３】
【発明が解決しようとする課題】
しかし、このトランシーバは、バイポーラトランジスタにより構成されているいる。このため、通信プロトコル制御チップ或いはマイクロプロセッサ等の高集積チップに内蔵するにあたり、高周波ノイズを除去しようとする場合、ＢｉＣＭＯＳ等の複雑な専用回路素子が必要となり、チップコストの増大を招く。
【０００４】
そこで、本発明は、このようなことに対処するため、絶縁ゲート型電界効果トランジスタの特性を有効に活用し、簡単な回路構成でもって、台形波信号の高周波成分を抑制するようにした台形波信号出力装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至５に記載の発明によれば、台形波信号の第１及び第２の傾斜状直線部における第１及び第２のレベル変化に応じ互いに逆方向にそれぞれオン抵抗を変化させる第１及び第２の絶縁ゲート型電界効果トランジスタを採用し、第１及び第２の傾斜状直線部の各変化開始領域における波形部分を両オン抵抗の第１及び第２のレベル変化に応じた各差でもってそれぞれ丸みを帯びるように修正し、第１及び第２の傾斜状直線部の各変化終了領域における波形部分をＣＲ回路の充電作用及び放電作用の一方及び他方でもってそれぞれ丸みを帯びるように修正する。
【０００６】
このように、トランジスタとして両絶縁ゲート型電界効果トランジスタを採用することで、ＣＲ回路の充放電作用のもと、台形波信号の各角部の波形を丸みを帯びるように修正できる。その結果、特殊な素子を採用する必要もなく、簡単な構成にて台形波信号の各角部に起因する高周波成分を抑制することが可能となる。
【０００７】
また、請求項２及び３に記載の発明によれば、台形波信号発生手段が、Ｐ型及びＮ型の両絶縁ゲート型電界効果トランジスタを有し、これら絶縁ゲート型電界効果トランジスタにより波形修正手段の定電流源の定電流に応じ台形波信号を発生する台形波信号発生回路からなる。このように、波形修正手段の定電流源を台形波信号発生手段の定電流源として共用することで、この種台形波信号出力装置に使用される全定電流源が単一定電流源で済む。
【０００８】
【発明の実施の形態】
以下、本発明の第１実施の形態を図１乃至図４に基づいて説明する。
図１は、バストランシーバとして採用される台形波信号出力装置の回路構成を示している。
この台形波信号出力装置は、台形波信号発生回路１０と、この台形波信号発生回路１０に接続した波形修正回路２０とにより構成されている。
【０００９】
台形波信号発生回路１０は、図２（ａ）にて示すような台形波を有する台形波信号を発生する。
波形修正回路２０は、絶縁ゲート型電界効果トランジスタの一種であるＰ型ＭＯＳトランジスタ２１と、Ｎ型ＭＯＳトランジスタ２２を備えており、両ＭＯＳトランジスタ２１、２２は、その各ゲート端子にて台形波信号発生回路１０の出力端子に接続されている。
【００１０】
また、両ＭＯＳトランジスタ２１、２２は、その各ドレイン端子にて、互いに接続されており、ＭＯＳトランジスタ２１のソース端子は、定電流回路２３を通して直流電源Ｖｃｃ１ の正側端子に接続されている。一方、ＭＯＳトランジスタ２２のソース端子は、定電流回路２４を通して直流電源Ｖｓｓ１ の正側端子に接続されている。なお、直流電源Ｖｃｃ１ は、直流電圧（以下、直流電圧Ｖｃｃ１ という）を発生し、一方、直流電源Ｖｓｓ１ は、直流電圧（以下、直流電圧Ｖｓｓ１ という）を発生する。
【００１１】
定電流回路２３は、直流電圧Ｖｃｃ１ に基づき定電流Ｉを発生し、一方、定電流回路２４は、直流電圧Ｖｓｓ１ に基づき定電流Ｉを発生する。
抵抗２５は、コンデンサ２６と共に、充放電作用を発揮するＣＲ回路を構成するもので、この抵抗２５は、その一端にて両ＭＯＳトランジスタ２１、２２の各ドレイン端子に接続されている。また、抵抗２５は、その他端にて、コンデンサ２６を通し接地されている。
【００１２】
このように構成した波形修正回路２０において、両ＭＯＳトランジスタ２１、２２の各ゲート端子に台形波信号発生回路１０から台形波信号（図２（ａ）参照）が入力されると、この台形波信号が、以下に述べるような波形修正回路２０の各回路素子の作動に伴い、図２（ｂ）にて示すような波形の台形波信号に修正されて、抵抗２５とコンデンサ２６との共通端子（波形修正回路２０の出力端子Ｃ）から修正台形波信号として出力される。
【００１３】
ここで、波形修正回路２０による台形波信号の波形修正作動について、図２乃至図４を参照して詳細に説明する。
両ＭＯＳトランジスタ２１、２２の各ゲート端子に台形波信号発生回路１０から台形波信号が入力されると、台形波信号のレベル、即ち台形波信号発生回路１０の出力端子（以下、出力端子Ａという）の電位は、時刻Ｔ１からＴ２にかけて直線的に変化する（図２（ａ）参照）。ここで、Ｐ型ＭＯＳトランジスタ２１の閾値電圧をＶｔｐとし、また、Ｎ型ＭＯＳトランジスタ２２の閾値電圧をＶｔｎとする。
【００１４】
このような過程にでは、台形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ１から降下し始め、（直流電圧Ｖｃｃ１ −閾値電圧Ｖｔｐ）よりも低くなると、ＭＯＳトランジスタ２１がオンし始める。このとき、ＭＯＳトランジスタ２２は、オン状態にある。
換言すれば、時間的に低下するゲート電圧に対してＭＯＳトランジスタ２１のオン抵抗Ｒｐ（図３参照）が、図４の曲線Ｌ１にて示すように、徐々に小さくなり、一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、図４の曲線Ｌ２にて示すように、徐々に大きくなる。このようにＭＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎとが時間的に徐々に変化することで、図４の曲線Ｂにより示すように、図１におけるＢ点の電位は、丸みを帯びたようななだらかな変化をする。
【００１５】
但し、図４におけるオン抵抗Ｒｎ及びオン抵抗Ｒｐは、次のようにして求めた。即ち、産業図書株式会社平成２年１１月３０日発行（第５刷）の南日康夫等による「半導体デバイス−基礎理論とプロセス技術」の頁２１４に記載の次の数式１を数式２に変形した後、この数式２に基づきオン抵抗Ｒｎ及びオン抵抗Ｒｐを求めた。
【００１６】
【数１】
ＩＤ ≒ （Ｚ／Ｌ）μｎ Ｃｏ （ＶＧ −ＶＴ ）ＶＤ
【００１７】
【数２】
（ＶＤ ／ＩＤ ）＝Ｒｎ≒１／｛（Ｚ／Ｌ）μｎ （ＶＧ −ＶＴｎ）｝
ここで、両数式において、Ｚは、チャネル幅を表し、Ｌはチャネル長さ（ソースドレイン間距離）を表す。また、Ｃｏ はゲート容量を表し、μｎ はキャリア（Ｎチャネルの場合は電子、Ｐチャネルの場合正孔）の移動度を表す。
【００１８】
上述のように、ＭＯＳトランジスタ２１のオン抵抗ＲｐとＭＯＳトランジスタ２２のオン抵抗Ｒｎが、時間的にゆっくりと相補的に変化するので、この相補的変化における両ＭＯＳトランジスタ２１、２２のオン抵抗の変化の相違によって、両ＭＯＳトランジスタ２１、２２の各ドレイン端子（以下、ドレイン端子Ｂという）に生ずる信号波形は、図２（ｂ）の破線円Ｗ１内にて示すような丸みを帯びた形状に修正される。このことは、台形波信号の立ち下がり時には、ドレイン端子Ｂの電位が、破線円Ｗ１内の丸みを帯びた波形変化を伴いつつ発生することを意味する。この波形変化は、ＭＯＳトランジスタ２１がオンし始めてからＭＯＳトランジスタ２２がオフするまでの間に生ずるものである（図４にて符号Ｔａ乃至符号Ｔｂの間参照）。
【００１９】
なお、破線円Ｗ１内の波形部分では、台形波信号発生回路１０の出力端子Ａの電位が、直流電圧Ｖｃｃ１ から０（Ｖ）に向け変化する。このため、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値は、曲線Ｌ１にて示すように、約１０（ＭΩ）の大きな値から約１（ＫΩ）の小さな値に変化する。一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、曲線Ｌ２にて示すように、約１（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変化する。即ち、本発明は、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのゲート端子を共通とし、そのドレイン端子を共通とした相補型ＭＯＳトランジスタのゲート端子に時間的に徐々に変化する台形波信号を入力することで、ドレイン端子の出力を、丸みを帯びた波形に変形させるようにしているのである。
【００２０】
そして、出力端子Ａの電位が、（直流電圧Ｖｓｓ１ ＋閾値電圧Ｖｔｎ）よりも低くなると、ＭＯＳトランジスタ２２が完全にオフし、ドレイン端子Ｂに生ずる信号波形のレベル、即ち電位は、図２（ｂ）にて示すごとく、直線的に上昇する。なお、この直線的上昇過程では、ドレイン端子Ｂに生ずる信号波形の傾きは、定電流回路２３の定電流Ｉ及びコンデンサ２６の静電容量Ｃ１により決まる。具体的には、当該傾きは、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で表される。
【００２１】
このような過程で、ドレイン端子Ｂの電位が直流電圧Ｖｃｃ１ （図２（ｂ）参照）に近くなると、コンデンサ２６が、その静電容量Ｃ１及び抵抗２５の抵抗値Ｒ１からなる時定数Ｒ１・Ｃ１でもって、直流電圧Ｖｃｃ１ にて抵抗２５を通し充電される。これに伴い、ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ２内にて示すような丸みを帯びた形状に修正される。なお、抵抗値Ｒ１が、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値よりも非常に大きいことを前提とする。
【００２２】
時刻Ｔ２から時刻Ｔ３に経過した後は、台形波信号発生回路１０の出力端子Ａの電位が、時刻Ｔ３からＴ４にかけて直線的に上昇する。
このような過程にでは、上記破線円Ｗ１内の波形部分の変化と実質的に同様であるが、台形波信号発生回路１０の出力端子Ａの電位が、破線円Ｗ１内の波形部分の場合とは逆になる。このため、オン抵抗Ｒｐ及びオン抵抗Ｒｎの変化が図４の場合とは逆になる。
【００２３】
即ち、破線円Ｗ３内の波形部分では、出力端子Ａの電位が、０（Ｖ）から直流電圧Ｖｃｃ１ に向け変化する。このため、ＭＯＳトランジスタ２１のオン抵抗Ｒｐの値は、約１（ＫΩ）の小さな値から約１０（ＭΩ）の大きな値に変化し、一方、ＭＯＳトランジスタ２２のオン抵抗Ｒｎは、約１０（ＭΩ）の大きな値から約１（ＫΩ）の小さな値に変化する。
【００２４】
従って、台形波信号発生回路１の出力端子Ａの電位が、時刻Ｔ３から上昇し始める場合においても、両ＭＯＳトランジスタ２１、２２のドレイン端子Ｂに生ずる信号波形が、両ＭＯＳトランジスタ２１、２２のオン抵抗の変化の相違により、破線円Ｗ３内にて示すような丸みを帯びた形状に修正される。この波形の修正は、ＭＯＳトランジスタ２２がオンし始めてＭＯＳトランジスタ２１がオフするまでの間に行われる（図４にて符号Ｔｃ乃至符号Ｔｄの間参照）。
【００２５】
そして、出力端子Ａの電位が、（直流電圧Ｖｃｃ１ −閾値電圧Ｖｔｐ）よりも高くなると、ＭＯＳトランジスタ２１が完全にオフし、ドレイン端子Ｂに生ずる電位は、図２（ｂ）にて示すごとく、直線的に下降する。なお、この直線的下降過程では、ドレイン端子Ｂに生ずる信号波形の傾きは、上述と実質的に同様に、定電流回路２４の定電流Ｉ及びコンデンサ２６の静電容量Ｃ１により、（ΔＶ／ΔＴ）＝（Ｉ／Ｃ１）で決まる。
【００２６】
このような過程で、ドレイン端子Ｂの電位が直流電圧Ｖｓｓ１ （図２（ｂ）参照）に近くなると、上記破線円Ｗ２の場合と実質的に同様であるが、極性が逆になる。即ち、コンデンサ２６が、時定数Ｒ１・Ｃ１でもって、抵抗２５を通し放電する。これに伴い、ドレイン端子Ｂの電位が、図２（ｂ）の破線円Ｗ４内にて示すように、丸みを有するように修正される。
【００２７】
以上述べたような波形修正回路２０の回路構成でもって、上述のごとく台形波信号の波形に丸みを与える修正を行うことにより、台形波信号の高調波成分を除去することができる。また、このような作用効果が、波形修正回路２０の両ＭＯＳトランジスタのオン抵抗の差を有効に利用し、上記ＣＲ回路の充電放作用のもとで、達成され得るので、台形波信号出力装置としての回路構成が複雑になることもない。
【００２８】
なお、抵抗２５は、図２（ｂ）の両破線円Ｗ２、Ｗ４内の波形部分を生成するための抵抗であって、両ＭＯＳトランジスタ２１、２２の各オン抵抗にも左右されるため、抵抗２５の抵抗値が０（Ω）であっても、使用条件によっては、波形修正回路２０としての上記機能を確保するように実施できる。また、コンデンサ２６についても、配線容量等の寄生容量の存在を考慮すれば、静電容量Ｃ１が０（ｐＦ）であっても、使用条件によっては、波形修正回路２０としての上記機能を確保するように実施できる。
【００２９】
また、本発明の実施にあたっては、上記第１実施の形態にて述べた波形修正回路２０の出力信号のハイレベル及びローレベルの各値は、各直流電圧Ｖｃｃ１ 、Ｖｓｓ１ を変化させることにより任意に設定できる。
図５は、本発明の第２実施の形態を示している。
この図５では、バストランシーバとして採用される台形波信号出力装置の他の回路構成が示されている。
【００３０】
この台形波信号出力装置は、波形修正回路３０と、この波形修正回路３０の入力側及び出力側にそれぞれ接続した台形波信号発生回路４０及び差動出力回路５０とにより構成されている。
波形修正回路３０は、上記第１実施の形態にて述べた波形修正回路２０において、両定電流回路２３、２４に代え、カレントミラー回路３０ａを採用した構成となっている。
【００３１】
このカレントミラー回路３０ａは、複数のＰ型ＭＯＳトランジスタ３１乃至３４及びＮ型ＭＯＳトランジスタ３５乃至３７と、抵抗３８とを備えており、両ＭＯＳトランジスタ３３、３４は、その各ドレイン端子にて、台形波信号発生回路４０のＰ型ＭＯＳトランジスタ４１及び波形修正回路３０のＭＯＳトランジスタ２１の各ソース端子にそれぞれ接続されている。一方、両ＭＯＳトランジスタ３６、３７は、その各ドレイン端子にて、台形波信号発生回路４０のＮ型ＭＯＳトランジスタ４２及び波形修正回路３０のＭＯＳトランジスタ２２の各ソース端子にそれぞれ接続されている。
【００３２】
また、各ＭＯＳトランジスタ３１乃至３４及び各ＭＯＳトランジスタ３５乃至３７は、図５にて図示のごとく接続されて、カレントミラー電流を定電流Ｉとして抵抗３８に流入させる。このことは、カレントミラー回路３０ａが、波形修正回路３０及び台形波信号発生回路４０双方の定電流回路としての役割を果たすことを意味する。
【００３３】
これにより、波形修正回路３０、台形波信号発生回路４０及びカレントミラー回路３０ａのトランジスタをＭＯＳトランジスタで構成することで、波形修正回路３０及び台形波信号発生回路４０の双方の定電流回路をカレントミラー回路３０ａという単一の回路でもって提供できる。
台形波信号発生回路４０は、両ＭＯＳトランジスタ４１、４２に加え、コンデンサ４３を備えており、この台形波信号発生回路４０は、両ＭＯＳトランジスタ４１、４２の共通ゲート端子にて傾斜状直線領域のない方形波信号を受け、上記カレントミラー回路３０ａからの定電流に応じて、両ＭＯＳトランジスタ４１、４２及びコンデンサ４３の共通出力端子（図５にて符号Ａにより示す）から上記第１実施の形態にて述べたと同様の台形波信号を発生する。
【００３４】
従って、波形修正回路３０は、カレントミラー回路３０ａからの定電流に応じて、台形波信号発生回路４０からの台形波信号を、上記第１実施の形態にて述べたと同様に、丸みを帯びた波形の台形波信号に波形修正する。
また、差動出力回路５０は、波形修正回路３０からの修正台形波信号を、基準電圧Ｖｂを基準として、各演算増幅回路５１乃至５３によりインピーダンス変換し、この変換結果を、非反転出力及び反転出力として両演算増幅回路５２、５３からそれぞれ出力する。これにより、波形修正回路３０の出力側のノイズの発生を抑制することができる。
【００３５】
なお、本発明の実施にあたっては、トランシーバに限ることなく、各種の台形波信号を必要とする各種の回路に本発明を適用して実施してもよい。
【図面の簡単な説明】
【図１】本発明に係る台形波信号出力装置の第１実施の形態の回路構成図である。
【図２】（ａ）及び（ｂ）は、それぞれ、図１の台形波信号発生回路及び波形修正回路の各出力波形を示すタイミングチャートである。
【図３】図１の波形修正回路の等価回路図である。
【図４】図３の両ＭＯＳトランジスタの各オン抵抗と印加電圧との関係を示すグラフである。
【図５】本発明に係る台形波信号出力装置の第２実施の形態の回路構成図である。
【符号の説明】
１０、４０・・・台形波信号発生回路、２０、３０・・・波形修正回路、
２１、２２、３１乃至３７・・・ＭＯＳトランジスタ、
２３、２４・・・定電流回路、２５、３８・・・抵抗、
２６・・・コンデンサ、３０ａ・・・カレントミラー回路。
Claims (5)
- 互いに逆方向に傾斜状に変化する第１及び第２の傾斜状直線部を有する台形波を台形波信号として発生する台形波信号発生手段（１０、４０）と、
ゲート端子およびドレイン端子が共通接続され、前記共通接続されたゲート端子に前記台形波信号が入力され、前記台形波信号の前記第１及び第２の傾斜状直線部における第１及び第２のレベル変化に応じ互いに逆方向にそれぞれオン抵抗を変化させるＰ型及びＮ型の絶縁ゲート型電界効果トランジスタ（２１、２２）と、これらＰ型及びＮ型の絶縁ゲート型電界効果トランジスタのそれぞれのソースに接続された定電流源（２３、２４、３０ａ）と、前記共通接続されたドレイン端子に接続され、前記Ｐ型の絶縁ゲート型電界効果トランジスタを通して充電作用を発揮し前記Ｎ型の絶縁ゲート型電界効果トランジスタを通して放電作用を発揮する抵抗（２５）およびコンデンサ（２６）からなるＣＲ回路（２５、２６）とを有し、前記第１及び第２の傾斜状直線部の各変化開始領域における波形部分を前記両オン抵抗の前記第１及び第２のレベル変化に応じた各差でもってそれぞれ丸みを帯びるように修正し、前記第１及び第２の傾斜状直線部の各変化終了領域における波形部分を前記ＣＲ回路の充電作用及び放電作用の一方及び他方でもってそれぞれ丸みを帯びるように修正し、修正台形波信号として出力する波形修正手段（２０、３０）とを具備する台形波信号出力装置。 - 互いに逆方向に傾斜状に変化する第１及び第２の傾斜状直線部を有する台形波を台形波信号として発生する台形波信号発生手段（４０）と、
前記台形波信号の前記第１及び第２の傾斜状直線部における第１及び第２のレベル変化に応じ互いに逆方向にそれぞれオン抵抗を変化させる第１及び第２の絶縁ゲート型電界効果トランジスタ（２１、２２）と、これら絶縁ゲート型電界効果トランジスタに定電流を流す定電流源（３０ａ）と、前記第１及び第２の絶縁ゲート型電界効果トランジスタの一方を通し充電作用を発揮し他方の絶縁ゲート型電界効果トランジスタを通して放電作用を発揮するＣＲ回路（２５、２６）とを有し、前記第１及び第２の傾斜状直線部の各変化開始領域における波形部分を前記両オン抵抗の前記第１及び第２のレベル変化に応じた各差でもってそれぞれ丸みを帯びるように修正し、前記第１及び第２の傾斜状直線部の各変化終了領域における波形部分を前記ＣＲ回路の充電作用及び放電作用の一方及び他方でもってそれぞれ丸みを帯びるように修正し、修正台形波信号として出力する波形修正手段（３０）とを具備し、
前記台形波信号発生手段が、Ｐ型及びＮ型の両絶縁ゲート型電界効果トランジスタ（４１、４２）を有し、これら絶縁ゲート型電界効果トランジスタにより前記定電流源の定電流に応じ前記台形波信号を発生する台形波信号発生回路（４０）であることを特徴とする台形波信号出力装置。 - 前記定電流源が、前記波形修正手段及び前記台形波信号発生回路双方に接続したカレントミラー回路（３０ａ）であることを特徴とする請求項２に記載の台形波信号出力装置。
- 互いに逆方向に傾斜状に変化する第１及び第２の傾斜状直線部を有する台形波を台形波信号として発生する台形波信号発生手段（１０、４０）と、
前記台形波信号の前記第１及び第２の傾斜状直線部における第１及び第２のレベル変化に応じ互いに逆方向にそれぞれオン抵抗を変化させる第１及び第２の絶縁ゲート型電界効果トランジスタ（２１、２２）と、これら絶縁ゲート型電界効果トランジスタに定電流を流す定電流源（２３、２４、３０ａ）と、前記第１及び第２の絶縁ゲート型電界効果トランジスタの一方を通し充電作用を発揮し他方の絶縁ゲート型電界効果トランジスタを通して放電作用を発揮するＣＲ回路（２５、２６）とを有し、前記第１及び第２の傾斜状直線部の各変化開始領域における波形部分を前記両オン抵抗の前記第１及び第２のレベル変化に応じた各差でもってそれぞれ丸みを帯びるように修正し、前記第１及び第２の傾斜状直線部の各変化終了領域における波形部分を前記ＣＲ回路の充電作用及び放電作用の一方及び他方でもってそれぞれ丸みを帯びるように修正し、修正台形波信号として出力する波形修正手段（２０、３０）とを具備し、
前記ＣＲ回路の容量及び抵抗が、前記波形修正手段の合成寄生容量及び内部合成抵抗であることを特徴とする台形波信号出力装置。 - 前記波形修正手段において、前記第１絶縁ゲート型電界効果トランジスタが、前記台形波信号を入力されるゲート端子及び第１直流電源から直流電圧（Ｖｃｃ１）を印加されるソース端子を有するＰ型絶縁ゲート型電界効果トランジスタ（２１）であり、前記第２絶縁ゲート型電界効果トランジスタが、前記Ｐ型絶縁ゲート型電界効果トランジスタのゲート端子に接続したゲート端子及び第２直流電源から直流電圧（Ｖｓｓ１）を印加されるソース端子を有するＮ型絶縁ゲート型電界効果トランジスタ（２２）であり、前記ＣＲ回路が、前記Ｐ型絶縁ゲート型電界効果トランジスタを通して充電作用を発揮し前記Ｎ型絶縁ゲート型電界効果トランジスタを通して放電作用を発揮することを特徴とする請求項２乃至４のいずれか一つに記載の台形波信号出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06341896A JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06341896A JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261016A JPH09261016A (ja) | 1997-10-03 |
| JP3603457B2 true JP3603457B2 (ja) | 2004-12-22 |
Family
ID=13228732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06341896A Expired - Fee Related JP3603457B2 (ja) | 1996-03-19 | 1996-03-19 | 台形波信号出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603457B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622085B2 (ja) * | 2000-11-02 | 2011-02-02 | 株式会社デンソー | 台形波出力回路 |
| JP3711860B2 (ja) | 2000-11-08 | 2005-11-02 | 株式会社デンソー | 出力回路 |
| US7248634B2 (en) | 2003-01-22 | 2007-07-24 | Denso Corporation | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal |
| JP4635724B2 (ja) * | 2005-05-31 | 2011-02-23 | 株式会社デンソー | チャージポンプ駆動回路 |
| JP5057883B2 (ja) * | 2007-08-09 | 2012-10-24 | 株式会社リコー | チャージポンプ回路 |
| JP5423095B2 (ja) * | 2009-03-27 | 2014-02-19 | 株式会社デンソー | 波形生成回路 |
-
1996
- 1996-03-19 JP JP06341896A patent/JP3603457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09261016A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013212B2 (en) | Stress reduced cascoded CMOS output driver circuit | |
| US4920280A (en) | Back bias generator | |
| JP2005006143A (ja) | 高周波スイッチ回路および半導体装置 | |
| JP2011528870A (ja) | 低ノイズ高効率バイアス生成回路及び方法 | |
| JPH043110B2 (ja) | ||
| US11936298B2 (en) | Drive circuit of high-side transistor, switching circuit, and controller of DC/DC converter | |
| JP3603457B2 (ja) | 台形波信号出力装置 | |
| US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| US4383224A (en) | NMOS Crystal oscillator | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JPS59178014A (ja) | 発振回路 | |
| KR100310284B1 (ko) | Cmos집적회로 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP4420518B2 (ja) | 高電圧出力インバーター | |
| US6144240A (en) | Low noise buffer circuit for increasing digital signal transition slew rates | |
| JP2004153577A (ja) | インバータ回路 | |
| US6353349B1 (en) | Pulse delay circuit with stable delay | |
| KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
| US6100720A (en) | Low dissipation inverter circuit | |
| JP2800380B2 (ja) | 出力バツフア回路 | |
| JP3456849B2 (ja) | 信号伝送回路、信号受信回路及び送受信回路、信号伝送方法、信号受信方法及び信号送受信方法、並びに半導体集積回路及びその制御方法 | |
| GB2136651A (en) | Improvements in or relating to oscillators | |
| US20040239384A1 (en) | Interface circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |