JP3711860B2 - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP3711860B2 JP3711860B2 JP2000340495A JP2000340495A JP3711860B2 JP 3711860 B2 JP3711860 B2 JP 3711860B2 JP 2000340495 A JP2000340495 A JP 2000340495A JP 2000340495 A JP2000340495 A JP 2000340495A JP 3711860 B2 JP3711860 B2 JP 3711860B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷に対しコンデンサの充電電圧に応じた電圧を出力する出力回路に関する。
【０００２】
【従来の技術】
例えば車載用の通信信号出力回路は、車両内に配設された通信線からの誘導放射を抑えてラジオノイズを低減するために、立ち上がりおよび立ち下がりのスルーレートが小さい台形波状の信号を出力するようになっている。こうした台形波発生回路としては、例えば特開平６−２１４６６５号公報や特開平９−２６１０１６号公報に開示された回路がある。これらの回路は、コンデンサに対して定電流で充電および放電を行うことにより台形波信号を生成するように構成されている。
【０００３】
【発明が解決しようとする課題】
図１１には、この種の一般的な台形波出力回路の電気的構成が示されている。この図１１において、ＩＣ化された台形波出力回路１は、電源端子２、３間に印加される比較的高い電源電圧ＶＢ（例えばバッテリから出力される１２Ｖ〜１６Ｖの電圧）により動作するため、ＭＯＳＩＣに比べ高耐圧化が容易なバイポーラＩＣとして構成されている。
【０００４】
この台形波出力回路１は、充放電回路４、駆動回路５および出力トランジスタ６を備えており、出力端子７と電源端子３との間には負荷８が接続されている。このうち充放電回路４は、コンデンサ９、このコンデンサ９を充放電する定電流回路１０、１１、制御端子１２を介して与えられる切替信号Ｓａにより充放電動作を切り替えるスイッチ回路１３から構成されている。また、駆動回路５は、トランジスタ１４、１５、１６および抵抗１７、１８、１９から構成される３段のエミッタフォロア回路から構成され、抵抗１９を介して出力トランジスタ６に対しベース電流を供給するようになっている。なお、ダイオード２０、２１は、電源逆接続時にトランジスタ１５、６を保護するためのものである。
【０００５】
この構成において、コンデンサ９の両端子間には切替信号Ｓａに基づいて台形波状の電圧が生成され、この電圧はトランジスタ１４、１５、１６によって順次レベルシフトされながら出力トランジスタ６のベース電圧となる。そして、出力トランジスタ６も負荷８とともにエミッタフォロア回路を構成しており、結局、台形波出力回路１は負荷８に対しコンデンサ９の端子電圧をそのままの電圧レベルで出力する。
【０００６】
この場合、駆動回路５および出力トランジスタ６により電流増幅が行われる。出力電圧Ｖｏの大きさにかかわらず出力トランジスタ６が負荷８を十分に駆動できるようにするためには、最大の出力電流Ｉｏが流れる場合つまり出力電圧Ｖｏが最大の場合においても、出力トランジスタ６に十分なベース電流が供給されなければならない。具体的には、出力電圧Ｖｏの最大電圧値をＶｏ(max) 、負荷８の抵抗値をＲＬ、出力トランジスタ６の直流電流増幅率をｈFEとすれば、出力トランジスタ６に流すべき電流値ＩB1は以下の（１）式のように求められる。このベース電流は、全て抵抗１９を介して流れるため、抵抗１９の抵抗値は、当該電流値ＩB1と最大電圧値Ｖｏ(max) とに基づいて決定される。
ＩB1≧（Ｖｏ(max) ／ＲＬ）／ｈFE …（１）
【０００７】
しかしながら、コンデンサ９の放電に伴って出力電圧Ｖｏが低下すると、抵抗１９の両端電圧が出力電圧Ｖｏの電圧低下分だけ増大し、抵抗１９に流れる電流は上記（１）式で示す電流値ＩB1よりも増加する。また、出力トランジスタ６を駆動するのに必要なベース電流は、出力電流Ｉｏが低減する分だけ減少する。これら抵抗１９に流れる電流の増加分とベース電流の減少分とは、出力トランジスタ６のベース電流とならず、無駄な電流としてトランジスタ１６を介して電源端子３へ流れてしまう。また、抵抗１９に替えて電流値ＩB1の定電流回路を備えた回路構成としても、やはり上記ベース電流の減少分だけは無駄に流れてしまう。その結果、ＩＣの消費電流（つまり消費電力）が増大し、チップ温度が上昇したりバッテリの容量低下が早まるなどの問題が生じる。
【０００８】
これに対し、図１２に示す台形波出力回路２２は、出力トランジスタ６とトランジスタ２３とをダーリントン接続し、駆動回路２４が出力すべきベース電流を低減している。ここで、駆動回路２４は、トランジスタ１４、１６および抵抗１７、１９から構成される２段のエミッタフォロア回路から構成されている。
【０００９】
この台形波出力回路２２によれば、トランジスタ２３に流すべき電流値ＩB2は、上記電流値ＩB1をトランジスタ２３の直流電流増幅率で除した値となるため、たとえ出力電圧Ｖｏが低下したとしても無駄に流れる電流は減少する。しかしながら、出力電圧Ｖｏは、（電源電圧ＶＢ−ダイオード２５の順方向電圧ＶＦ−トランジスタ２３のコレクタ・エミッタ間電圧−トランジスタ６のベース・エミッタ間電圧）で計算される値よりも高くなり得ず、上述の台形波出力回路１に比べ最大電圧値Ｖｏ(max) が低下してしまう。
【００１０】
その結果、台形波出力回路２２の電流出力能力が低下したり、電源電圧ＶＢの低下時に、台形波状の通信信号の波高値が不足して通信エラーが発生し易くなる。また、出力トランジスタ６のコレクタ・エミッタ間電圧が、台形波出力回路１の場合に比べ電圧ＶＦだけ高くなるので、コレクタ損失が増大するといった不都合も生じる。このように、従来構成の台形波出力回路１、２２では、消費電力の低減と高い出力電圧Ｖｏの確保とを同時に達成することができなかった。
【００１１】
本発明は、上記事情に鑑みてなされたもので、その目的は、コンデンサの充電電圧に応じた電圧を出力するものであって、その出力可能な最大電圧値を高く維持しつつ消費電力の低減を図った出力回路を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載した手段によれば、出力トランジスタは、負荷に対してコンデンサの充電電圧に応じた電圧を出力し、その出力電圧に応じた電流を流し出す（または流し込む）。このコンデンサの充電電圧は、充放電回路によって生成され、一般的には定電圧ではなく例えば台形波電圧のように増減する電圧となる。本手段の駆動回路によれば、電圧検出回路がコンデンサの充電電圧を検出し、可変電流回路はこの検出された充電電圧に応じたベース電流を出力トランジスタに供給する。すなわち、駆動回路は、出力電圧が高く出力トランジスタの出力電流が大きい場合には、比較的大きいベース電流を供給し、出力電圧が低く出力トランジスタの出力電流が小さい場合には、比較的小さいベース電流を供給するようになる。この点において、出力トランジスタのベース電流が最大出力電圧のみに基づいて決定される従来構成の駆動回路とは異なる。
【００１３】
その結果、駆動回路は、出力電圧（コンデンサの充電電圧）の高低にかかわらず、出力トランジスタに対し負荷を駆動するのに必要且つ十分なベース電流を供給することが可能となり、回路内に無駄な電流を流すことがなくなる。これにより、駆動回路ひいては出力回路の消費電流（消費電力）を低減でき、電源として用いるバッテリの容量低下やＩＣ化されている場合のチップ温度の上昇を抑えることができる。
【００１４】
また、上述のように電圧検出回路と可変電流回路とを用いてベース電流を最適化しているので、例えば出力トランジスタをダーリントン接続してベース電流を低減するといった構成が不要となり（勿論、より大電流を流すために必要な場合にはダーリントン接続としても良い）、出力可能な最大電圧値を高く維持することができる。
【００１５】
請求項２に記載した手段によれば、電圧検出回路は、コンデンサの充電電圧として、コンデンサの端子電圧を直接検出するので、駆動回路における種々の非線形回路やその温度変動などの影響を受けることなくコンデンサの両端電圧を正確に検出することができる。
【００１６】
請求項３に記載した手段によれば、駆動回路はエミッタフォロア回路から構成されているので、各トランジスタのエミッタ端子は、コンデンサの端子電圧をほぼ一定電圧だけレベルシフトした電圧となり、電圧検出回路はコンデンサの端子電圧に応じた電圧すなわちコンデンサの充電電圧を検出することができる。
【００１７】
エミッタフォロア回路は入力インピーダンスが高いので、駆動回路がコンデンサの充電電荷に及ぼす影響が小さく、また、出力インピーダンスが低いので、電圧検出回路を接続したことによる影響も小さい。その結果、出力電圧は、充放電回路によって生成されたコンデンサの端子電圧通りの電圧となり、その電圧歪みが抑制される。
【００１８】
請求項４〜６に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路は、検出したコンデンサの充電電圧に応じた電流を出力し、可変電流回路は、その電流に応じたベース電流を出力トランジスタに出力する。従って、出力トランジスタにはコンデンサの充電電圧に応じたベース電流が供給される。
【００１９】
請求項４〜６に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路において、変換用トランジスタのベース端子に与えられた検出電圧は、ベース・エミッタ間電圧ＶＦだけレベルシフトされてエミッタ電圧となり、変換用トランジスタには変換用抵抗の抵抗値に応じてエミッタ電圧に比例したコレクタ電流が流れる。このコレクタ電流は、可変電流回路としてのカレントミラー回路を介して出力トランジスタのベース電流となる。
【００２０】
請求項４に記載した手段によれば、ＩＣ化する場合に変換用抵抗が温度係数の小さいクロムシリコンから構成されるので、例えば当該ＩＣが自動車のように温度変動幅が大きい環境下で用いられる場合であっても、出力トランジスタにベース電流を過不足なく供給することができる。
【００２１】
請求項５に記載した手段によれば、電圧−電流変換回路の入力端子と電源線との間に起動回路（抵抗素子など）が接続されているので、例えば駆動回路内において電圧−電流変換回路の入力端子とカレントミラー回路の出力端子とが同一ノードとなるような場合においても、カレントミラー回路を起動し動作させることができる。
【００２２】
請求項６に記載した手段によれば、電圧−電流変換回路の入力端子と電圧検出点との間にオフセット電圧発生回路が接続されているので、変換用トランジスタのベース端子の電圧が電圧検出点の電圧に比べオフセット電圧だけ高くなる。その結果、変換用トランジスタおよびカレントミラー回路にそのオフセット電圧に応じた電流が流れ続けるので、カレントミラー回路を起動した状態に保持することができる。また、コンデンサの充電電圧が低い場合（例えば０Ｖ近辺）に生じ易い出力電圧の波形歪みを低減することができる。
【００２３】
請求項１に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路は、検出電圧と基準電圧との比較結果に基づいて、出力する電流値を複数段階に切り替え、可変電流回路は、その電流に応じたベース電流を出力トランジスタに出力する。従って、出力トランジスタにはコンデンサの充電電圧に応じたベース電流が供給される。
【００２４】
請求項７に記載した手段によれば、比較回路（例えばコンパレータ）は、検出電圧と基準電圧との比較結果に基づいた電圧を出力する。この電圧は、変換用トランジスタのベース端子に与えられ、電圧ＶＦだけレベルシフトされてエミッタ電圧となる。変換用トランジスタにはそのエミッタ電圧に比例したコレクタ電流が流れ、このコレクタ電流は、可変電流回路としてのカレントミラー回路を介して出力トランジスタのベース電流となる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を台形波出力回路に適用した第１の実施形態について、図１ないし図３を参照しながら説明する。
図１は、台形波出力回路の電気的構成図である。この図１に示す台形波出力回路３１は、車載用のＩＣとして構成されており、特に電圧検出回路３２および可変電流回路３３に特徴を有している。また、ＩＣの高電位側の電源端子３４と低電位側の電源端子３５との間に電源電圧ＶＢとしてバッテリ電圧（１２Ｖ〜１６Ｖ）を直接印加できるようにするため、本ＩＣはＭＯＳＩＣに対し比較的高耐圧化が容易なバイポーラＩＣとして構成されている。
【００２７】
図１において、台形波出力回路３１は、充放電回路３６、駆動回路３７およびＮＰＮ型の出力トランジスタ３８などから構成されている。電源端子３４、３５にはそれぞれ電源線３９、４０が接続されており、出力トランジスタ３８のコレクタは図示極性の逆電流遮断用のダイオード４１を介して電源線３９に接続され、出力トランジスタ３８のエミッタは出力端子４２に接続されている。出力端子４２と電源端子３５との間には負荷４３が接続されており、負荷４３に対しハイサイド側に位置する出力トランジスタ３８は、負荷４３に対して電流を流し出すように動作（ソース動作）する。
【００２８】
上記充放電回路３６において、電源線３９と４０との間には定電流回路４４（第１の定電流回路に相当）、スイッチ回路４５および定電流回路４６（第２の定電流回路に相当）が直列に接続されている。定電流回路４４とスイッチ回路４５との共通接続点は充放電回路３６の出力端子であって、当該出力端子と電源線４０との間にコンデンサ４７が接続されている。スイッチ回路４５は、例えばアナログスイッチにより構成され、端子４８を介して外部から与えられる切替信号Ｓａに従ってオンオフ動作を行うようになっている。
【００２９】
駆動回路３７は、ＰＮＰ型のトランジスタ４９、ＮＰＮ型のトランジスタ５０およびＰＮＰ型トランジスタ５１からなる３段構成の増幅回路である。各トランジスタ４９〜５１のコレクタは、直接または逆電流遮断用のダイオード５２を介して電源線３９または４０に接続されており、全てエミッタフォロアの接続形態となっている。１段目のトランジスタ４９のベースは、駆動回路３７の入力端子であって、上記充放電回路３６の出力端子に接続されている。また、そのエミッタは、抵抗５３を介して電源線３９に接続されるとともに２段目のトランジスタ５０のベースに接続されている。さらに、トランジスタ５０のエミッタは、抵抗５４を介して電源線４０に接続されるとともに３段目のトランジスタ５１のベースに接続されている。トランジスタ５１のエミッタは、駆動回路３７の出力端子であって、上記出力トランジスタ３８のベースに接続されている。
【００３０】
トランジスタ４９のエミッタと電源線４０との間には、トランジスタ５５（変換用トランジスタに相当）と抵抗５６（変換用抵抗に相当）とからなる電圧検出回路３２が接続されている。ここで、トランジスタ５５のベースはトランジスタ４９のエミッタに接続され、トランジスタ５５のエミッタは抵抗５６を介して電源線４０に接続されている。抵抗５６は、温度変化率の小さいクロムシリコン（ＣｒＳｉ）から構成されている。
【００３１】
電源線３９と駆動回路３７の出力端子（トランジスタ５１のエミッタ）との間には上記可変電流回路３３が接続されている。この可変電流回路３３は、ＰＮＰ型のトランジスタ５７、５８からなるカレントミラー回路であって、その入力側のトランジスタ５７は電源線３９とトランジスタ５５のコレクタとの間に接続され、その出力側のトランジスタ５８は電源線３９と駆動回路３７の出力端子との間に接続されている。
【００３２】
次に、本実施形態の動作について図２および図３も参照しながら説明する。
上記構成を持つ台形波出力回路３１から出力される台形波電圧は、車室内に設置されたスイッチの状態を検出するためのバイアス回路、あるいは車内ＬＡＮを構築する場合の通信信号出力回路などで用いられる。
【００３３】
図２は、上記バイアス回路の電気的構成を示している。スイッチ５９ａ〜５９ｄの各一端子は、それぞれ抵抗６０ａ〜６０ｄにより台形波出力回路３１の出力端子４２にプルアップされており、電子制御装置（ＥＣＵ）内に具備されたＣＰＵ６１の入力ポート６１ａ〜６１ｄは、それぞれ上記各一端子に接続されている。図１に示す負荷４３は、これらスイッチ５９ａ〜５９ｄおよび抵抗６０ａ〜６０ｄから構成される回路を代表したものである。
【００３４】
この場合、消費電流を低減するため、台形波出力回路３１は、ＣＰＵ６１がスイッチ５９ａ〜５９ｄの状態を読み込む時だけ、切替信号Ｓａに従って台形波電圧を出力するようになっている。台形波電圧は、立ち上がりおよび立ち下がりのスルーレートが小さいので誘導放射が抑えられ、矩形波電圧を用いた場合に比べラジオノイズを低減することができるためである。
【００３５】
図３は、スイッチ回路４５のオンオフ状態、コンデンサ４７の端子電圧Ｖｃ（すなわち充放電回路３６の出力電圧）の波形、出力端子４２における出力電圧Ｖｏの波形および可変電流回路３３が流し出す電流Ｉｃの波形を示している。この図３において、時刻ｔ１に切替信号ＳａがＬレベルになると、スイッチ回路４５がオフとなり、コンデンサ４７の端子電圧Ｖｃは、定電流回路４４から出力される一定の電流Ｉａにより一定のスルーレートで上昇する。図示しないが、定電流回路４４の出力部はカレントミラー回路から構成されており、端子電圧Ｖｃは，ほぼ電源電圧ＶＢに到達するまで上昇し、到達した時刻ｔ３以降はその電圧ＶＢを維持する。
【００３６】
一方、時刻ｔ４において切替信号ＳａがＨレベルになると、スイッチ回路４５がオンとなり、コンデンサ４７の端子電圧Ｖｃは、定電流回路４６の電流Ｉｂと定電流回路４４の電流Ｉａとの差の電流（Ｉｂ−Ｉａ）により一定のスルーレートで下降する。定電流回路４６の出力部もカレントミラー回路から構成されており、端子電圧Ｖｃはほぼ０Ｖに到達するまで下降し、到達した時刻ｔ６以降はその電圧０Ｖを維持する。
【００３７】
このコンデンサ４７の端子電圧Ｖｃは、トランジスタ４９のベースに与えられ、ベース・エミッタ間電圧ＶＦだけレベルシフトされてエミッタに出力される。ここで、エミッタフォロア回路を構成するトランジスタ４９は、入力インピーダンスが高く出力インピーダンスが低いためバッファ回路として機能する。その結果、トランジスタ４９は、台形波形を持つ端子電圧Ｖｃを、そのままの波形で次段のトランジスタ５０に伝送することができる。
【００３８】
そのトランジスタ５０およびその後段のトランジスタ５１もエミッタフォロア回路であり、バッファ回路として動作してレベルシフトと電流増幅とを行う。これにより、トランジスタ５１のエミッタ電圧はコンデンサ４７の端子電圧Ｖｃに対し電圧ＶＦだけ高くなる。この電圧は、さらに出力トランジスタ３８のベース・エミッタ間で電圧ＶＦだけ低下するので、結局、出力電圧Ｖｏはコンデンサ４７の端子電圧Ｖｃに等しくなる。
【００３９】
ただし、トランジスタ５８と３８とにはバイアス電圧が必要となるため、出力電圧Ｖｏの最大値Ｖｏ(max) は、（電源電圧ＶＢ−トランジスタ５８のＶCE−出力トランジスタ３８のＶBE）となる。従って、図３に示すように、出力電圧Ｖｏは、時刻ｔ１以降上記最大値Ｖｏ(max) に到達する時刻ｔ２までの期間コンデンサ４７の端子電圧Ｖｃと等しく上昇し、時刻ｔ２以降は上記最大値Ｖｏ(max) を維持する。時刻ｔ４以降についても、出力電圧Ｖｏは、コンデンサ４７の端子電圧Ｖｃが上記最大値Ｖｏ(max) に低下する時刻ｔ５までの期間上記最大値Ｖｏ(max) を維持し、それ以降は端子電圧Ｖｃと等しく下降する。
【００４０】
さて、負荷４３は抵抗負荷であるため、出力トランジスタ３８には出力電圧Ｖｏに比例したコレクタ電流が流れる。出力トランジスタ３８を十分に駆動するには、このコレクタ電流を直流電流増幅率ｈFEで除しただけのベース電流が必要となる。そこで、台形波出力回路３１では、このベース電流を以下のようにして生成している。
【００４１】
すなわち、トランジスタ４９のエミッタ電圧は（Ｖｃ＋ＶＦ）であって、トランジスタ５５のエミッタ電圧は端子電圧Ｖｃとなる。電圧検出回路３２は電圧−電流変換回路であり、トランジスタ５５には（Ｖｃ／Ｒａ）（Ｒａは抵抗５６の抵抗値）のコレクタ電流が流れる。このコレクタ電流は可変電流回路３３を構成するカレントミラー回路に流れ、その結果、図３に示すようにトランジスタ５８にはコンデンサ４７の端子電圧Ｖｃすなわち出力電圧Ｖｏに比例した台形波電流が流れることになる。この電流Ｉｃの大部分は出力トランジスタ３８のベース電流となるので、負荷４３の抵抗値と上記直流電流増幅率ｈFEとに応じて抵抗値Ｒａを一旦設定すれば、駆動回路３７は、出力電圧Ｖｏの大きさにかかわらず、出力トランジスタ３８に対して負荷４３を駆動するのに必要且つ十分なベース電流を供給することができる。なお、従来構成（図１１に示す台形波出力回路１において抵抗１９に替えて定電流回路を用いたもの）の場合には、上記電流Ｉｃに相当する電流は図３において一点鎖線で示すようになり、出力電圧Ｖｏの大きさにかかわらず一定となる。
【００４２】
以上述べたように、本実施形態によれば、駆動回路３７に電圧検出回路３２と可変電流回路３３とを備え、出力トランジスタ３８に対しコンデンサ４７の端子電圧Ｖｃにほぼ比例したベース電流つまり負荷４３を駆動するのに必要且つ十分なベース電流を供給するように構成したので、駆動回路３７に無駄な電流が流れることがなくなる。これにより、台形波出力回路３１の消費電流（消費電力）を低減でき、電源となるバッテリの容量低下やＩＣの温度上昇を抑えることができる。この効果は、出力電圧Ｖｏのデューティ比が小さい（出力電圧Ｖｏが０Ｖ付近の値となる時間比率が大きい）ほど大きくなる。
【００４３】
また、台形波出力回路３１は、出力電圧Ｖｏとして最大値Ｖｏ(max) （＝ＶＢ−ＶCE−ＶBE）まで出力することができるので、図１２に示す従来構成に比べてより高い電圧まで出力可能となる。従って、ＣＰＵ６１は、より低いバッテリ電圧に対しても、スイッチ５９ａ〜５９ｄのオンオフ状態を正しく読み込むことができるようになる。
【００４４】
さらに、電圧検出回路３２の抵抗５６を温度変化率の小さいクロムシリコンから構成したので、当該ＩＣの温度が変化した場合であっても、ベース電流が不足して出力電圧Ｖｏが低下したり、ベース電流が過剰に流れて消費電流が必要以上に増大するといったことがなくなる。
【００４５】
（第２の実施形態）
次に、本発明を台形波出力回路に適用した第２の実施形態について、図４および図５を参照しながら説明する。なお、台形波出力回路の電気的構成を示す図４において、図１と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４６】
図４に示す台形波出力回路６２は、図１に示す台形波出力回路３１に対し、駆動回路６３の構成が一部異なっている。すなわち、駆動回路６３において、電圧検出回路３２の入力端子（トランジスタ５５のベース）とトランジスタ４９のエミッタとの間に、図示極性のダイオード６４（オフセット電圧発生回路に相当）が接続されている。
【００４７】
図５は、第１の実施形態で説明した図３に相当するものである。ダイオード６４を追加すると、トランジスタ５５のエミッタ電圧はＶＦだけ高くなり（Ｖｃ＋ＶＦ）となる。その結果、図５に示すように、端子電圧Ｖｃが０Ｖの場合であっても、トランジスタ５５、５７、５８には（ＶＦ／Ｒａ）だけのオフセット電流が流れ続ける。この場合、電圧ＶＦ（約０．７Ｖ）は電源電圧ＶＢ（バッテリ電圧：１２Ｖ〜１６Ｖ）に比べて充分に小さいので、上記電圧ＶＦに基づいて流れるオフセット電流も充分に小さくなり、消費電流の増加分はわずかとなる。
【００４８】
ダイオード６４を付加しない台形波出力回路３１にあっては、トランジスタ５５のエミッタ電圧はコンデンサ４７の端子電圧Ｖｃと等しくなる。この場合、例えば製造プロセス上のばらつき等によりトランジスタ５５のベース・エミッタ間電圧ＶＦがトランジスタ４９のベース・エミッタ間電圧ＶＦよりも大きいと、端子電圧Ｖｃが０Ｖ付近においてトランジスタ５５、５７、５８および出力トランジスタ３８のベースに電流が流れず、出力電圧Ｖｏに歪みが生じてしまう。
【００４９】
これに対し、本実施形態の台形波出力回路６２にあっては、ダイオード６４によりトランジスタ５５のベース電圧が電圧ＶＦだけ高く設定され、トランジスタ５５、５７、５８には常にオフセット電流が流れている。従って、端子電圧Ｖｃが０Ｖ付近であっても出力トランジスタ３８にベース電流を供給可能となり、出力電圧Ｖｏに歪みが生じることがなくなる。
【００５０】
（第３の実施形態）
図６は、本発明の第３の実施形態である台形波出力回路６５の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図６において、駆動回路６６のトランジスタ４９のベースと電源線４０との間には電圧検出回路６７が接続されている。この電圧検出回路６７は、十分に高い入力インピーダンスを持つ電圧−電流変換回路から構成され、可変電流回路３３に対し端子電圧Ｖｃに比例した電流を流すようになっている。
【００５１】
この電圧検出回路６７は、コンデンサ４７の端子電圧Ｖｃを直接検出するので、より正確な電圧検出が可能となり、出力トランジスタ３８のベース電流の制御すなわち消費電流の低減制御を精度良く実行することができる。なお、本実施形態ではコンデンサ４７の両端子間に電圧検出回路６７が接続されるので、コンデンサ４７の充電電荷への影響を低減するために、コンデンサ４７の静電容量を増やしたり、定電流回路４４、４６の電流値Ｉａ、Ｉｂを大きく設定することが好ましい。
【００５２】
（第４の実施形態）
図７は、本発明の第４の実施形態である台形波出力回路６８の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図７において、駆動回路６９の２段目のトランジスタ５０のエミッタと電源線４０との間に電圧検出回路３２が接続されている。この場合、バッファ回路として機能するトランジスタ５０の出力インピーダンスは低いので、台形波出力回路３１で用いた電圧検出回路３２をそのまま用いることができる。トランジスタ５０のエミッタ電圧は、コンデンサ４７の端子電圧Ｖｃに等しいので、本実施形態によっても第１の実施形態と同様の作用および効果を得ることができる。
【００５３】
（第５の実施形態）
上述の第１ないし第４の実施形態では駆動回路を３段のエミッタフォロア回路により構成したが、駆動回路の段数はこの限りでない。図８は、本発明の第５の実施形態である台形波出力回路７０の電気的構成図であって、図１と同一構成部分には同一符号を付して示している。この図８において、駆動回路７１は、トランジスタ４９からなる１段のエミッタフォロア回路により構成されている。トランジスタ４９のエミッタは、出力トランジスタ３８のベースに接続されており、そのトランジスタ４９のエミッタと電源線３９、４０との間にはそれぞれ電圧検出回路３２、可変電流回路３３が接続されている。
【００５４】
本実施形態の駆動回路７１によっても、出力トランジスタ３８に対しコンデンサ４７の端子電圧Ｖｃに比例したベース電流を流すことができ、第１の実施形態と同様の効果を得ることができる。ただし、駆動回路７１にあっては、電圧検出回路３２の入力端子（トランジスタ５５のベース）が、当該電圧検出回路３２の出力電流により動作する可変電流回路３３によりバイアスされるので、トランジスタ５５のベースと電源線３９との間に起動抵抗７２（起動回路に相当）が接続されている。この起動抵抗７２は高い抵抗値を持つので、起動抵抗７２を付加したことによる消費電流の増加はほとんどない。これにより、端子電圧Ｖｃが０Ｖ付近であってもトランジスタ４９、５５、５７、５８が常にオン動作状態にバイアスされ、起動失敗や起動遅延を防止することができる。また、出力電圧Ｖｏの波形歪みを低減することができる。
【００５５】
（第６の実施形態）
図９は、本発明の第６の実施形態である台形波出力回路７３の電気的構成図で、図４または図８と同一構成部分には同一符号を付して示している。この台形波出力回路７３の駆動回路７４には、図８に示す起動抵抗７２に替えて、図４に示す台形波出力回路６２と同様の抵抗５３およびダイオード６４（オフセット電圧発生回路）が付加されている。
【００５６】
このダイオード６４の動作は、第２の実施形態で説明した通りであって、トランジスタ４９、５５、５７、５８には常にオフセット電流が流れ続ける。従って、起動失敗や起動遅延の発生を防止できるとともに、出力電圧Ｖｏの波形歪みを低減することができる。
【００５７】
（第７の実施形態）
図１０は、本発明の第７の実施形態である台形波出力回路７５の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図１０において、駆動回路７６は、コンデンサ４７の端子電圧Ｖｃを検出するための電圧検出回路７７を備えている。
【００５８】
この電圧検出回路７７は、電圧−電流変換回路であって、コンパレータ７８（比較回路に相当）、オープンコレクタの形態を持つＮＰＮ型のトランジスタ７９（変換用トランジスタに相当）および抵抗８０〜８３から構成されている。コンパレータ７８の非反転入力端子は充放電回路３６の出力端子に接続され、反転入力端子は基準電圧Ｖｒを生成する図示しない基準電圧発生回路に接続されている。また、コンパレータ７８の出力端子は、抵抗８０を介してトランジスタ７９のベースに接続され、そのベースと電源線３９、４０との間にはそれぞれバイアス設定用の抵抗８１、８２が接続されている。トランジスタ７９のエミッタは抵抗８３（変換用抵抗に相当）を介して電源線４０に接続され、そのコレクタは可変電流回路３３を構成するトランジスタ５７のコレクタに接続されている。
【００５９】
上記構成において、端子電圧Ｖｃが基準電圧Ｖｒよりも低い場合、コンパレータ７８はＬレベルの電圧を出力し、トランジスタ７９のベースには比較的低い一定電圧Ｖ１が与えられる。一方、端子電圧Ｖｃが基準電圧Ｖｒよりも高い場合、コンパレータ７８はＨレベルの電圧を出力し、トランジスタ７９のベースには比較的高い一定電圧Ｖ２（＞Ｖ１）が与えられる。トランジスタ７９のエミッタ電圧はベース電圧よりもＶＦだけ低くなり、トランジスタ７９にはこのエミッタ電圧に比例したコレクタ電流が流れる。このコレクタ電流は、可変電流回路３３を介して出力トランジスタ３８のベース電流となる。
【００６０】
この台形波出力回路７５によれば、出力トランジスタ３８のベース電流は、端子電圧Ｖｃつまり出力電圧Ｖｏの大きさに応じて２段階に変化する。これにより、出力電圧Ｖｏが低下した時に無駄に流れるベース電流が減少し、従来構成の台形波出力回路１（図１１参照）に比べ消費電流を低減することができる。
【００６１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上記各実施形態では台形波電圧を出力するように構成したが、コンデンサ４７の充放電により、台形波電圧以外の電圧を出力するようにしても良い。
各駆動回路は、エミッタフォロア回路に限定されず、他の回路構成であっても良い。この場合、各電圧検出回路は、コンデンサ４７の端子電圧Ｖｃに応じた電圧が現れるノードに接続すれば良い。
各台形波出力回路において、電源線３９、４０に対する接続形態を逆にし、且つ各トランジスタのタイプをＰＮＰ型とＮＰＮ型との間で替えることにより、ＰＮＰ型の出力トランジスタが負荷４３に対しロウサイド側に位置するように構成しても良い。この場合、出力トランジスタは、電流吸い込み動作（シンク動作）となる。
【００６２】
第１の実施形態において、トランジスタ５１のエミッタ電圧を検出するように電圧検出回路３２を設けても良い。この場合、第２または第５の実施形態で示したように、ダイオード６４または起動抵抗７２を付加することが好ましい。
第７の実施形態において、出力電圧Ｖｏの大きさに応じて出力トランジスタ３８のベース電流を２段階に変化させたが、複数のコンパレータを備えることにより、さらに多段階に変化させるように構成しても良い。また、比較回路はコンパレータに限られない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す台形波出力回路の電気的構成図
【図２】スイッチ状態を検出するためのバイアス回路の電気的構成図
【図３】台形波電圧を生成する場合における各部の電圧波形を示す図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】図３相当図
【図６】本発明の第３の実施形態を示す図１相当図
【図７】本発明の第４の実施形態を示す図１相当図
【図８】本発明の第５の実施形態を示す図１相当図
【図９】本発明の第６の実施形態を示す図１相当図
【図１０】本発明の第７の実施形態を示す図１相当図
【図１１】従来構成を示す図１相当図
【図１２】他の従来構成を示す図１相当図
【符号の説明】
３１、６２、６５、６８、７０、７３、７５は台形波出力回路（出力回路）、３２、６７、７７は電圧検出回路、３３は可変電流回路、３６は充放電回路、３７、６３、６６、６９、７１、７４、７６は駆動回路、３８は出力トランジスタ、３９、４０は電源線、４３は負荷、４４は定電流回路（第１の定電流回路）、４６は定電流回路（第２の定電流回路）、４７はコンデンサ、５５、７９はトランジスタ（変換用トランジスタ）、５６、８３は抵抗（変換用抵抗）、６４はダイオード（オフセット電圧発生回路）、７２は起動抵抗（起動回路）、７８はコンパレータ（比較回路）である。
【発明の属する技術分野】
本発明は、負荷に対しコンデンサの充電電圧に応じた電圧を出力する出力回路に関する。
【０００２】
【従来の技術】
例えば車載用の通信信号出力回路は、車両内に配設された通信線からの誘導放射を抑えてラジオノイズを低減するために、立ち上がりおよび立ち下がりのスルーレートが小さい台形波状の信号を出力するようになっている。こうした台形波発生回路としては、例えば特開平６−２１４６６５号公報や特開平９−２６１０１６号公報に開示された回路がある。これらの回路は、コンデンサに対して定電流で充電および放電を行うことにより台形波信号を生成するように構成されている。
【０００３】
【発明が解決しようとする課題】
図１１には、この種の一般的な台形波出力回路の電気的構成が示されている。この図１１において、ＩＣ化された台形波出力回路１は、電源端子２、３間に印加される比較的高い電源電圧ＶＢ（例えばバッテリから出力される１２Ｖ〜１６Ｖの電圧）により動作するため、ＭＯＳＩＣに比べ高耐圧化が容易なバイポーラＩＣとして構成されている。
【０００４】
この台形波出力回路１は、充放電回路４、駆動回路５および出力トランジスタ６を備えており、出力端子７と電源端子３との間には負荷８が接続されている。このうち充放電回路４は、コンデンサ９、このコンデンサ９を充放電する定電流回路１０、１１、制御端子１２を介して与えられる切替信号Ｓａにより充放電動作を切り替えるスイッチ回路１３から構成されている。また、駆動回路５は、トランジスタ１４、１５、１６および抵抗１７、１８、１９から構成される３段のエミッタフォロア回路から構成され、抵抗１９を介して出力トランジスタ６に対しベース電流を供給するようになっている。なお、ダイオード２０、２１は、電源逆接続時にトランジスタ１５、６を保護するためのものである。
【０００５】
この構成において、コンデンサ９の両端子間には切替信号Ｓａに基づいて台形波状の電圧が生成され、この電圧はトランジスタ１４、１５、１６によって順次レベルシフトされながら出力トランジスタ６のベース電圧となる。そして、出力トランジスタ６も負荷８とともにエミッタフォロア回路を構成しており、結局、台形波出力回路１は負荷８に対しコンデンサ９の端子電圧をそのままの電圧レベルで出力する。
【０００６】
この場合、駆動回路５および出力トランジスタ６により電流増幅が行われる。出力電圧Ｖｏの大きさにかかわらず出力トランジスタ６が負荷８を十分に駆動できるようにするためには、最大の出力電流Ｉｏが流れる場合つまり出力電圧Ｖｏが最大の場合においても、出力トランジスタ６に十分なベース電流が供給されなければならない。具体的には、出力電圧Ｖｏの最大電圧値をＶｏ(max) 、負荷８の抵抗値をＲＬ、出力トランジスタ６の直流電流増幅率をｈFEとすれば、出力トランジスタ６に流すべき電流値ＩB1は以下の（１）式のように求められる。このベース電流は、全て抵抗１９を介して流れるため、抵抗１９の抵抗値は、当該電流値ＩB1と最大電圧値Ｖｏ(max) とに基づいて決定される。
ＩB1≧（Ｖｏ(max) ／ＲＬ）／ｈFE …（１）
【０００７】
しかしながら、コンデンサ９の放電に伴って出力電圧Ｖｏが低下すると、抵抗１９の両端電圧が出力電圧Ｖｏの電圧低下分だけ増大し、抵抗１９に流れる電流は上記（１）式で示す電流値ＩB1よりも増加する。また、出力トランジスタ６を駆動するのに必要なベース電流は、出力電流Ｉｏが低減する分だけ減少する。これら抵抗１９に流れる電流の増加分とベース電流の減少分とは、出力トランジスタ６のベース電流とならず、無駄な電流としてトランジスタ１６を介して電源端子３へ流れてしまう。また、抵抗１９に替えて電流値ＩB1の定電流回路を備えた回路構成としても、やはり上記ベース電流の減少分だけは無駄に流れてしまう。その結果、ＩＣの消費電流（つまり消費電力）が増大し、チップ温度が上昇したりバッテリの容量低下が早まるなどの問題が生じる。
【０００８】
これに対し、図１２に示す台形波出力回路２２は、出力トランジスタ６とトランジスタ２３とをダーリントン接続し、駆動回路２４が出力すべきベース電流を低減している。ここで、駆動回路２４は、トランジスタ１４、１６および抵抗１７、１９から構成される２段のエミッタフォロア回路から構成されている。
【０００９】
この台形波出力回路２２によれば、トランジスタ２３に流すべき電流値ＩB2は、上記電流値ＩB1をトランジスタ２３の直流電流増幅率で除した値となるため、たとえ出力電圧Ｖｏが低下したとしても無駄に流れる電流は減少する。しかしながら、出力電圧Ｖｏは、（電源電圧ＶＢ−ダイオード２５の順方向電圧ＶＦ−トランジスタ２３のコレクタ・エミッタ間電圧−トランジスタ６のベース・エミッタ間電圧）で計算される値よりも高くなり得ず、上述の台形波出力回路１に比べ最大電圧値Ｖｏ(max) が低下してしまう。
【００１０】
その結果、台形波出力回路２２の電流出力能力が低下したり、電源電圧ＶＢの低下時に、台形波状の通信信号の波高値が不足して通信エラーが発生し易くなる。また、出力トランジスタ６のコレクタ・エミッタ間電圧が、台形波出力回路１の場合に比べ電圧ＶＦだけ高くなるので、コレクタ損失が増大するといった不都合も生じる。このように、従来構成の台形波出力回路１、２２では、消費電力の低減と高い出力電圧Ｖｏの確保とを同時に達成することができなかった。
【００１１】
本発明は、上記事情に鑑みてなされたもので、その目的は、コンデンサの充電電圧に応じた電圧を出力するものであって、その出力可能な最大電圧値を高く維持しつつ消費電力の低減を図った出力回路を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載した手段によれば、出力トランジスタは、負荷に対してコンデンサの充電電圧に応じた電圧を出力し、その出力電圧に応じた電流を流し出す（または流し込む）。このコンデンサの充電電圧は、充放電回路によって生成され、一般的には定電圧ではなく例えば台形波電圧のように増減する電圧となる。本手段の駆動回路によれば、電圧検出回路がコンデンサの充電電圧を検出し、可変電流回路はこの検出された充電電圧に応じたベース電流を出力トランジスタに供給する。すなわち、駆動回路は、出力電圧が高く出力トランジスタの出力電流が大きい場合には、比較的大きいベース電流を供給し、出力電圧が低く出力トランジスタの出力電流が小さい場合には、比較的小さいベース電流を供給するようになる。この点において、出力トランジスタのベース電流が最大出力電圧のみに基づいて決定される従来構成の駆動回路とは異なる。
【００１３】
その結果、駆動回路は、出力電圧（コンデンサの充電電圧）の高低にかかわらず、出力トランジスタに対し負荷を駆動するのに必要且つ十分なベース電流を供給することが可能となり、回路内に無駄な電流を流すことがなくなる。これにより、駆動回路ひいては出力回路の消費電流（消費電力）を低減でき、電源として用いるバッテリの容量低下やＩＣ化されている場合のチップ温度の上昇を抑えることができる。
【００１４】
また、上述のように電圧検出回路と可変電流回路とを用いてベース電流を最適化しているので、例えば出力トランジスタをダーリントン接続してベース電流を低減するといった構成が不要となり（勿論、より大電流を流すために必要な場合にはダーリントン接続としても良い）、出力可能な最大電圧値を高く維持することができる。
【００１５】
請求項２に記載した手段によれば、電圧検出回路は、コンデンサの充電電圧として、コンデンサの端子電圧を直接検出するので、駆動回路における種々の非線形回路やその温度変動などの影響を受けることなくコンデンサの両端電圧を正確に検出することができる。
【００１６】
請求項３に記載した手段によれば、駆動回路はエミッタフォロア回路から構成されているので、各トランジスタのエミッタ端子は、コンデンサの端子電圧をほぼ一定電圧だけレベルシフトした電圧となり、電圧検出回路はコンデンサの端子電圧に応じた電圧すなわちコンデンサの充電電圧を検出することができる。
【００１７】
エミッタフォロア回路は入力インピーダンスが高いので、駆動回路がコンデンサの充電電荷に及ぼす影響が小さく、また、出力インピーダンスが低いので、電圧検出回路を接続したことによる影響も小さい。その結果、出力電圧は、充放電回路によって生成されたコンデンサの端子電圧通りの電圧となり、その電圧歪みが抑制される。
【００１８】
請求項４〜６に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路は、検出したコンデンサの充電電圧に応じた電流を出力し、可変電流回路は、その電流に応じたベース電流を出力トランジスタに出力する。従って、出力トランジスタにはコンデンサの充電電圧に応じたベース電流が供給される。
【００１９】
請求項４〜６に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路において、変換用トランジスタのベース端子に与えられた検出電圧は、ベース・エミッタ間電圧ＶＦだけレベルシフトされてエミッタ電圧となり、変換用トランジスタには変換用抵抗の抵抗値に応じてエミッタ電圧に比例したコレクタ電流が流れる。このコレクタ電流は、可変電流回路としてのカレントミラー回路を介して出力トランジスタのベース電流となる。
【００２０】
請求項４に記載した手段によれば、ＩＣ化する場合に変換用抵抗が温度係数の小さいクロムシリコンから構成されるので、例えば当該ＩＣが自動車のように温度変動幅が大きい環境下で用いられる場合であっても、出力トランジスタにベース電流を過不足なく供給することができる。
【００２１】
請求項５に記載した手段によれば、電圧−電流変換回路の入力端子と電源線との間に起動回路（抵抗素子など）が接続されているので、例えば駆動回路内において電圧−電流変換回路の入力端子とカレントミラー回路の出力端子とが同一ノードとなるような場合においても、カレントミラー回路を起動し動作させることができる。
【００２２】
請求項６に記載した手段によれば、電圧−電流変換回路の入力端子と電圧検出点との間にオフセット電圧発生回路が接続されているので、変換用トランジスタのベース端子の電圧が電圧検出点の電圧に比べオフセット電圧だけ高くなる。その結果、変換用トランジスタおよびカレントミラー回路にそのオフセット電圧に応じた電流が流れ続けるので、カレントミラー回路を起動した状態に保持することができる。また、コンデンサの充電電圧が低い場合（例えば０Ｖ近辺）に生じ易い出力電圧の波形歪みを低減することができる。
【００２３】
請求項１に記載した手段によれば、電圧検出回路を構成する電圧−電流変換回路は、検出電圧と基準電圧との比較結果に基づいて、出力する電流値を複数段階に切り替え、可変電流回路は、その電流に応じたベース電流を出力トランジスタに出力する。従って、出力トランジスタにはコンデンサの充電電圧に応じたベース電流が供給される。
【００２４】
請求項７に記載した手段によれば、比較回路（例えばコンパレータ）は、検出電圧と基準電圧との比較結果に基づいた電圧を出力する。この電圧は、変換用トランジスタのベース端子に与えられ、電圧ＶＦだけレベルシフトされてエミッタ電圧となる。変換用トランジスタにはそのエミッタ電圧に比例したコレクタ電流が流れ、このコレクタ電流は、可変電流回路としてのカレントミラー回路を介して出力トランジスタのベース電流となる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を台形波出力回路に適用した第１の実施形態について、図１ないし図３を参照しながら説明する。
図１は、台形波出力回路の電気的構成図である。この図１に示す台形波出力回路３１は、車載用のＩＣとして構成されており、特に電圧検出回路３２および可変電流回路３３に特徴を有している。また、ＩＣの高電位側の電源端子３４と低電位側の電源端子３５との間に電源電圧ＶＢとしてバッテリ電圧（１２Ｖ〜１６Ｖ）を直接印加できるようにするため、本ＩＣはＭＯＳＩＣに対し比較的高耐圧化が容易なバイポーラＩＣとして構成されている。
【００２７】
図１において、台形波出力回路３１は、充放電回路３６、駆動回路３７およびＮＰＮ型の出力トランジスタ３８などから構成されている。電源端子３４、３５にはそれぞれ電源線３９、４０が接続されており、出力トランジスタ３８のコレクタは図示極性の逆電流遮断用のダイオード４１を介して電源線３９に接続され、出力トランジスタ３８のエミッタは出力端子４２に接続されている。出力端子４２と電源端子３５との間には負荷４３が接続されており、負荷４３に対しハイサイド側に位置する出力トランジスタ３８は、負荷４３に対して電流を流し出すように動作（ソース動作）する。
【００２８】
上記充放電回路３６において、電源線３９と４０との間には定電流回路４４（第１の定電流回路に相当）、スイッチ回路４５および定電流回路４６（第２の定電流回路に相当）が直列に接続されている。定電流回路４４とスイッチ回路４５との共通接続点は充放電回路３６の出力端子であって、当該出力端子と電源線４０との間にコンデンサ４７が接続されている。スイッチ回路４５は、例えばアナログスイッチにより構成され、端子４８を介して外部から与えられる切替信号Ｓａに従ってオンオフ動作を行うようになっている。
【００２９】
駆動回路３７は、ＰＮＰ型のトランジスタ４９、ＮＰＮ型のトランジスタ５０およびＰＮＰ型トランジスタ５１からなる３段構成の増幅回路である。各トランジスタ４９〜５１のコレクタは、直接または逆電流遮断用のダイオード５２を介して電源線３９または４０に接続されており、全てエミッタフォロアの接続形態となっている。１段目のトランジスタ４９のベースは、駆動回路３７の入力端子であって、上記充放電回路３６の出力端子に接続されている。また、そのエミッタは、抵抗５３を介して電源線３９に接続されるとともに２段目のトランジスタ５０のベースに接続されている。さらに、トランジスタ５０のエミッタは、抵抗５４を介して電源線４０に接続されるとともに３段目のトランジスタ５１のベースに接続されている。トランジスタ５１のエミッタは、駆動回路３７の出力端子であって、上記出力トランジスタ３８のベースに接続されている。
【００３０】
トランジスタ４９のエミッタと電源線４０との間には、トランジスタ５５（変換用トランジスタに相当）と抵抗５６（変換用抵抗に相当）とからなる電圧検出回路３２が接続されている。ここで、トランジスタ５５のベースはトランジスタ４９のエミッタに接続され、トランジスタ５５のエミッタは抵抗５６を介して電源線４０に接続されている。抵抗５６は、温度変化率の小さいクロムシリコン（ＣｒＳｉ）から構成されている。
【００３１】
電源線３９と駆動回路３７の出力端子（トランジスタ５１のエミッタ）との間には上記可変電流回路３３が接続されている。この可変電流回路３３は、ＰＮＰ型のトランジスタ５７、５８からなるカレントミラー回路であって、その入力側のトランジスタ５７は電源線３９とトランジスタ５５のコレクタとの間に接続され、その出力側のトランジスタ５８は電源線３９と駆動回路３７の出力端子との間に接続されている。
【００３２】
次に、本実施形態の動作について図２および図３も参照しながら説明する。
上記構成を持つ台形波出力回路３１から出力される台形波電圧は、車室内に設置されたスイッチの状態を検出するためのバイアス回路、あるいは車内ＬＡＮを構築する場合の通信信号出力回路などで用いられる。
【００３３】
図２は、上記バイアス回路の電気的構成を示している。スイッチ５９ａ〜５９ｄの各一端子は、それぞれ抵抗６０ａ〜６０ｄにより台形波出力回路３１の出力端子４２にプルアップされており、電子制御装置（ＥＣＵ）内に具備されたＣＰＵ６１の入力ポート６１ａ〜６１ｄは、それぞれ上記各一端子に接続されている。図１に示す負荷４３は、これらスイッチ５９ａ〜５９ｄおよび抵抗６０ａ〜６０ｄから構成される回路を代表したものである。
【００３４】
この場合、消費電流を低減するため、台形波出力回路３１は、ＣＰＵ６１がスイッチ５９ａ〜５９ｄの状態を読み込む時だけ、切替信号Ｓａに従って台形波電圧を出力するようになっている。台形波電圧は、立ち上がりおよび立ち下がりのスルーレートが小さいので誘導放射が抑えられ、矩形波電圧を用いた場合に比べラジオノイズを低減することができるためである。
【００３５】
図３は、スイッチ回路４５のオンオフ状態、コンデンサ４７の端子電圧Ｖｃ（すなわち充放電回路３６の出力電圧）の波形、出力端子４２における出力電圧Ｖｏの波形および可変電流回路３３が流し出す電流Ｉｃの波形を示している。この図３において、時刻ｔ１に切替信号ＳａがＬレベルになると、スイッチ回路４５がオフとなり、コンデンサ４７の端子電圧Ｖｃは、定電流回路４４から出力される一定の電流Ｉａにより一定のスルーレートで上昇する。図示しないが、定電流回路４４の出力部はカレントミラー回路から構成されており、端子電圧Ｖｃは，ほぼ電源電圧ＶＢに到達するまで上昇し、到達した時刻ｔ３以降はその電圧ＶＢを維持する。
【００３６】
一方、時刻ｔ４において切替信号ＳａがＨレベルになると、スイッチ回路４５がオンとなり、コンデンサ４７の端子電圧Ｖｃは、定電流回路４６の電流Ｉｂと定電流回路４４の電流Ｉａとの差の電流（Ｉｂ−Ｉａ）により一定のスルーレートで下降する。定電流回路４６の出力部もカレントミラー回路から構成されており、端子電圧Ｖｃはほぼ０Ｖに到達するまで下降し、到達した時刻ｔ６以降はその電圧０Ｖを維持する。
【００３７】
このコンデンサ４７の端子電圧Ｖｃは、トランジスタ４９のベースに与えられ、ベース・エミッタ間電圧ＶＦだけレベルシフトされてエミッタに出力される。ここで、エミッタフォロア回路を構成するトランジスタ４９は、入力インピーダンスが高く出力インピーダンスが低いためバッファ回路として機能する。その結果、トランジスタ４９は、台形波形を持つ端子電圧Ｖｃを、そのままの波形で次段のトランジスタ５０に伝送することができる。
【００３８】
そのトランジスタ５０およびその後段のトランジスタ５１もエミッタフォロア回路であり、バッファ回路として動作してレベルシフトと電流増幅とを行う。これにより、トランジスタ５１のエミッタ電圧はコンデンサ４７の端子電圧Ｖｃに対し電圧ＶＦだけ高くなる。この電圧は、さらに出力トランジスタ３８のベース・エミッタ間で電圧ＶＦだけ低下するので、結局、出力電圧Ｖｏはコンデンサ４７の端子電圧Ｖｃに等しくなる。
【００３９】
ただし、トランジスタ５８と３８とにはバイアス電圧が必要となるため、出力電圧Ｖｏの最大値Ｖｏ(max) は、（電源電圧ＶＢ−トランジスタ５８のＶCE−出力トランジスタ３８のＶBE）となる。従って、図３に示すように、出力電圧Ｖｏは、時刻ｔ１以降上記最大値Ｖｏ(max) に到達する時刻ｔ２までの期間コンデンサ４７の端子電圧Ｖｃと等しく上昇し、時刻ｔ２以降は上記最大値Ｖｏ(max) を維持する。時刻ｔ４以降についても、出力電圧Ｖｏは、コンデンサ４７の端子電圧Ｖｃが上記最大値Ｖｏ(max) に低下する時刻ｔ５までの期間上記最大値Ｖｏ(max) を維持し、それ以降は端子電圧Ｖｃと等しく下降する。
【００４０】
さて、負荷４３は抵抗負荷であるため、出力トランジスタ３８には出力電圧Ｖｏに比例したコレクタ電流が流れる。出力トランジスタ３８を十分に駆動するには、このコレクタ電流を直流電流増幅率ｈFEで除しただけのベース電流が必要となる。そこで、台形波出力回路３１では、このベース電流を以下のようにして生成している。
【００４１】
すなわち、トランジスタ４９のエミッタ電圧は（Ｖｃ＋ＶＦ）であって、トランジスタ５５のエミッタ電圧は端子電圧Ｖｃとなる。電圧検出回路３２は電圧−電流変換回路であり、トランジスタ５５には（Ｖｃ／Ｒａ）（Ｒａは抵抗５６の抵抗値）のコレクタ電流が流れる。このコレクタ電流は可変電流回路３３を構成するカレントミラー回路に流れ、その結果、図３に示すようにトランジスタ５８にはコンデンサ４７の端子電圧Ｖｃすなわち出力電圧Ｖｏに比例した台形波電流が流れることになる。この電流Ｉｃの大部分は出力トランジスタ３８のベース電流となるので、負荷４３の抵抗値と上記直流電流増幅率ｈFEとに応じて抵抗値Ｒａを一旦設定すれば、駆動回路３７は、出力電圧Ｖｏの大きさにかかわらず、出力トランジスタ３８に対して負荷４３を駆動するのに必要且つ十分なベース電流を供給することができる。なお、従来構成（図１１に示す台形波出力回路１において抵抗１９に替えて定電流回路を用いたもの）の場合には、上記電流Ｉｃに相当する電流は図３において一点鎖線で示すようになり、出力電圧Ｖｏの大きさにかかわらず一定となる。
【００４２】
以上述べたように、本実施形態によれば、駆動回路３７に電圧検出回路３２と可変電流回路３３とを備え、出力トランジスタ３８に対しコンデンサ４７の端子電圧Ｖｃにほぼ比例したベース電流つまり負荷４３を駆動するのに必要且つ十分なベース電流を供給するように構成したので、駆動回路３７に無駄な電流が流れることがなくなる。これにより、台形波出力回路３１の消費電流（消費電力）を低減でき、電源となるバッテリの容量低下やＩＣの温度上昇を抑えることができる。この効果は、出力電圧Ｖｏのデューティ比が小さい（出力電圧Ｖｏが０Ｖ付近の値となる時間比率が大きい）ほど大きくなる。
【００４３】
また、台形波出力回路３１は、出力電圧Ｖｏとして最大値Ｖｏ(max) （＝ＶＢ−ＶCE−ＶBE）まで出力することができるので、図１２に示す従来構成に比べてより高い電圧まで出力可能となる。従って、ＣＰＵ６１は、より低いバッテリ電圧に対しても、スイッチ５９ａ〜５９ｄのオンオフ状態を正しく読み込むことができるようになる。
【００４４】
さらに、電圧検出回路３２の抵抗５６を温度変化率の小さいクロムシリコンから構成したので、当該ＩＣの温度が変化した場合であっても、ベース電流が不足して出力電圧Ｖｏが低下したり、ベース電流が過剰に流れて消費電流が必要以上に増大するといったことがなくなる。
【００４５】
（第２の実施形態）
次に、本発明を台形波出力回路に適用した第２の実施形態について、図４および図５を参照しながら説明する。なお、台形波出力回路の電気的構成を示す図４において、図１と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４６】
図４に示す台形波出力回路６２は、図１に示す台形波出力回路３１に対し、駆動回路６３の構成が一部異なっている。すなわち、駆動回路６３において、電圧検出回路３２の入力端子（トランジスタ５５のベース）とトランジスタ４９のエミッタとの間に、図示極性のダイオード６４（オフセット電圧発生回路に相当）が接続されている。
【００４７】
図５は、第１の実施形態で説明した図３に相当するものである。ダイオード６４を追加すると、トランジスタ５５のエミッタ電圧はＶＦだけ高くなり（Ｖｃ＋ＶＦ）となる。その結果、図５に示すように、端子電圧Ｖｃが０Ｖの場合であっても、トランジスタ５５、５７、５８には（ＶＦ／Ｒａ）だけのオフセット電流が流れ続ける。この場合、電圧ＶＦ（約０．７Ｖ）は電源電圧ＶＢ（バッテリ電圧：１２Ｖ〜１６Ｖ）に比べて充分に小さいので、上記電圧ＶＦに基づいて流れるオフセット電流も充分に小さくなり、消費電流の増加分はわずかとなる。
【００４８】
ダイオード６４を付加しない台形波出力回路３１にあっては、トランジスタ５５のエミッタ電圧はコンデンサ４７の端子電圧Ｖｃと等しくなる。この場合、例えば製造プロセス上のばらつき等によりトランジスタ５５のベース・エミッタ間電圧ＶＦがトランジスタ４９のベース・エミッタ間電圧ＶＦよりも大きいと、端子電圧Ｖｃが０Ｖ付近においてトランジスタ５５、５７、５８および出力トランジスタ３８のベースに電流が流れず、出力電圧Ｖｏに歪みが生じてしまう。
【００４９】
これに対し、本実施形態の台形波出力回路６２にあっては、ダイオード６４によりトランジスタ５５のベース電圧が電圧ＶＦだけ高く設定され、トランジスタ５５、５７、５８には常にオフセット電流が流れている。従って、端子電圧Ｖｃが０Ｖ付近であっても出力トランジスタ３８にベース電流を供給可能となり、出力電圧Ｖｏに歪みが生じることがなくなる。
【００５０】
（第３の実施形態）
図６は、本発明の第３の実施形態である台形波出力回路６５の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図６において、駆動回路６６のトランジスタ４９のベースと電源線４０との間には電圧検出回路６７が接続されている。この電圧検出回路６７は、十分に高い入力インピーダンスを持つ電圧−電流変換回路から構成され、可変電流回路３３に対し端子電圧Ｖｃに比例した電流を流すようになっている。
【００５１】
この電圧検出回路６７は、コンデンサ４７の端子電圧Ｖｃを直接検出するので、より正確な電圧検出が可能となり、出力トランジスタ３８のベース電流の制御すなわち消費電流の低減制御を精度良く実行することができる。なお、本実施形態ではコンデンサ４７の両端子間に電圧検出回路６７が接続されるので、コンデンサ４７の充電電荷への影響を低減するために、コンデンサ４７の静電容量を増やしたり、定電流回路４４、４６の電流値Ｉａ、Ｉｂを大きく設定することが好ましい。
【００５２】
（第４の実施形態）
図７は、本発明の第４の実施形態である台形波出力回路６８の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図７において、駆動回路６９の２段目のトランジスタ５０のエミッタと電源線４０との間に電圧検出回路３２が接続されている。この場合、バッファ回路として機能するトランジスタ５０の出力インピーダンスは低いので、台形波出力回路３１で用いた電圧検出回路３２をそのまま用いることができる。トランジスタ５０のエミッタ電圧は、コンデンサ４７の端子電圧Ｖｃに等しいので、本実施形態によっても第１の実施形態と同様の作用および効果を得ることができる。
【００５３】
（第５の実施形態）
上述の第１ないし第４の実施形態では駆動回路を３段のエミッタフォロア回路により構成したが、駆動回路の段数はこの限りでない。図８は、本発明の第５の実施形態である台形波出力回路７０の電気的構成図であって、図１と同一構成部分には同一符号を付して示している。この図８において、駆動回路７１は、トランジスタ４９からなる１段のエミッタフォロア回路により構成されている。トランジスタ４９のエミッタは、出力トランジスタ３８のベースに接続されており、そのトランジスタ４９のエミッタと電源線３９、４０との間にはそれぞれ電圧検出回路３２、可変電流回路３３が接続されている。
【００５４】
本実施形態の駆動回路７１によっても、出力トランジスタ３８に対しコンデンサ４７の端子電圧Ｖｃに比例したベース電流を流すことができ、第１の実施形態と同様の効果を得ることができる。ただし、駆動回路７１にあっては、電圧検出回路３２の入力端子（トランジスタ５５のベース）が、当該電圧検出回路３２の出力電流により動作する可変電流回路３３によりバイアスされるので、トランジスタ５５のベースと電源線３９との間に起動抵抗７２（起動回路に相当）が接続されている。この起動抵抗７２は高い抵抗値を持つので、起動抵抗７２を付加したことによる消費電流の増加はほとんどない。これにより、端子電圧Ｖｃが０Ｖ付近であってもトランジスタ４９、５５、５７、５８が常にオン動作状態にバイアスされ、起動失敗や起動遅延を防止することができる。また、出力電圧Ｖｏの波形歪みを低減することができる。
【００５５】
（第６の実施形態）
図９は、本発明の第６の実施形態である台形波出力回路７３の電気的構成図で、図４または図８と同一構成部分には同一符号を付して示している。この台形波出力回路７３の駆動回路７４には、図８に示す起動抵抗７２に替えて、図４に示す台形波出力回路６２と同様の抵抗５３およびダイオード６４（オフセット電圧発生回路）が付加されている。
【００５６】
このダイオード６４の動作は、第２の実施形態で説明した通りであって、トランジスタ４９、５５、５７、５８には常にオフセット電流が流れ続ける。従って、起動失敗や起動遅延の発生を防止できるとともに、出力電圧Ｖｏの波形歪みを低減することができる。
【００５７】
（第７の実施形態）
図１０は、本発明の第７の実施形態である台形波出力回路７５の電気的構成図で、図１と同一構成部分には同一符号を付して示している。この図１０において、駆動回路７６は、コンデンサ４７の端子電圧Ｖｃを検出するための電圧検出回路７７を備えている。
【００５８】
この電圧検出回路７７は、電圧−電流変換回路であって、コンパレータ７８（比較回路に相当）、オープンコレクタの形態を持つＮＰＮ型のトランジスタ７９（変換用トランジスタに相当）および抵抗８０〜８３から構成されている。コンパレータ７８の非反転入力端子は充放電回路３６の出力端子に接続され、反転入力端子は基準電圧Ｖｒを生成する図示しない基準電圧発生回路に接続されている。また、コンパレータ７８の出力端子は、抵抗８０を介してトランジスタ７９のベースに接続され、そのベースと電源線３９、４０との間にはそれぞれバイアス設定用の抵抗８１、８２が接続されている。トランジスタ７９のエミッタは抵抗８３（変換用抵抗に相当）を介して電源線４０に接続され、そのコレクタは可変電流回路３３を構成するトランジスタ５７のコレクタに接続されている。
【００５９】
上記構成において、端子電圧Ｖｃが基準電圧Ｖｒよりも低い場合、コンパレータ７８はＬレベルの電圧を出力し、トランジスタ７９のベースには比較的低い一定電圧Ｖ１が与えられる。一方、端子電圧Ｖｃが基準電圧Ｖｒよりも高い場合、コンパレータ７８はＨレベルの電圧を出力し、トランジスタ７９のベースには比較的高い一定電圧Ｖ２（＞Ｖ１）が与えられる。トランジスタ７９のエミッタ電圧はベース電圧よりもＶＦだけ低くなり、トランジスタ７９にはこのエミッタ電圧に比例したコレクタ電流が流れる。このコレクタ電流は、可変電流回路３３を介して出力トランジスタ３８のベース電流となる。
【００６０】
この台形波出力回路７５によれば、出力トランジスタ３８のベース電流は、端子電圧Ｖｃつまり出力電圧Ｖｏの大きさに応じて２段階に変化する。これにより、出力電圧Ｖｏが低下した時に無駄に流れるベース電流が減少し、従来構成の台形波出力回路１（図１１参照）に比べ消費電流を低減することができる。
【００６１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上記各実施形態では台形波電圧を出力するように構成したが、コンデンサ４７の充放電により、台形波電圧以外の電圧を出力するようにしても良い。
各駆動回路は、エミッタフォロア回路に限定されず、他の回路構成であっても良い。この場合、各電圧検出回路は、コンデンサ４７の端子電圧Ｖｃに応じた電圧が現れるノードに接続すれば良い。
各台形波出力回路において、電源線３９、４０に対する接続形態を逆にし、且つ各トランジスタのタイプをＰＮＰ型とＮＰＮ型との間で替えることにより、ＰＮＰ型の出力トランジスタが負荷４３に対しロウサイド側に位置するように構成しても良い。この場合、出力トランジスタは、電流吸い込み動作（シンク動作）となる。
【００６２】
第１の実施形態において、トランジスタ５１のエミッタ電圧を検出するように電圧検出回路３２を設けても良い。この場合、第２または第５の実施形態で示したように、ダイオード６４または起動抵抗７２を付加することが好ましい。
第７の実施形態において、出力電圧Ｖｏの大きさに応じて出力トランジスタ３８のベース電流を２段階に変化させたが、複数のコンパレータを備えることにより、さらに多段階に変化させるように構成しても良い。また、比較回路はコンパレータに限られない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す台形波出力回路の電気的構成図
【図２】スイッチ状態を検出するためのバイアス回路の電気的構成図
【図３】台形波電圧を生成する場合における各部の電圧波形を示す図
【図４】本発明の第２の実施形態を示す図１相当図
【図５】図３相当図
【図６】本発明の第３の実施形態を示す図１相当図
【図７】本発明の第４の実施形態を示す図１相当図
【図８】本発明の第５の実施形態を示す図１相当図
【図９】本発明の第６の実施形態を示す図１相当図
【図１０】本発明の第７の実施形態を示す図１相当図
【図１１】従来構成を示す図１相当図
【図１２】他の従来構成を示す図１相当図
【符号の説明】
３１、６２、６５、６８、７０、７３、７５は台形波出力回路（出力回路）、３２、６７、７７は電圧検出回路、３３は可変電流回路、３６は充放電回路、３７、６３、６６、６９、７１、７４、７６は駆動回路、３８は出力トランジスタ、３９、４０は電源線、４３は負荷、４４は定電流回路（第１の定電流回路）、４６は定電流回路（第２の定電流回路）、４７はコンデンサ、５５、７９はトランジスタ（変換用トランジスタ）、５６、８３は抵抗（変換用抵抗）、６４はダイオード（オフセット電圧発生回路）、７２は起動抵抗（起動回路）、７８はコンパレータ（比較回路）である。
Claims (7)
- コンデンサを有しこのコンデンサに対して充放電を行う充放電回路と、
負荷に対して直列に接続された出力トランジスタと、
この出力トランジスタが前記負荷に対して前記コンデンサの充電電圧に応じた電圧を出力するように、前記コンデンサの充電電圧に基づいて前記出力トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記コンデンサの充電電圧を検出する電圧検出回路と、
この電圧検出回路により検出された前記コンデンサの充電電圧に応じたベース電流を前記出力トランジスタに対して出力する可変電流回路とを備えて構成され、
前記電圧検出回路は、検出電圧と基準電圧との比較結果に基づいた電流を出力する電圧−電流変換回路から構成され、
前記可変電流回路は、前記出力トランジスタに対して前記電圧−電流変換回路の出力電流に応じたベース電流を出力するように構成されていることを特徴とする出力回路。 - 前記電圧検出回路は、前記コンデンサの端子電圧を直接検出するように構成されていることを特徴とする請求項１記載の出力回路。
- 前記駆動回路は、前記コンデンサの端子電圧を入力としエミッタフォロアの形態で１段または多段に接続された１または複数のトランジスタから構成され、
前記電圧検出回路は、前記トランジスタのエミッタ端子の電圧を検出するように構成されていることを特徴とする請求項１記載の出力回路。 - コンデンサを有しこのコンデンサに対して充放電を行う充放電回路と、
負荷に対して直列に接続された出力トランジスタと、
この出力トランジスタが前記負荷に対して前記コンデンサの充電電圧に応じた電圧を出力するように、前記コンデンサの充電電圧に基づいて前記出力トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記コンデンサの充電電圧を検出する電圧検出回路と、
この電圧検出回路により検出された前記コンデンサの充電電圧に応じたベース電流を前記出力トランジスタに対して出力する可変電流回路とを備えて構成され、
前記電圧検出回路は、検出電圧に応じた電流を出力する電圧−電流変換回路から構成され、
前記可変電流回路は、前記出力トランジスタに対して前記電圧−電流変換回路の出力電流に応じたベース電流を出力するように構成され、
前記充放電回路および前記駆動回路は、一対の電源線間に接続されており、
前記電圧−電流変換回路は、オープンコレクタの形態を持つ変換用トランジスタと、この変換用トランジスタのエミッタと前記電源線との間に接続された変換用抵抗とから構成され、
前記可変電流回路は、カレントミラー回路から構成され、
前記変換用抵抗は、ＩＣ化された場合にクロムシリコンから構成されていることを特徴とする出力回路。 - コンデンサを有しこのコンデンサに対して充放電を行う充放電回路と、
負荷に対して直列に接続された出力トランジスタと、
この出力トランジスタが前記負荷に対して前記コンデンサの充電電圧に応じた電圧を出力するように、前記コンデンサの充電電圧に基づいて前記出力トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記コンデンサの充電電圧を検出する電圧検出回路と、
この電圧検出回路により検出された前記コンデンサの充電電圧に応じたベース電流を前記出力トランジスタに対して出力する可変電流回路とを備えて構成され、
前記電圧検出回路は、検出電圧に応じた電流を出力する電圧−電流変換回路から構成され、
前記可変電流回路は、前記出力トランジスタに対して前記電圧−電流変換回路の出力電流に応じたベース電流を出力するように構成され、
前記充放電回路および前記駆動回路は、一対の電源線間に接続されており、
前記電圧−電流変換回路は、オープンコレクタの形態を持つ変換用トランジスタと、この変換用トランジスタのエミッタと前記電源線との間に接続された変換用抵抗とから構成され、
前記可変電流回路は、カレントミラー回路から構成され、
前記電圧−電流変換回路の入力端子と前記電源線との間に起動回路が接続されていることを特徴とする出力回路。 - コンデンサを有しこのコンデンサに対して充放電を行う充放電回路と、
負荷に対して直列に接続された出力トランジスタと、
この出力トランジスタが前記負荷に対して前記コンデンサの充電電圧に応じた電圧を出力するように、前記コンデンサの充電電圧に基づいて前記出力トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記コンデンサの充電電圧を検出する電圧検出回路と、
この電圧検出回路により検出された前記コンデンサの充電電圧に応じたベース電流を前記出力トランジスタに対して出力する可変電流回路とを備えて構成され、
前記電圧検出回路は、検出電圧に応じた電流を出力する電圧−電流変換回路から構成され、
前記可変電流回路は、前記出力トランジスタに対して前記電圧−電流変換回路の出力電流に応じたベース電流を出力するように構成され、
前記充放電回路および前記駆動回路は、一対の電源線間に接続されており、
前記電圧−電流変換回路は、オープンコレクタの形態を持つ変換用トランジスタと、この変換用トランジスタのエミッタと前記電源線との間に接続された変換用抵抗とから構成され、
前記可変電流回路は、カレントミラー回路から構成され、
前記電圧−電流変換回路の入力端子と電圧検出点との間に、オフセット電圧発生回路が接続されていることを特徴とする出力回路。 - 前記充放電回路および前記駆動回路は、一対の電源線間に接続されており、
前記電圧−電流変換回路は、前記検出電圧と前記基準電圧とを比較する比較回路、この比較回路の出力端子に接続されたオープンコレクタの形態を持つ変換用トランジスタおよびこの変換用トランジスタのエミッタと前記電源線との間に接続された変換用抵抗から構成され、
前記可変電流回路は、カレントミラー回路から構成されていることを特徴とする請求項１記載の出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340495A JP3711860B2 (ja) | 2000-11-08 | 2000-11-08 | 出力回路 |
| US10/052,981 US6518803B2 (en) | 2000-11-08 | 2001-11-08 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340495A JP3711860B2 (ja) | 2000-11-08 | 2000-11-08 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152015A JP2002152015A (ja) | 2002-05-24 |
| JP3711860B2 true JP3711860B2 (ja) | 2005-11-02 |
Family
ID=18815401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000340495A Expired - Fee Related JP3711860B2 (ja) | 2000-11-08 | 2000-11-08 | 出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6518803B2 (ja) |
| JP (1) | JP3711860B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248634B2 (en) * | 2003-01-22 | 2007-07-24 | Denso Corporation | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal |
| US7005901B1 (en) * | 2004-08-27 | 2006-02-28 | Mindspeed Technologies, Inc. | Process, temperature and supply insensitive trapezoidal pulse generator |
| JP4760608B2 (ja) * | 2006-01-17 | 2011-08-31 | 株式会社デンソー | 出力トランジスタの駆動制御装置 |
| US20090295443A1 (en) * | 2008-06-03 | 2009-12-03 | Qimonda Ag | System and Method For Modifying Signal Characteristics |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555892A (ja) | 1991-08-23 | 1993-03-05 | Seiko Epson Corp | 出力回路 |
| JP2849966B2 (ja) | 1992-03-30 | 1999-01-27 | シャープ株式会社 | 電流スイッチ回路 |
| JPH06214665A (ja) | 1993-01-20 | 1994-08-05 | Hitachi Ltd | 定電流回路と液晶駆動回路 |
| JPH06335176A (ja) | 1993-05-20 | 1994-12-02 | Kikusui Electron Corp | 充放電電源装置 |
| JP2910512B2 (ja) | 1993-07-07 | 1999-06-23 | 株式会社デンソー | モノリシック電力増幅集積回路 |
| JPH0750531A (ja) | 1993-08-04 | 1995-02-21 | Sharp Corp | 定電圧回路 |
| JPH07142938A (ja) | 1993-11-15 | 1995-06-02 | Sanyo Electric Co Ltd | 電力増幅器 |
| US5952740A (en) * | 1994-05-12 | 1999-09-14 | Komatsu Ltd. | Load drive device |
| JPH08242598A (ja) | 1995-03-02 | 1996-09-17 | Mitsumi Electric Co Ltd | ステッピングモータ駆動回路 |
| JPH0951260A (ja) | 1995-05-26 | 1997-02-18 | Murata Mfg Co Ltd | Ｆｅｔドライブ回路 |
| JP3603457B2 (ja) | 1996-03-19 | 2004-12-22 | 株式会社デンソー | 台形波信号出力装置 |
| JP3577392B2 (ja) | 1996-07-25 | 2004-10-13 | アルプス電気株式会社 | 波形整形回路 |
| US6084363A (en) * | 1997-01-17 | 2000-07-04 | Minolta Co., Ltd. | Drive pulse generating apparatus for drive device using electromechanical transducer |
| JP3666164B2 (ja) | 1997-02-05 | 2005-06-29 | 株式会社デンソー | プッシュプル出力回路 |
| DE19804379A1 (de) | 1997-02-05 | 1998-08-06 | Denso Corp | Abtast- und Haltekreis |
| JP3436296B2 (ja) * | 1997-10-09 | 2003-08-11 | セイコーエプソン株式会社 | 容量性負荷駆動回路および記録ヘッド駆動回路 |
| JP3795648B2 (ja) | 1997-12-05 | 2006-07-12 | 新日本無線株式会社 | 交流結合バッファ回路 |
-
2000
- 2000-11-08 JP JP2000340495A patent/JP3711860B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-08 US US10/052,981 patent/US6518803B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6518803B2 (en) | 2003-02-11 |
| US20020140465A1 (en) | 2002-10-03 |
| JP2002152015A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170330B2 (en) | Hysteresis comparator circuit | |
| US6130525A (en) | Hybrid regulator | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| JP3711860B2 (ja) | 出力回路 | |
| US20010015638A1 (en) | Current control circuit | |
| US6046623A (en) | Signal detecting circuit | |
| US7102335B1 (en) | Rail—rail current sense amplifier | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3542022B2 (ja) | レギュレータ | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| US7227731B2 (en) | Apparatus for offset correcting high-side and low-side sinking/sourcing over-current protection | |
| US6781441B2 (en) | Very small current generating circuit | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| JP4768653B2 (ja) | 演算増幅器 | |
| JP2540759B2 (ja) | トランジスタ増幅器 | |
| JP2564054Y2 (ja) | スイッチング電源 | |
| JP3624541B2 (ja) | ドライバ回路 | |
| JP2000244289A (ja) | コンパレータ回路 | |
| US20100013524A1 (en) | Load Driving Circuit | |
| JP3664038B2 (ja) | リセット回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JP2010051102A (ja) | 突入電流抑制回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |