JP2006340436A - チャージポンプ駆動回路 - Google Patents

チャージポンプ駆動回路 Download PDF

Info

Publication number
JP2006340436A
JP2006340436A JP2005159519A JP2005159519A JP2006340436A JP 2006340436 A JP2006340436 A JP 2006340436A JP 2005159519 A JP2005159519 A JP 2005159519A JP 2005159519 A JP2005159519 A JP 2005159519A JP 2006340436 A JP2006340436 A JP 2006340436A
Authority
JP
Japan
Prior art keywords
constant current
clock pulse
charge pump
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005159519A
Other languages
English (en)
Other versions
JP4635724B2 (ja
Inventor
Norimasa Oka
典正 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005159519A priority Critical patent/JP4635724B2/ja
Publication of JP2006340436A publication Critical patent/JP2006340436A/ja
Application granted granted Critical
Publication of JP4635724B2 publication Critical patent/JP4635724B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 高周波ノイズの発生を抑制し得るチャージポンプ駆動回路を提供する。
【解決手段】 昇圧回路を構成するチャージポンプ駆動回路20では、正相クロックパルス発生回路20aによって、定電流源Cur1から入力される定電流i1により充電可能かつ定電流源Cur2に出力される定電流i2により放電可能なコンデンサC1の充放電特性により、正相クロックパルスφの立ち上がり時間および立ち下がり時間が増大するようにコンデンサC1の充放電期間を制御する。同様に、逆相クロックパルス発生回路20bによっても、コンデンサC2の充放電特性により、逆相クロックパルス¬φの立ち上がり時間および立ち下がり時間が増大するようにコンデンサC2の充放電期間を制御する。これにより、当該昇圧回路のチャージポンプ回路10に供給される正相クロックパルスφの立ち上がり波形および立ち下がり波形を鈍らせることが可能となる。
【選択図】 図1

Description

本発明は、チャージポンプ回路を駆動し得るクロックパルスを出力可能なチャージポンプ駆動回路に関するものである。
直流電圧を昇圧または降圧し得るチャージポンプ回路として、いわゆるディクソン型のチャージポンプ回路があり、例えば、下記特許文献1に開示される。ここでは、図12を参照して、入力電圧Viの5倍の出力電圧Voを出力し得るチャージポンプ回路10を例示して説明する。
図12に示すように、5倍電圧出力タイプのチャージポンプ回路10では、直列接続された5つのスイッチング素子としてのダイオードDa、Db、Dc、Dd、Deと、これらのダイオードDa〜Deの各接続点に一端側が接続される4つのコンデンサCa、Cb、Cc、Cdと、これらのダイオードDa〜Deのうち終段のダイオードDeの出力側に一端側が接続されるコンデンサCeと、を備える。そして、チャージポンプ駆動回路100から供給される正相クロックパルスφを端子CK1を介してコンデンサCa、Ccの他端側に入力するとともに、チャージポンプ駆動回路100から供給される逆相クロックパルス¬φを端子CK2を介してコンデンサCb、Cdの他端側に入力する。なお、正相クロックパルスφ、逆相クロックパルス¬φは、それぞれクロックパルス生成回路CPG1、CPG2により生成され、いずれもLレベルのときに0ボルト、HレベルのときにViボルトとなるように設定されている。符号「¬」は、反転、つまり正相に対する逆相を意味する。
これにより、正相クロックパルスφがLレベル(0ボルト)、逆相クロックパルス¬φがHレベル(Viボルト)のときには、コンデンサCa、Ccの他端側電位が0ボルト、コンデンサCb、Cdの他端側電位がViボルトになるので、ダイオードDa、Dcが導通状態となるとともにダイオードDb、Ddが遮断状態となる。このため、コンデンサCaには電圧入力端子TM1に接続された入力電圧Vi相当(Vi−VF)による電流が流れ込む一方で、コンデンサCb、CdにはViボルト分加算された電位による電流がそれぞれ次段のコンデンサCc、Ceに流れ込む。これに対し、正相クロックパルスφがHレベル(Viボルト)、逆相クロックパルス¬φがLレベル(0ボルト)のときには、コンデンサCb、Cdの他端側電位が0ボルト、コンデンサCa、Ccの他端側電位がViボルトになるので、ダイオードDb、Ddが導通状態となるとともにダイオードDa、Dcが遮断状態となる。このため、電圧Vi分だけ電位が増加したコンデンサCa、Ccによる電流がそれぞれ次段のコンデンサCb、Cdに流れ込む。
このようなダイオードDa〜Ddによるスイッチング動作とコンデンサCa〜Ceによる充放電動作とにより、コンデンサCbには入力電圧Viの約2倍の電圧(2Vi−2VF)、コンデンサCcには入力電圧Viの約3倍の電圧(3Vi−3VF)、コンデンサCdには入力電圧Viの約4倍の電圧(4Vi−4VF)がそれぞれ充電され、終段のコンデンサCeには入力電圧Viの約5倍の電圧(5Vi−5VF)が充電される。これにより、出力電圧Voとして約5Viボルトを電圧出力端子TM2を介して取り出すことができるので、入力電圧Viの約5倍の電圧を負荷回路RLに供給することが可能となる。なお、ここでは各スイッチング素子としてダイオードDa〜Deを用いているので、VFは順方向降下電圧(0.7V〜1V)を表す。
なお、図12では、スイッチング素子としてダイオードを用いて構成するチャージポンプ回路を例示したが、ディクソン型のチャージポンプ回路には、下記特許文献1に開示されているように、スイッチング素子としてMOSトランジスタを用いて構成するものもある(特許文献1;段落番号0004〜0009、図7、8)。また図12では、入力電圧を昇圧する場合の回路構成例を示したが、これとは逆に入力電圧を降下させる場合には、スイッチング素子による導通方向を逆向き(逆極性)にし、正相クロックパルスφや逆相クロックパルス¬φの電圧を−Vi〜0Vというようにマイナス方向の電圧設定とする(特許文献1;段落番号0010〜0011、図9、10)。
特開2005−12903号公報
このようにディクソン型のチャージポンプ回路では、それを駆動するためのチャージポンプ駆動回路から出力される正相クロックパルスφおよび逆相クロックパルス¬φによって昇圧または降圧に供する電圧を供給しているが、その波形は、通常、矩形波である(特許文献1;図3、図6、図8、図10)。このため、このようなクロックパルスの立ち上がり部分や立ち下がり部分に含まれる高周波成分が、前述したようなスイッチング素子によるスイッチング動作時に急峻なオンオフ電流(以下「スイッチング電流」という)として回路配線パターン等を流れると、高周波ノイズとして周囲空間に放射されて、その近辺に存在する無線通信機器の受信に支障を与え得るという問題がある。
特に、車両に搭載されるECU(Electronic Control Unit)にこのようなチャージポンプ回路を採用している場合には、当該車両に搭載されるラジオや携帯電話機等の移動体無線機器が受信すべき電波に対しノイズを混入させる可能性が高く、受信性能の低下を招くという問題がある。通常、このような高周波ノイズは、電解コンデンサ等を用いたローパスフィルタによって除去することが可能ではあるが、高温環境下でも正常動作を期待される近年のECUの場合においては、一般に+85℃前後というような動作保証温度の上限が低い電解コンデンサを用いることはできない。そのため、ECUでは、高周波ノイズを効果的に除去し得るフィルタを構成し難い。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高周波ノイズの発生を抑制し得るチャージポンプ駆動回路を提供することにある。
上記目的を達成するため、特許請求の範囲に記載の請求項1のチャージポンプ駆動回路では、チャージポンプ回路[10]を駆動し得るクロックパルス[φ,¬φ]を出力可能なチャージポンプ駆動回路であって、前記クロックパルス[φ,¬φ]の波形を鈍らせて出力し得ることを技術的特徴とする。なお、[ ]内の数字、記号等は、[発明を実施するための最良の形態]の欄で説明する符号に対応し得るものである(以下同じ)。
特許請求の範囲に記載の請求項2のチャージポンプ駆動回路では、請求項1記載のチャージポンプ駆動回路において、前記クロックパルス[φ,¬φ]の立ち上がり時間[tu]および立ち下がり時間[td]が増大するように制御することによって前記クロックパルス[φ,¬φ]の波形を鈍らせて出力し得ることを技術的特徴とする。
特許請求の範囲に記載の請求項3のチャージポンプ駆動回路では、請求項1記載のチャージポンプ駆動回路において、前記クロックパルス[φ,¬φ]の立ち上がり波形および立ち下がり波形が非線形となるように制御することによって前記クロックパルス[φ,¬φ]の波形を鈍らせて出力し得ることを技術的特徴とする。
特許請求の範囲に記載の請求項4のチャージポンプ駆動回路では、請求項2記載のチャージポンプ駆動回路において、第1の定電流[i1,i3]を発生可能な第1定電流源[Cur1,Cur1a,Cur1b,Cur1c,Cur3,Cur3a,Cur3b,Cur3c]と、第2の定電流[i2,i4]を発生可能な第2定電流源[Cur2,Cur2a,Cur2b,Cur2c,Cur4,Cur4a,Cur4b,Cur4c]と、前記第1定電流源[Cur1等]から入力される第1の定電流[i1,i3]により充電可能かつ前記第2定電流源[Cur2等]に出力される第2の定電流[i2,i4]により放電可能なコンデンサ[C1,C2]と、前記第1の定電流[i1,i3]による前記コンデンサ[C1,C2]の充電期間および前記第2の定電流[i2,i4]による前記コンデンサ[C1,C2]の放電期間を制御可能な制御手段[SW1,SW2,CNT]と、前記コンデンサ[C1,C2]の充放電電圧を前記クロックパルス[φ,¬φ]として出力可能な出力手段[Buf1,Buf2]と、を備え、前記コンデンサ[C1,C2]の充放電特性により、前記クロックパルス[φ,¬φ]の立ち上がり時間[tu]および立ち下がり時間[td]が増大するように制御することによって前記クロックパルス[φ,¬φ]の波形を鈍らせて出力することを技術的特徴とする。
特許請求の範囲に記載の請求項5のチャージポンプ駆動回路では、請求項3記載のチャージポンプ駆動回路において、所定値の定電流を発生可能な定電流源[Cur5]と、前記定電流源[Cur5]から入力される定電流を非線形に導通可能な非線形素子[Tr1,Tr2]と、前記非線形素子[Tr1,Tr2]の導通期間および遮断期間を制御可能な制御手段と、前記非線形素子[Tr1,Tr2]の出力電流を前記クロックパルス[φ,¬φ]として出力可能な出力手段[Buf1,Buf2]と、を備え、前記非線形素子[Tr1,Tr2]のダイオード特性により、前記クロックパルス[φ,¬φ]の立ち上がり波形および立ち下がり波形が曲線を描くように制御することによって前記クロックパルス[φ,¬φ]の波形を鈍らせて出力することを技術的特徴とする。
請求項1の発明では、チャージポンプ回路[10]を駆動し得るクロックパルス[φ,¬φ]として、クロックパルス[φ,¬φ]の波形を鈍らせて出力し得る。これにより、波形が鈍っている分、当該クロックパルス[φ,¬φ]に含まれる高周波成分が減少しているので、チャージポンプ回路[10]を駆動する際に生じ得る急峻なスイッチング電流の流れを抑えることができる。したがって、このような急峻なスイッチング電流が回路配線パターン等を流れることにより生し得る高周波ノイズの発生を抑制することができる。
クロックパルス[φ,¬φ]の波形を鈍らせる手段として、請求項2の発明では、クロックパルス[φ,¬φ]の立ち上がり時間[tu]および立ち下がり時間[td]が増大するように制御する。より具体的には、請求項4の発明として、第1定電流源[Cur1等]から入力される第1の定電流[i1,i3]により充電可能かつ第2定電流源[Cur2等]に出力される第2の定電流[i2,i4]により放電可能なコンデンサ[C1,C2]の充放電特性により、クロックパルス[φ,¬φ]の立ち上がり時間[tu]および立ち下がり時間[td]が増大するようにコンデンサ[C1,C2]の充電期間および放電期間を制御することによってクロックパルス[φ,¬φ]の波形を鈍らせて出力する。
これにより、クロックパルス[φ,¬φ]の立ち上がり時間[tu]は、コンデンサ[C1,C2]の充電期間、即ち充電電流となる第1の定電流[i1,i3]とコンデンサ[C1,C2]の静電容量とにより決定することができ、クロックパルス[φ,¬φ]の立ち下がり時間[td]は、コンデンサ[C1,C2]の放電期間、即ち、放電電流となる第2の定電流[i2,i4]とコンデンサ[C1,C2]の静電容量とにより決定することができる。つまり、第1、第2の定電流[i2,i4]値およびコンデンサ[C1,C2]の静電容量値の選択により、クロックパルス[φ,¬φ]の波形を比較的容易に鈍らせることが可能となるので、電解コンデンサを用いることなく、高周波ノイズの発生を容易に抑制することができる。したがって、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することが可能となる。
また、クロックパルス[φ,¬φ]の波形を鈍らせる手段として、請求項3の発明では、クロックパルス[φ,¬φ]の立ち上がり波形および立ち下がり波形が非線形となるように制御する。より具体的には、請求項5の発明として、定電流源[Cur5]から入力される定電流を非線形に導通可能な非線形素子[Tr1,Tr2]のダイオード特性により、クロックパルス[φ,¬φ]の立ち上がり波形および立ち下がり波形が曲線を描くように制御することによってクロックパルス[φ,¬φ]の波形を鈍らせて出力する。
これにより、クロックパルス[φ,¬φ]の立ち上がり波形およびクロックパルス[φ,¬φ]の立ち下がり波形は、定電流源[Cur5]の定電流値と非線形素子[Tr1,Tr2]のダイオード特性とにより決定することができる。つまり、定電流値および非線形素子[Tr1,Tr2]の選択により、クロックパルス[φ,¬φ]の波形を比較的容易に鈍らせることが可能となるので、電解コンデンサを用いることなく、高周波ノイズの発生を容易に抑制することができる。したがって、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することが可能となる。
以下、本発明のチャージポンプ駆動回路を昇圧回路に適用した実施形態を各図に基づいて説明する。なお、以下説明する各実施形態に係る昇圧回路20、30、40、50は、いずれも、チャージポンプ回路として[背景技術]の欄で図12を参照して説明したチャージポンプ回路10と同様のものを備えているので、図12に示すチャージポンプ回路10と実質的に同一の構成部分には同一符号を付して説明を省略する。
[第1実施形態]
まず、第1実施形態に係る昇圧回路の構成を図1を参照して説明する。図1に示すように、昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路20とにより構成されている。チャージポンプ回路10は図12に示すものと同様である。なお、図1では、入力電圧Viおよび負荷回路RLを省略するとともに、正相クロックパルスφが入力される端子CK1や逆相クロックパルス¬φが入力される端子CK2を省略している。
チャージポンプ駆動回路20は、主に、正相クロックパルスφを発生する正相クロックパルス発生回路20aと逆相クロックパルス¬φを発生する逆相クロックパルス発生回路20bとにより構成されている。正相クロックパルス発生回路20aと逆相クロックパルス発生回路20bとは、クロックパルスを発生させるタイミング、つまり位相が180°ずれている点が異なるだけで、回路構成はほぼ同様である。そのため、ここでは正相クロックパルス発生回路20aの構成を主に説明する。
図1に示すように、正相クロックパルス発生回路20aは、定電流源Cur1、Cur2、コンデンサC1、ツェナーダイオードDz1、スイッチング素子SW1、出力バッファBuf1およびインバータInv2により構成されている。
定電流源Cur1、2は、一定の電流を発生可能に、通常、定電圧源、トランジスタ等により構成されている。本実施形態では、定電流源Cur1は、入力側をチャージポンプ回路10の電圧入力端子TM1に接続し、出力側をコンデンサC1の一端側に接続することにより、所定の定電流i1を当該コンデンサC1に入力可能にしている。これに対し、定電流源Cur2は、入力側を、スイッチング素子SW1を介してコンデンサC1の一端側に接続し、出力側を基準電位、つまりアースに接続している。そして、定電流源Cur2の定電流i2は、例えば、定電流i1のほぼ2倍に設定される。これにより、当該コンデンサC1に充電された電荷による電流(定電流i1’)をアースに出力可能にしている。
コンデンサC1は、定電流源Cur1から入力される所定の定電流i1により充電可能かつ定電流源Cur2に出力される所定の定電流i2により放電可能なもので、後述するように、正相クロックパルスφの立ち上がり時間tuに基づいて所定の静電容量に設定されている。具体的には、例えば、電解コンデンサに比較して高温環境下でも使用可能な積層コンデンサが用いられており、前述したように、一端側が定電流源Cur1の出力側に接続されているほか、スイッチング素子SW1の入力側、ツェナーダイオードDz1のカソード側および出力バッファBuf1の入力側にもそれぞれ接続されている。またこのコンデンサC1の他端側はアースに接続されている。これにより、コンデンサC1は、定電流源Cur1から出力される定電流i1を蓄えることによりアースを基準とした端子間電圧を出力バッファBuf1に入力可能にしている。
ツェナーダイオードDz1は、ツェナー電圧(降伏電圧)を超えた電圧が逆方向に入力されると、定電圧として当該ツェナー電圧を発生可能な定電圧源として機能するダイオードである。このツェナーダイオードDz1のカソード側はコンデンサC1の一端側に接続され、アノード側はアースに接続されている。つまり、ツェナーダイオードDz1は、コンデンサC1と並列に接続されることにより、コンデンサC1の端子間電圧が所定電圧(ツェナー電圧)を超えた場合には、出力バッファBuf1に入力される電圧が当該所定電圧を超えないように機能するクランプ回路を構成している。
スイッチング素子SW1は、所定の定電流i1によるコンデンサC1の充電期間および所定の定電流i2によるコンデンサC1の放電期間を制御可能な制御手段として機能する1回路2端子スイッチで、例えばMOSトランジスタが用いられている。具体的には、このスイッチング素子SWの入力側をコンデンサC1の一端側に、また出力側を定電流源Cur2の入力側に、それぞれ接続し、制御入力の電圧レベルによりオン状態(導通状態)またはオフ状態(遮断状態)のいずれかを保つ。これにより、このスイッチング素子SWのオフ状態時には、定電流源Cur1から出力される定電流i1をコンデンサC1に入力可能にし、オン状態時には、定電流源Cur1から出力される定電流i1とともにコンデンサC1に蓄えられた電荷による電流i1’を定電流源Cur2に出力可能にしている。つまり、定電流源Cur2に流れ込む電流i2は、定電流源Cur1による定電流i1とコンデンサC1に充電された電荷による電流i1’との和(i2=i1+i1’)となる。
出力バッファBuf1は、コンデンサC1の端子間電圧、つまりコンデンサC1による充放電電圧を受けてチャージポンプ回路10の正相クロックパルスφとして出力可能にするバッファアンプ(緩衝増幅器)である。この出力バッファBuf1には、入力インピーダンスが高いものが好ましいため、例えば、オペアンプ等が用いられる。なお、この出力バッファBuf1の出力側は、チャージポンプ回路10のコンデンサCa、Ccの他端側に接続される。
インバータInv2は、入力信号の電圧値を正負反転させる機能を有する増幅器で、正相クロックパルス発生回路20aにおいては、制御入力端子TM3から入力される制御信号Vinの位相を、逆相クロックパルス発生回路20bに入力される制御信号V2の位相よりも180°進める(または遅らせる)機能を担っている。そのため、このインバータInv2は、逆相クロックパルス発生回路20bには設けられていない。
このように正相クロックパルス発生回路20aが構成されるのに対し、逆相クロックパルス発生回路20bも、これとほぼ同様に構成される。即ち、図1に示すように、逆相クロックパルス発生回路20bは、定電流源Cur3、Cur4、コンデンサC2、ツェナーダイオードDz2、スイッチング素子SW2および出力バッファBuf2により構成されており、インバータInv2を備えていない点が正相クロックパルス発生回路20aと異なる。
つまり、定電流源Cur3、Cur4、コンデンサC2、ツェナーダイオードDz2、スイッチング素子SW2、出力バッファBuf2は、正相クロックパルス発生回路20aを構成する、定電流源Cur1、Cur2、コンデンサC1、ツェナーダイオードDz1、スイッチング素子SW1、出力バッファBuf1と、それぞれ同様の機能を持つとともに、それぞれ同様に接続される。そして、逆相クロックパルス発生回路20bの出力バッファBuf2の出力側は、チャージポンプ回路10のコンデンサCb、Cdの他端側に接続される。なお、制御信号Vinが入力される制御入力端子TM3と、正相クロックパルス発生回路20aおよび逆相クロックパルス発生回路20bとの間には、入力バッファアンプの機能を担うインバータInv1が介在している。
このような正相クロックパルス発生回路20aや逆相クロックパルス発生回路20b等によりチャージポンプ駆動回路20を構成することによって、図2(A) に示すように、例えば、Lレベル電圧0V(以下「Lレベル」という)とHレベル電圧5V(以下「Hレベル」という)との間で振幅する矩形波の制御信号Vinが制御入力端子TM3に入力される場合には、正相クロックパルス発生回路20aは、次のように動作する。
即ち、図1に示すように、制御入力端子TM3に入力される制御信号VinがLレベルの場合には、インバータInv1、Inv2を介してLレベルの制御信号がスイッチング素子SW1に入力されるため、スイッチング素子SW1がオフ状態になる。すると、定電流源Cur1から出力される定電流i1は、そのほぼ全てがコンデンサC1に入力されるため、コンデンサC1には定電流i1による電荷が蓄えられる。
この間、コンデンサC1の端子間電圧Vc1は、定電流i1をコンデンサC1の静電容量で除した傾き(i1/C1)で上昇し、ツェナーダイオードDz1によるツェナー電圧(クランプ電圧Vclp)に達した時点で一定になる。つまり、出力バッファBuf1の入力電圧は、このような時定数(i1/C1)で立ち上がるので、その出力電圧である正相信号電圧V1による正相クロックパルスφも、図2(B) に示すように、立ち上がり時間tuで立ち上がることになる。
一方、制御入力端子TM3に入力される制御信号VinがLレベルからHレベルに切り替わると、インバータInv1、Inv2を介してHレベルの制御信号がスイッチング素子SW1に入力されるため、スイッチング素子SW1がオン状態になる。すると、それまでコンデンサC1に蓄えられていた定電流i1による電荷が、当該スイッチング素子SW1を介して定電流源Cur2に放電される。
この間、コンデンサC1の端子間電圧Vc1は、定電流i2−i1(=i1’)をコンデンサC1の静電容量で除した傾き((i2−i1)/C1)で下降し、アース電圧(0V)に達した時点で一定になる。つまり、出力バッファBuf1の入力電圧は、このような時定数((i2−i1)/C1)で立ち下がるので、その出力電圧である正相信号電圧V1による正相クロックパルスφも、図2(B) に示すように、立ち下がり時間tdにおける傾きは(−(i2−i1)/C1)となる。
このように、正相クロックパルス発生回路20aでは、コンデンサC1の充電特性に基づいて定電流源Cur1による定電流i1およびコンデンサC1の静電容量を設定することで、正相クロックパルスφの立ち上がり時間tuを任意に制御することが可能となる。また、コンデンサC1の放電特性に基づいて定電流源Cur2による定電流i2およびコンデンサC1の静電容量を設定することで、正相クロックパルスφの立ち下がり時間tdを任意に制御することが可能となる。
同様に、逆相クロックパルス発生回路20bは、正相クロックパルス発生回路20aと逆に動作するので、図2(B) に示す正相信号電圧V1による正相クロックパルスφを反転させた電圧レベル、つまり図2(C) に示す逆相信号電圧V2による逆相クロックパルス¬φとなる。なお、逆相信号電圧V2の、立ち上がり時間tuにおける傾き(i3/C2)は、正相信号電圧V1の立ち上がり時間tuにおける傾き(i1/C1)と同じで、また立ち下がり時間tdにおける傾き(−(i4−i3)/C2)は正相信号電圧V1の立ち下がり時間tdにおける傾き(−(i2−i1)/C1)と同じである。
これにより、逆相クロックパルス発生回路20bでは、コンデンサC2の充電特性に基づいて定電流源Cur3による定電流i3およびコンデンサC2の静電容量を設定することで、逆相クロックパルス¬φの立ち上がり時間tuを任意に制御することが可能となる。また、コンデンサC2の放電特性に基づいて定電流源Cur3による定電流i3およびコンデンサC2の静電容量を設定することで、逆相クロックパルス¬φの立ち下がり時間tdを任意に制御することが可能となる。
このように第1実施形態に係る昇圧回路を構成するチャージポンプ駆動回路20では、正相クロックパルス発生回路20aによって、定電流源Cur1から入力される定電流i1により充電可能かつ定電流源Cur2に出力される定電流i2により放電可能なコンデンサC1の充放電特性により、正相クロックパルスφの立ち上がり時間tuおよび立ち下がり時間tdが増大するようにコンデンサC1の充放電期間を制御する。これにより、当該昇圧回路のチャージポンプ回路10に供給される正相クロックパルスφの立ち上がり波形および立ち下がり波形を鈍らせることが可能となる。
また、当該昇圧回路を構成する逆相クロックパルス発生回路20bでは、定電流源Cur3から入力される定電流i3により充電可能かつ定電流源Cur4に出力される定電流i4により放電可能なコンデンサC2の充放電特性により、逆相クロックパルス¬φの立ち上がり時間tuおよび立ち下がり時間tdが増大するようにコンデンサC2の充放電期間を制御する。これにより、当該昇圧回路のチャージポンプ回路10に供給される逆相クロックパルス¬φの立ち上がり波形および立ち下がり波形を鈍らせることが可能となる。
つまり、かかる昇圧回路では、チャージポンプ駆動回路20の定電流源Cur1〜Cur4による定電流i1〜i4およびコンデンサC1、C2の静電容量を適宜選択することによって、チャージポンプ回路10に供給される正相クロックパルスφおよび逆相クロックパルス¬φの波形を比較的容易に鈍らせることが可能となるので、電解コンデンサを用いることなく、高周波ノイズの発生を容易に抑制することができる。したがって、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することが可能となる。
[第2実施形態]
次に、第2実施形態に係る昇圧回路の構成を図3に基づいて説明する。なお、第2実施形態に係る昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路30とにより構成されており、チャージポンプ回路10については、第1実施形態の場合と同様に、図12に示すチャージポンプ回路10と同様に構成される。そのため、ここでもチャージポンプ回路10の説明を省略する。また、チャージポンプ駆動回路30は、第1実施形態で説明したチャージポンプ駆動回路20の構成を改変したものに相当する。
即ち、図3に示すように、チャージポンプ駆動回路30の正相クロックパルス発生回路30aでは、図1に示すチャージポンプ駆動回路20の正相クロックパルス発生回路20aの定電流源Cur1を、3種類の定電流源Cur1a、Cur1b、Cur1cの組み合わせにより定電流値を多段階に設定可能なものに変更するとともに、定電流源Cur2も、同様に3種類の定電流源Cur2a、Cur2b、Cur2cの組み合わせにより定電流値を多段階に設定可能なものに変更する。
具体的には、図1に示すチャージポンプ駆動回路20の正相クロックパルス発生回路20aの定電流源Cur1を定電流源Cur1aに、また正相クロックパルス発生回路20aの定電流源Cur2を定電流源Cur2aに、それぞれ図3に示すように置き換える。また、図3に示すように、スイッチング素子SW1aを定電流源Cur1aとコンデンサC1との間に介在させ、スイッチング素子SW1a’を図1に示す正相クロックパルス発生回路20aのスイッチング素子SW1と置き換える。
そして、図3に示すように、定電流源Cur1aとスイッチング素子SW1aとによる直列回路と同様に構成される定電流源Cur1bとスイッチング素子SW1bとによる直列回路を、また定電流源Cur1cとスイッチング素子SW1cとによる直列回路を、それぞれチャージポンプ回路10の電圧入力端子TM1とコンデンサC1の一端側との間に介在させる。また、定電流源Cur2aとスイッチング素子SW1a’とによる直列回路と同様に構成される定電流源Cur2bとスイッチング素子SW1b’とによる直列回路を、定電流源Cur2cとスイッチング素子SW1c’とによる直列回路を、それぞれコンデンサC1と並列に接続する。なお、スイッチング素子SW1a、SW1a’の制御入力は、それぞれ制御回路CNTに接続される。同様に、スイッチング素子SW1b、SW1b’の制御入力や、スイッチング素子SW1c、SW1c’の制御入力も、それぞれ制御回路CNTに接続される。
本第2実施形態に係る昇圧回路では、チャージポンプ駆動回路30の正相クロックパルス発生回路30aをこのように構成するのに対し、逆相クロックパルス発生回路30bも、これとほぼ同様に構成する。即ち、図3に示すように、逆相クロックパルス発生回路30bでは、チャージポンプ回路10の電圧入力端子TM1とコンデンサC2の一端側との間に介在させる3つの定電流源Cur3a、Cur3b、Cur3cのそれぞれに対して、スイッチング素子SW2a、SW2b、SW2cをそれぞれ直接に接続する。また、コンデンサC2に並列に接続させる3つの定電流源Cur4a、Cur4b、Cur4cのそれぞれに対して、スイッチング素子SW2a’、SW2b’、SW2c’をそれぞれ直接に接続する。そして、これらのスイッチング素子SW2a、SW2b、SW2c、SW2a’、SW2b’、SW2c’の制御入力を制御回路CNTにそれぞれ接続する。
また、本第2実施形態に係る昇圧回路では、このような12個のスイッチング素子SW1a、SW1b、SW1c、SW1a’、SW1b’、SW1c’、SW2a、SW2b、SW2c、SW2a’、SW2b’、SW2c’の制御入力が接続される制御回路CNTを、出力バッファBuf1から出力される正相信号電圧V1の電圧値を監視可能に出力バッファBuf1の出力を入力可能に接続するとともに、出力バッファBuf2から出力される逆相信号電圧V2の電圧値を監視可能に出力バッファBuf2の出力を入力可能に接続するように構成する。
そして、図4(B) に示すように、(1) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf0を超え所定の比較電圧Vrf1(>Vrf0)以下の場合には(t0〜t1)、スイッチング素子SW1aをオン状態に、他のスイッチング素子SW1b、SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(2) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf1を超え所定の比較電圧Vrf2(>Vrf1)以下の場合には(t1〜t2)、スイッチング素子SW1a、SW1bをオン状態に、他のスイッチング素子SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(3) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf2を超え所定の比較電圧Vrf3(>Vrf2)以下の場合には(t2〜t3)、スイッチング素子SW1a、SW1b、SW1cをオン状態に、他のスイッチング素子SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(4) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を超え所定の比較電圧Vrf4(>Vrf3)以下の場合には(t3〜t4)、スイッチング素子SW1a、SW1bをオン状態に、他のスイッチング素子SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(5) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf4を超えてツェナーダイオードDz1によるツェナー電圧(クランプ電圧Vclp)に達する前の場合には(t4〜t5)、スイッチング素子SW1aだけをオン状態に、他のスイッチング素子SW1b、SW1c、SW1a’、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
これにより、正相信号電圧V1に基づいてスイッチング素子SW1a〜1c’のオンオフ状態を制御することによって、コンデンサC1の充電特性により、正相信号電圧V1の傾きを任意に制御することが可能となる。図4(B) に示す例では、正相信号電圧V1の傾きは、上記(1) の期間(t0〜t1)では、定電流源Cur1aから入力される定電流i1aをコンデンサC1の静電容量で除したi1a/C1となる。同様に、上記(2) の期間(t1〜t2)では、正相信号電圧V1の傾きが(i1a+i1b)/C1、上記(3) の期間(t2〜t3)では、正相信号電圧V1の傾きが(i1a+i1b+i1c)/C1、上記(4) の期間(t3〜t4)では、正相信号電圧V1の傾きが(i1a+i1b)/C1、上記(5) の期間(t4〜t5)では、正相信号電圧V1の傾きがi1a/C1となる。したがって、このような(1) 〜(5) の期間、つまり正相クロックパルスφの立ち上がり時間tuにおいては、当該昇圧回路のチャージポンプ回路10に供給される正相クロックパルスφを鈍らせることが可能となる。
また、図4(B) に示すように、(6) 出力バッファBuf1の正相信号電圧V1が、ツェナー電圧(クランプ電圧Vclp)に達した後の所定期間ts(t5〜t6)を経過した後、スイッチング素子SW1a’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
(7) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf4を下回り所定の比較電圧Vrf3以上の場合には(t6〜t7)、スイッチング素子SW1a’、SW1b’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1c’を全てオフ状態に、それぞれ設定する。
(8) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を下回り所定の比較電圧Vrf2以上の場合には(t7〜t8)、スイッチング素子SW1a’、SW1b’、SW1c’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1cを全てオフ状態に、それぞれ設定する。
(9) 出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf3を下回り所定の比較電圧Vrf2以上の場合には(t8〜t9)、スイッチング素子SW1a’、SW1b’、SW1c’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1cを全てオフ状態に、それぞれ設定する。
(10)出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf2を下回り所定の比較電圧Vrf1以上の場合には(t9〜t10)、スイッチング素子SW1a’、SW1b’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1c’を全てオフ状態に、それぞれ設定する。
(11)出力バッファBuf1の正相信号電圧V1が、所定の比較電圧Vrf1を下回り所定の比較電圧Vrf0以上の場合には(t10〜t11)、スイッチング素子SW1a’をオン状態に、他のスイッチング素子SW1a、SW1b、SW1c、SW1b’、SW1c’を全てオフ状態に、それぞれ設定する。
これにより、正相信号電圧V1に基づいてスイッチング素子SW1a〜1c’のオンオフ状態を制御することによって、コンデンサC1の放電特性により、正相信号電圧V1の傾きを任意に制御することが可能となる。図4(B) に示す例では、正相信号電圧V1の傾きが、上記(7) の期間(t6〜t7)では、定電流源Cur2aに出力される定電流i2aをコンデンサC1の静電容量で除した−i2a/C1となる。同様に、上記(8) の期間(t7〜t8)では、正相信号電圧V1の傾きが−(i2a+i2b)/C1、上記(9) の期間(t8〜t9)では、正相信号電圧V1の傾きが−(i2a+i2b+i2c)/C1、上記(10)の期間(t9〜t10)では、正相信号電圧V1の傾きが−(i2a+i2b)/C1、上記(11)の期間(t10〜t11)では、正相信号電圧V1の傾きが−i1/C1となる。したがって、このような(7) 〜(11)の期間、つまり正相クロックパルスφの立ち下がり時間tdにおいては、当該昇圧回路のチャージポンプ回路10に供給される正相クロックパルスφを鈍らせることが可能となる。
一方、逆相クロックパルス発生回路30bは、図4(C) に示すように、正相クロックパルス発生回路30aとは逆の電圧関係を持つように、逆相信号電圧V2の電圧値に基づいてスイッチング素子SW2a、SW2b、SW2c、SW2a’、SW2b’、SW2c’を制御可能に構成する。
これにより、図4(C) に示すように、コンデンサC2の放電特性により、逆相信号電圧V2の傾きが、上記(1) の期間(t0〜t1)では、定電流源Cur4aに出力される定電流i4aをコンデンサC2の静電容量で除した−i4a/C2となる。同様に、上記(2) の期間(t1〜t2)では、逆相信号電圧V2の傾きが−(i4a+i4b)/C2、上記(3) の期間(t2〜t3)では、逆相信号電圧V2の傾きが−(i4a+i4b+i4c)/C2、上記(4) の期間(t3〜t4)では、逆相信号電圧V2の傾きが−(i4a+i4b)/C2、上記(5) の期間(t4〜t5)では、逆相信号電圧V2の傾きが−i4/C2となる。したがって、このような(1) 〜(5) の期間、つまり逆相クロックパルス¬φの立ち下がり時間tdにおいては、当該昇圧回路のチャージポンプ回路10に供給される逆相クロックパルス¬φを鈍らせることが可能となる。
同様に、図4(C) に示すように、コンデンサC2の充電特性により、逆相信号電圧V2の傾きが、上記(7) の期間(t6〜t7)では、定電流源Cur3aから入力される定電流i3aをコンデンサC2の静電容量で除したi3a/C2となる。同様に、上記(8) の期間(t7〜t8)では、逆相信号電圧V2の傾きが(i3a+i3b)/C2、上記(9) の期間(t8〜t9)では、逆相信号電圧V2の傾きが(i3a+i3b+i3c)/C2、上記(10)の期間(t9〜t10)では、逆相信号電圧V2の傾きが(i3a+i3b)/C2、上記(11)の期間(t10〜t11)では、逆相信号電圧V2の傾きがi3a/C2となる。したがって、このような(7) 〜(11)の期間、つまり逆相クロックパルス¬φの立ち上がり時間tuにおいては、当該昇圧回路のチャージポンプ回路10に供給される逆相クロックパルス¬φを鈍らせることが可能となる。
つまり、かかる昇圧回路では、チャージポンプ駆動回路30の定電流源Cur1a〜Cur1cによる定電流i1a〜i1c、定電流源Cur2a〜Cur2cによる定電流i2a〜i2c、定電流源Cur3a〜Cur3cによる定電流i3a〜i3c、定電流源Cur4a〜Cur4cによる定電流i4a〜i4cおよびコンデンサC1、C2の静電容量を適宜選択することによって、チャージポンプ回路10に供給される正相クロックパルスφおよび逆相クロックパルス¬φの波形を任意に鈍らせることが可能となるので、電解コンデンサを用いることなく、高周波ノイズの発生を容易に抑制することができる。したがって、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することが可能となる。
[第3実施形態]
次に、第3実施形態に係る昇圧回路の構成を図5に基づいて説明する。なお、第3実施形態に係る昇圧回路は、チャージポンプ回路10とチャージポンプ駆動回路40とにより構成されており、チャージポンプ回路10については、第1実施形態の場合と同様に、図12に示すチャージポンプ回路10と同様に構成される。そのため、ここでもチャージポンプ回路10の説明を省略する。
図5に示すように、チャージポンプ駆動回路40は、定電流源Cur5、正相クロックパルス発生回路40aおよび逆相クロックパルス発生回路40bから構成されている。定電流源Cur5は、一定の電流を発生可能なもので、前述した第1実施形態の定電流源Cur1等と同様に構成されている。本実施形態では、所定の定電流i5を発生する。
正相クロックパルス発生回路40aは、トランジスタTr1、抵抗R51、R52、出力バッファBuf1により構成されており、正相クロックパルスφを発生する。なお、逆相クロックパルス¬φを発生可能な逆相クロックパルス発生回路40bは、この正相クロックパルス発生回路40aと、クロックパルスを発生させるタイミング、つまり位相が180°ずれている点が異なるだけで、回路構成はほぼ同様である。そのため、ここでは正相クロックパルス発生回路40aの構成を主に説明する。
トランジスタTr1は、定電流源Cur5から入力される定電流を非線形に導通可能な非線形素子で、例えばPNP型のシリコントランジスタがこれに相当する。このトランジスタTr1のエミッタには、抵抗R51を介して定電流源Cur5の出力側が接続されている。またこのトランジスタTr1のコレクタには、抵抗R52を介してアースが接続されている。さらにトランジスタTr1のベースには、制御入力端子TM3が接続されている。なお、この制御入力端子TM3には、トランジスタTr1の導通期間および遮断期間を制御可能にする制御信号Vin1が図略の制御手段から入力される。
出力バッファBuf1は、トランジスタTr1の出力電流、つまりコレクタ電流を正相クロックパルスφとして出力可能にするバッファアンプ(緩衝増幅器)で、入力側がトランジスタTr1のコレクタに接続され、出力側がチャージポンプ回路10のコンデンサCa、Ccの他端側に接続されている。なお、この出力バッファBuf1は、前述した第1実施形態の定電流源Cur1等と同様に構成されている。
逆相クロックパルス発生回路40bは、トランジスタTr2、抵抗R53、R54、出力バッファBuf2により構成されており、正相クロックパルス発生回路40aの、トランジスタTr2がトランジスタTr1に、抵抗R53が抵抗R51に、抵抗R54が抵抗R52に、出力バッファBuf2が出力バッファBuf1に、それぞれ対応している。そして、トランジスタTr2のベースには、制御入力端子TM4が接続され、また出力バッファBuf2の出力側にはチャージポンプ回路10のコンデンサCb、Cdの他端側に接続されている。
ここで、このように構成したチャージポンプ駆動回路40の動作を図6を参照して説明する。なお、図6(A) には、図5に示すチャージポンプ駆動回路40の基本構成が示されており、図6(B) には、チャージポンプ駆動回路40の出力電圧特性例が示されている。
図6(A) に示すように、前述したチャージポンプ駆動回路40は、正相クロックパルス発生回路40aや逆相クロックパルス発生回路40bをそれぞれ個々の回路として捉えるのではなく、これらを合わせて一つの回路として把握すると、差動増幅回路を構成することがわかる。なお、図6(A) に示す回路では、出力バッファBuf1、Buf2を省略し、抵抗R51、R53をRE、抵抗R52、R54をRCとし、さらに定電流源Cur5の電流をIにしている。
このため、両トランジスタTr1、Tr2のベースに入力されるVin1とVin2の差をVIN(=Vin1−Vin2)とすると、両トランジスタTr1、Tr2のベースから出力される出力電圧Vout1、Vout2とVINとの間には、次の関係式(1) 、(2) が成り立つ。
ΔVout1 = −I1×I2×ΔVIN/(VT×I+2×RE×I1×I2) …(1)
ΔVout2 = I1×I2×ΔVIN/(VT×I+2×RE×I1×I2) …(2)
但し、ΔVout1、ΔVout2、ΔVINは、それぞれ時間微分を表し、VT(=kT/q)は温度係数を表す。またI1、I2は、トランジスタTr1、Tr2のエミッタ−コレクタ間電流を示し、I=I1+I2である。
これらの関係式(1) 、(2) から、例えば、I=600μA、RE=1kΩ、RC=10kΩ、VT=kT/q=26mV(27℃時)とすると、VINの電圧値の変化によって、図6(B) に示すようなトランジスタTr1、Tr2の出力電圧特性を得ることができる。即ち、トランジスタTr1、Tr2に入力される入力電圧の差VINがない場合(VIN=0.0V)に出力される+3Vを中心に、入力電圧の差VINに従ってほぼ線形特性の電圧を出力し、当該差VINが±0.6Vを超えたあたりで非線形特性の電圧を出力する。つまり、VINが±0.6Vを超えると、トランジスタTr1、Tr2のダイオード特性によって出力電圧が曲線を描いて飽和する。図6(B) に示す特性例では、上限+6V、下限0Vでそれぞれ飽和している。
このため、図7(A) に示すように、制御信号Vin1として制御入力端子TM3に三角波、制御信号Vin2として制御入力端子TM4に定電圧を入力することにより、出力バッファBuf1の出力側から、図7(B) に示すような正相信号電圧V1を得ることができ、また出力バッファBuf2の出力側から、図7(C) に示すような逆相信号電圧V2を得られる。
つまり、図7(B) に示すように、正相クロックパルスφとして、立ち上がり時間tuおよびその後(tuw−tu)の間、特に0.0V〜0.6Vおよび5.4V〜6.0Vの間における波形をトランジスタTr1、Tr2のダイオード特性により鈍らせている。また、立ち下がり時間tdおよびその後(tdw−td)の間、特に6.0V〜0.6Vおよび0.6V〜0.0Vの間における波形をトランジスタTr1、Tr2のダイオード特性により鈍らせている。なお、正相クロックパルスφの1周期の前半時間をtuw、同後半時間をtdwとしている。また、ここでは、出力波形の最大振幅6.0V(100%)に対し、0V(0%)〜5.4V(90%)の振幅期間を立ち上がり時間tuとし、6.0V(100%)〜0.6V(10%)の振幅期間を立ち下がり時間tdとしている。
図7(C) に示すように、逆相クロックパルス¬φ(V2)についても同様に、立ち上がり時間tuおよびその後(tuw−tu)の間、特に0.0V〜0.6Vおよび5.4V〜6.0Vの間における波形をトランジスタTr1、Tr2のダイオード特性により鈍らせ、また立ち下がり時間tdおよびその後(tdw−td)の間、特に6.0V〜0.6Vおよび0.6V〜0.0Vの間における波形をトランジスタTr1、Tr2のダイオード特性により鈍らせている。
このように第3実施形態に係る昇圧回路を構成するチャージポンプ駆動回路40では、正相クロックパルス発生回路40aおよび逆相クロックパルス発生回路40bによって、一つの差動増幅回路を構成するので、一方のトランジスタTr1(Tr2)のベースに三角波、他方のトランジスタTr2のベース(Tr1)に定電圧、をそれぞれ入力することで、両トランジスタTr1、Tr2のコレクタからダイオード特性を持った差動出力(電圧V1、V2)を得ることができる。つまり、定電流源Cur5およびトランジスタTr1、Tr2の選択により、正相クロックパルスφおよび逆相クロックパルス¬φの波形を比較的容易に鈍らせることが可能となるので、電解コンデンサを用いることなく、高周波ノイズの発生を容易に抑制することができる。したがって、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することが可能となる。
次に、このようなチャージポンプ駆動回路40により生成される正相クロックパルスφおよび逆相クロックパルス¬φと、比較的簡易に波形を鈍らせ得るCRによるローパスフィルタ(以下「LPF」という)により生成されるもの(図8、9参照)とを周波数スペクトル分布により比較する(図9参照)。なお、図8には、抵抗R41とコンデンサC41とにより構成されるLPFを備えた正相クロックパルス発生回路50aや、抵抗R42とコンデンサC42とにより構成されるLPFを備えた逆相クロックパルス発生回路50b等からなるチャージポンプ駆動回路50の構成例が示されており、また図9には、このようなチャージポンプ駆動回路50に入力される制御信号(図9(A) )、チャージポンプ駆動回路50から出力される正相信号電圧V1(図9(B) )、逆相信号電圧V2(図9(C) )の例が示されている。
図9(B) に示すように、LPFでは、一般に、その遮断周波数fc以上の周波数成分を減衰させることが可能であることから、例えば、図9(A) に示すような矩形波(HレベルはVh、Lレベルは0V)がLPFに入力されると、図9(B) や図9(C) に示すような出力波形が得られる。これにより、立ち上がり時間tu(最大振幅の0%〜90%の期間)においてはほぼVh×(−exp(−t/RC))の曲線を描くように出力波形を鈍らせることができ、また立ち下がり時間td(最大振幅の100%〜10%の期間)においてはほぼVh×(I−exp(−t/RC))の曲線を描くように出力波形を鈍らせることができる。ここで、expはネーピアの定数(2.71828…)を示し、またIは抵抗R41、R42を流れる電流を示す。
このようにLPFによっても正相クロックパルスφや逆相クロックパルス¬φの立ち上がりや立ち下がりを鈍らせることができるため、これにより鈍らされた正相クロックパルスφや逆相クロックパルス¬φの周波数スペクトル分布は、例えば、図10(B) に示すようになる。即ち、チャージポンプ駆動回路50では、LPFの遮断周波数fcを超える周波数成分を減衰させることが可能となるため、LPFを備えていない場合(図10(B) 中の点線で示したもの)に比べて高周波成分を減衰させることができる。
これに対し、チャージポンプ駆動回路40では、前述したように、定電流源Cur5およびトランジスタTr1、Tr2の選択により、正相クロックパルスφおよび逆相クロックパルス¬φの波形を比較的容易に鈍らせることが可能となるので、図10(A) に示すように、LPFの遮断周波数fcよりも低い周波数領域からそれ以上のものとして、正相クロックパルスφや逆相クロックパルス¬φに含まれる周波成分を抑制させることができる。
即ち、図8に示すように、コンデンサC(C41(C42))と抵抗R(R41(R42))で構成されるLPFの場合、遮断周波数fc(=1/(2πCR))を低く設定するためには、コンデンサCまたは抵抗Rの値を大きくする必要がある。しかし抵抗Rの値を大きくするとフィルタを通過させるべき信号の減衰も避けられないため、一般的にはコンデンサCの値を大きく設定する。ところが前述したように、静電容量の大きなコンデンサは、積層コンデンサでは形成し難いことから、電解コンデンサを用いることが多いが、電解コンデンサはその動作保証温度の上限が低いことから(一般に+85℃前後)、車両に搭載されるECUには適さない。そこで、本実施形態に係るチャージポンプ駆動回路40では、電解コンデンサを用いることなく、図10(A) に示すように、比較的周波数の低い範囲からそれ以上のものまで、高周波ノイズの発生原因となる周波数成分を減衰させることが可能になるので、電解コンデンサの使用に適さない高温環境下でも高周波ノイズの発生を抑制することができる。
なお、第3実施形態の改変例として、例えば、図8に示すLPF(コンデンサC41と抵抗R41、あるいはコンデンサC42と抵抗R42、により構成されるCR型のもの)を、図5に示す正相クロックパルス発生回路40aの出力(出力バッファBuf1(出力手段))とチャージポンプ回路10のコンデンサCa、Ccの他端側(チャージポンプ回路のクロックパルス入力)との間に介在させ、また同LPFを、逆相クロックパルス発生回路40bの出力(出力バッファBuf2(出力手段))とチャージポンプ回路10のコンデンサCb、Cdの他端側(チャージポンプ回路のクロックパルス入力)との間に介在させる構成を採っても良い。これにより、当該LPFの遮断周波数fcの適宜な設定により、その遮断周波数fc以上の周波数成分を減衰させることが可能であることから、例えば、図11に示すように、高周波ノイズの発生原因となる周波数成分を狙った周波数以上で一層減衰させることができる。
本発明の第1実施形態に係る昇圧回路の構成を示す回路図である。 図1に示す昇圧回路を構成するチャージポンプ駆動回路の入出力波形の例を示す説明図で、図2(A) は入力波形、図2(B) は正相クロックパルス出力波形、図2(C) は逆相クロックパルス出力波形、をそれぞれ示すものである。 本発明の第2実施形態に係る昇圧回路の構成を示す回路図である。 図3に示す昇圧回路を構成するチャージポンプ駆動回路の入出力波形の例を示す説明図で、図4(A) は入力波形、図4(B) は正相クロックパルス出力波形、図4(C) は逆相クロックパルス出力波形、をそれぞれ示すものである。 本発明の第3実施形態に係る昇圧回路の構成を示す回路図である。 図6(A) は、本発明の第3実施形態のチャージポンプ駆動回路の基本構成を示す回路図で、図6(B) は、チャージポンプ駆動回路の出力電圧特性例である。 図5に示す第3実施形態によるチャージポンプ駆動回路の入出力波形の例を示す説明図で、図7(A) は入力波形、図7(B) は正相クロックパルス出力波形、図7(C) は逆相クロックパルス出力波形、をそれぞれ示すものである。 CR型のLPFを備えた昇圧回路の構成を示す回路図である。 図8に示す昇圧回路を構成するチャージポンプ駆動回路の入出力波形の例を示す説明図で、図9(A) は入力波形、図9(B) は正相クロックパルス出力波形、図9(C) は逆相クロックパルス出力波形、をそれぞれ示すものである。 チャージポンプ駆動回路の出力波形に含まれる高周波成分の強度およびその周波数分布を示す説明図で、図10(A) は第3実施形態のチャージポンプ駆動回路の出力波形、図10(B) は比較例のチャージポンプ駆動回路の出力波形、についてそれぞれ示したものである。 第3実施形態の改変例に係る昇圧回路のチャージポンプ駆動回路の出力波形に含まれる高周波成分の強度およびその周波数分布を示す説明図である。 ディクソン型のチャージポンプ回路を採用した昇圧回路の構成例を示す回路図である。
符号の説明
10…チャージポンプ回路
20、30、40、50…チャージポンプ駆動回路
20a、30a、40a、50a…正相クロックパルス発生回路
20b、30b、40b、50b…逆相クロックパルス発生回路
Buf1、Buf2…出力バッファ(出力手段)
C1、C2…コンデンサ
CNT…制御回路(制御手段)
Cur1、Cur1a、Cur1b、Cur1c、Cur3、Cur3a、Cur3b、Cur3c…定電流源(第1定電流源)
Cur2、Cur2a、Cur2b、Cur2c、Cur4、Cur4a、Cur4b、Cur4c…定電流源(第2定電流源)
Cur5…定電流源(定電流源)
Dz1、Dz2…ツェナーダイオード
Inv1、Inv2…インバータ
i1、i3…定電流(第1の定電流)
i2、i4…定電流(第2の定電流)
SW1、SW1a、SW1b、SW1c、SW1a’、SW1b’、SW1c’、SW2、SW2a、SW2b、SW2c、SW2a’、SW2b’、SW2c’…スイッチング素子(制御手段)
TM1…電圧入力端子
TM2…電圧出力端子
TM3、TM4…制御入力端子
Tr1、Tr2…トランジスタ(非線形素子)
tu…立ち上がり時間
td…立ち下がり時間
Vi…入力電圧
Vo…出力電圧
V1…正相信号電圧
V2…逆相信号電圧
φ…正相クロックパルス(クロックパルス)
¬φ…逆相クロックパルス(クロックパルス)

Claims (5)

  1. チャージポンプ回路を駆動し得るクロックパルスを出力可能なチャージポンプ駆動回路であって、前記クロックパルスの波形を鈍らせて出力し得ることを特徴とするチャージポンプ駆動回路。
  2. 前記クロックパルスの立ち上がり時間および立ち下がり時間が増大するように制御することによって前記クロックパルスの波形を鈍らせて出力し得ることを特徴とする請求項1記載のチャージポンプ駆動回路。
  3. 前記クロックパルスの立ち上がり波形および立ち下がり波形が非線形となるように制御することによって前記クロックパルスの波形を鈍らせて出力し得ることを特徴とする請求項1記載のチャージポンプ駆動回路。
  4. 第1の定電流を発生可能な第1定電流源と、
    第2の定電流を発生可能な第2定電流源と、
    前記第1定電流源から入力される第1の定電流により充電可能かつ前記第2定電流源に出力される第2の定電流により放電可能なコンデンサと、
    前記第1の定電流による前記コンデンサの充電期間および前記第2の定電流による前記コンデンサの放電期間を制御可能な制御手段と、
    前記コンデンサの充放電電圧を前記クロックパルスとして出力可能な出力手段と、
    を備え、前記コンデンサの充放電特性により、前記クロックパルスの立ち上がり時間および立ち下がり時間が増大するように制御することによって前記クロックパルスの波形を鈍らせて出力することを特徴とする請求項2記載のチャージポンプ駆動回路。
  5. 所定値の定電流を発生可能な定電流源と、
    前記定電流源から入力される定電流を非線形に導通可能な非線形素子と、
    前記非線形素子の導通期間および遮断期間を制御可能な制御手段と、
    前記非線形素子の出力電流を前記クロックパルスとして出力可能な出力手段と、
    を備え、前記非線形素子のダイオード特性により、前記クロックパルスの立ち上がり波形および立ち下がり波形が曲線を描くように制御することによって前記クロックパルスの波形を鈍らせて出力することを特徴とする請求項3記載のチャージポンプ駆動回路。
JP2005159519A 2005-05-31 2005-05-31 チャージポンプ駆動回路 Expired - Fee Related JP4635724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159519A JP4635724B2 (ja) 2005-05-31 2005-05-31 チャージポンプ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159519A JP4635724B2 (ja) 2005-05-31 2005-05-31 チャージポンプ駆動回路

Publications (2)

Publication Number Publication Date
JP2006340436A true JP2006340436A (ja) 2006-12-14
JP4635724B2 JP4635724B2 (ja) 2011-02-23

Family

ID=37560503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159519A Expired - Fee Related JP4635724B2 (ja) 2005-05-31 2005-05-31 チャージポンプ駆動回路

Country Status (1)

Country Link
JP (1) JP4635724B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021841A (ja) * 2007-07-12 2009-01-29 Nec Electronics Corp チャージポンプ駆動回路、及びそれを用いた半導体装置
CN102510212A (zh) * 2011-11-30 2012-06-20 中国科学院微电子研究所 一种双路输出电荷泵电路
US9360881B2 (en) 2014-03-20 2016-06-07 Seiko Epson Corporation Drive circuit, integrated circuit device, and method for controlling charge pump circuit
JP2019165625A (ja) * 2015-02-15 2019-09-26 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. ブースト変換器とチャージポンプとを有する電圧供給システム
US12101019B2 (en) 2021-10-01 2024-09-24 Samsung Electronics Co., Ltd. Electronic device and method of operating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261016A (ja) * 1996-03-19 1997-10-03 Denso Corp 台形波信号出力装置
JPH10225101A (ja) * 1997-02-03 1998-08-21 Denso Corp チャージアップ回路
JP2002084739A (ja) * 2000-09-08 2002-03-22 Sanyo Electric Co Ltd チャージポンプ回路
JP2004297724A (ja) * 2003-03-28 2004-10-21 Denso Corp 台形波信号生成回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261016A (ja) * 1996-03-19 1997-10-03 Denso Corp 台形波信号出力装置
JPH10225101A (ja) * 1997-02-03 1998-08-21 Denso Corp チャージアップ回路
JP2002084739A (ja) * 2000-09-08 2002-03-22 Sanyo Electric Co Ltd チャージポンプ回路
JP2004297724A (ja) * 2003-03-28 2004-10-21 Denso Corp 台形波信号生成回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021841A (ja) * 2007-07-12 2009-01-29 Nec Electronics Corp チャージポンプ駆動回路、及びそれを用いた半導体装置
CN102510212A (zh) * 2011-11-30 2012-06-20 中国科学院微电子研究所 一种双路输出电荷泵电路
US9360881B2 (en) 2014-03-20 2016-06-07 Seiko Epson Corporation Drive circuit, integrated circuit device, and method for controlling charge pump circuit
JP2019165625A (ja) * 2015-02-15 2019-09-26 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. ブースト変換器とチャージポンプとを有する電圧供給システム
JP2021153388A (ja) * 2015-02-15 2021-09-30 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. ブースト変換器とチャージポンプとを有する電圧供給システム
US11137790B2 (en) 2015-02-15 2021-10-05 Skyworks Solutions, Inc. Voltage supply system with boost converter and charge pump
JP2022141857A (ja) * 2015-02-15 2022-09-29 スカイワークス ソリューションズ,インコーポレイテッド ブースト変換器とチャージポンプとを有する電圧供給システム
JP7309021B2 (ja) 2015-02-15 2023-07-14 スカイワークス ソリューションズ,インコーポレイテッド ブースト変換器とチャージポンプとを有する電圧供給システム
US12045076B2 (en) 2015-02-15 2024-07-23 Skyworks Solutions, Inc. Devices and methods related to voltage supply system with boost converter and charge pump
US12101019B2 (en) 2021-10-01 2024-09-24 Samsung Electronics Co., Ltd. Electronic device and method of operating the same

Also Published As

Publication number Publication date
JP4635724B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
EP0503571A1 (en) Pulse-width modulation amplifier
US8228124B2 (en) Headphone amplifier circuit
JP4635724B2 (ja) チャージポンプ駆動回路
US20240088878A1 (en) Folded ramp generator
US7825725B2 (en) Class D amplifier
JP3786431B2 (ja) 位相同期回路、情報処理装置及び情報処理システム
GB2610917A (en) Chopped triangular wave PWM quantizer and PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting
US6621335B2 (en) Class D amplifier with passive RC network
US10034085B2 (en) Class-D amplifier, audio processing apparatus and method of driving class-D amplifier
US8570083B2 (en) Pulse width modulation circuit and switching amplifier using the same
JP4853176B2 (ja) D級増幅器
JPWO1999000903A6 (ja) 位相同期回路、情報処理装置及び情報処理システム
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
US20060232346A1 (en) Integrated circuit including a ring oscillator circuit
US10574212B2 (en) Method and circuit for low-noise reference signal generation
JP2004015154A (ja) 音声出力装置を有する電子装置
JP2016171487A (ja) 駆動回路
US7986179B2 (en) Circuit and method for reducing popping sound
JP3697678B2 (ja) V/f変換回路
US20160065140A1 (en) Class d amplifier and electronic devices including the same
US20090273375A1 (en) Low-noise LVDS output driver
US20130027094A1 (en) Triangular wave generator and method generating triangular wave thereof
JP5055982B2 (ja) ソフトスタート回路及びこれを用いた集積回路装置
JP5294690B2 (ja) 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees