JP2016208134A - スイッチ駆動回路 - Google Patents

Abstract

【課題】ハイサイドスイッチ素子の誤オンを回避する。【解決手段】スイッチ駆動回路１は、ハイサイド電源部ＶＨ１、ラッチ回路１ａ、ハイサイドドライバ１Ｈ、ローサイドドライバ１Ｌおよびハイサイドスイッチ制御回路１ｂを備える。ラッチ回路１ａは、ハイサイドスイッチ２Ｈをスイッチングさせる際のハイサイドスイッチ信号ｄＨの論理レベルをラッチする。ハイサイドドライバ１Ｈは、ラッチ回路１ａから出力されたハイサイドスイッチ信号ｄＨにより、ハイサイドスイッチ２Ｈを駆動する。ローサイドドライバ１Ｌは、ローサイドスイッチ信号ｄＬにより、ローサイドスイッチ２Ｌを駆動する。ハイサイドスイッチ制御回路１ｂは、ハイサイドスイッチ２Ｈのスイッチング停止を行う場合には、ハイサイドスイッチ信号ｄＨの論理レベルを停止論理レベルに固定する停止確立状態に設定し、スイッチング駆動を行う場合には、停止確立状態の設定解除を行う。【選択図】図１

Description

本技術は、スイッチ駆動回路に関する。

近年、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子と、パワー半導体素子を駆動するドライブ回路等を内蔵したＩＰＭ（Intelligent Power Module）と呼ばれる半導体装置の開発が進んでいる。

ＩＰＭは、例えば、トランスミッション、エンジンおよびブレーキなどの自動車電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。

従来技術として、負荷の運転時に、上アーム駆動信号をオン、オフさせて、上アームのパワー素子を制御するフリップフロップ回路へのリセットパルスを発生させることで、上アームと下アームのパワー素子の短絡を防止する技術が提案されている（特許文献１）。

また、ハイサイドトランジスタのオンとローサイドトランジスタのオンの２つの状態遷移それぞれにデッドタイムを独立に設定して、制御信号にノイズが重畳してもハイサイド制御信号およびローサイド制御信号を出力しない技術が提案されている（特許文献２）。

特開２０１４−６０８８２号公報 特開２０１３−１５３３８８号公報

ＩＰＭでは、ハイサイドに位置するパワー半導体スイッチと、ローサイドに位置するパワー半導体スイッチとを交互にオン、オフさせて、負荷を駆動するが、ＩＰＭのハイサイドでは、基準となる動作電位が変動するという構成を有している。

またＩＰＭでは、ハイサイドに位置するパワー半導体スイッチと、ローサイドに位置しそのカソードがハイサイドスイッチ側に位置するローサイドダイオードとを備え、ハイサイドスイッチをスイッチングして負荷を作動するスイッチ駆動構成を有するものがある。この構成のものも同様に、ＩＰＭのハイサイドでは、基準となる動作電位が変動するという構成を有している。

このため従来では、ハイサイドのスイッチングの停止時に、ハイサイドの回路では、制御側から送信された停止信号の停止論理レベルを確立できない場合がある。停止論理レベルが確立できない状態では、停止信号の論理が反転してしまう可能性があるため、ハイサイドのスイッチ素子をオフさせずに、誤ってオンさせてしまうという問題が生じるおそれがある。

本技術はこのような点に鑑みてなされたものであり、停止信号の論理レベルを確立し、ハイサイドスイッチ素子の誤オンを回避するスイッチ駆動回路を提供することを目的とする。

上記課題を解決するために、１つの案では、ハイサイドに位置するハイサイドスイッチと、ローサイドに位置するローサイドスイッチとを交互にスイッチングして負荷を作動するスイッチ駆動回路が提供される。

スイッチ駆動回路は、ハイサイド電源部、ラッチ回路、ハイサイドドライバ、ローサイドドライバおよびハイサイドスイッチ制御回路を有する。
ハイサイド電源部は、ハイサイドの回路用電源である。ラッチ回路は、ハイサイド電源部から電源供給を受けて、ハイサイドスイッチをスイッチングさせる際のハイサイドスイッチ信号の論理レベルをラッチする。ハイサイドドライバは、ハイサイド電源部から電源供給を受けて、ラッチ回路から出力されたハイサイドスイッチ信号により、ハイサイドスイッチを駆動する。ローサイドドライバは、ローサイドの回路用電源から電源供給を受けて、ローサイドスイッチ信号により、ローサイドスイッチを駆動する。ハイサイドスイッチ制御回路は、ハイサイドスイッチのスイッチング停止を行う場合には、ハイサイドスイッチ信号の論理レベルをスイッチング停止に要する停止論理レベルに固定する停止確立状態に設定し、スイッチング駆動を行う場合には、停止確立状態の設定解除を行う。また、ハイサイドスイッチ制御回路は、基準電流を生成する定電流源、抵抗および三端子スイッチを含み、定電流源の入力端と、三端子スイッチの第１の入力端とは、ハイサイド電源部の第１の電位側に接続し、抵抗の一端は、ハイサイド電源部の第２の電位側に接続し、抵抗の他端は、定電流源の出力端と、三端子スイッチの第２の入力端と接続し、三端子スイッチの出力端は、ラッチ回路の入力端に接続する。そして、基準電流を非導通または導通にして三端子スイッチのスイッチング制御を行うことで、ラッチ回路に対して停止確立状態の設定または停止確立状態の解除を行う。

また、１つの案では、ハイサイドに位置するハイサイドスイッチと、ローサイドに位置しそのカソードがハイサイドスイッチ側に位置するローサイドダイオードとを備え、ハイサイドスイッチをスイッチングして負荷を作動するスイッチ駆動回路が提供される。

スイッチ駆動回路は、ハイサイド電源部、ラッチ回路、ハイサイドドライバおよびハイサイドスイッチ制御回路を備える。
ハイサイド電源部は、ハイサイドの回路用電源である。ラッチ回路は、ハイサイド電源部から電源供給を受けて、ハイサイドスイッチをスイッチングさせる際のハイサイドスイッチ信号の論理レベルをラッチする。ハイサイドドライバは、ハイサイド電源部から電源供給を受けて、ラッチ回路から出力されたハイサイドスイッチ信号により、ハイサイドスイッチを駆動する。ハイサイドスイッチ制御回路は、ハイサイドスイッチのスイッチング停止を行う場合には、ハイサイドスイッチ信号の論理レベルをスイッチング停止に要する停止論理レベルに固定する停止確立状態に設定し、スイッチング駆動を行う場合には、停止確立状態の設定解除を行う。また、ハイサイドスイッチ制御回路は、基準電流を生成する定電流源、抵抗および三端子スイッチを含み、定電流源の入力端と、三端子スイッチの第１の入力端とは、ハイサイド電源部の第１の電位側に接続し、抵抗の一端は、ハイサイド電源部の第２の電位側に接続し、抵抗の他端は、定電流源の出力端と、三端子スイッチの第２の入力端と接続し、三端子スイッチの出力端は、ラッチ回路の入力端に接続し、基準電流を非導通または導通にして三端子スイッチのスイッチング制御を行うことで、ラッチ回路に対して停止確立状態の設定または停止確立状態の解除を行う。

停止信号の論理レベルを確立して、ハイサイドスイッチ素子の誤オンを回避することが可能になる。

（ａ）スイッチ駆動回路の構成例を示す図である。（ｂ）同回路の動作例を説明するための図である。 スイッチ駆動装置の構成例を示す図である。 スイッチ駆動装置の構成例を示す図である。 スイッチ駆動装置の構成例を示す図である。 スイッチ駆動装置の構成例を示す図である。 レベルシフト回路内のラッチ構成を示す図である。 負荷運転時のスイッチング波形を示す図である。 スイッチング停止を行う場合の動作フローを示す図である。 スイッチング駆動を行う場合の動作フローを示す図である。 ハイサイドスイッチ制御回路の動作波形を示す図である。 スイッチ駆動装置の構成例を示す図である。

以下、実施の形態を図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。

図１（ａ）はスイッチ駆動回路の構成例を示す図である。スイッチ駆動回路１は、ハイサイドに位置するハイサイドスイッチ２Ｈと、ローサイドに位置するローサイドスイッチ２Ｌとを交互にスイッチングして負荷５を駆動する回路である。

スイッチ駆動回路１は、ハイサイド電源部ＶＨ１、ラッチ回路１ａ、ハイサイドドライバ１Ｈ、ローサイドドライバ１Ｌおよびハイサイドスイッチ制御回路１ｂを備える。
ハイサイド電源部ＶＨ１は、ハイサイドの回路用電源となる。ラッチ回路１ａは、ハイサイド電源部ＶＨ１から電源供給を受けて、ハイサイドスイッチ２Ｈをスイッチングさせる際のハイサイドスイッチ信号ｄＨの論理レベルをラッチする。

ハイサイドドライバ１Ｈは、ハイサイド電源部ＶＨ１から電源供給を受けて、ラッチ回路１ａから出力されたハイサイドスイッチ信号ｄＨにより、ハイサイドスイッチ２Ｈを駆動する。

ローサイドドライバ１Ｌは、ローサイドの回路用電源であるローサイド電源部ＶＬ１から電源供給を受けて、外部から送信されたローサイドスイッチ信号ｄＬにより、ローサイドスイッチ２Ｌを駆動する。

ハイサイドスイッチ制御回路１ｂは、ハイサイドスイッチ２Ｈのスイッチング停止を行う場合には、ハイサイドスイッチ信号ｄＨの論理レベルをスイッチング停止に要する停止論理レベルに固定する停止確立状態に設定する。また、スイッチング駆動を行う場合には、停止確立状態の設定解除を行う。

一方、ハイサイドスイッチ制御回路１ｂは、基準電流ＩＲＥＦを生成する定電流源１ｂ−１、抵抗Ｒ１、三端子スイッチ１ｂ−２および電流制御スイッチ１ｂ−３を含む。ハイサイド電源部ＶＨ１の第１の電位側（例えば、高電位側）は、定電流源１ｂ−１の入力端ｉ１と、三端子スイッチ１ｂ−２の第１の入力端ｓ１と接続する。

ハイサイド電源部ＶＨ１の第２の電位側（例えば、低電位側）は、抵抗Ｒ１の一端に接続する。また、抵抗Ｒ１の他端は、定電流源１ｂ−１の出力端ｉ２と、三端子スイッチ１ｂ−２の第２の入力端ｓ２と接続し、三端子スイッチ１ｂ−２の出力端ｓ３は、ラッチ回路１ａの入力端ｐ１に接続する。

そして、ハイサイドスイッチ制御回路１ｂでは、基準電流ＩＲＥＦを非導通または導通にして三端子スイッチ１ｂ−２のスイッチング制御を行うことで、ラッチ回路１ａに対して停止確立状態の設定または停止確立状態の解除を行う。

なお、電流制御スイッチ１ｂ−３は、定電流源１ｂ−１から出力される基準電流ＩＲＥＦの導通、非導通の切り替え制御を行う。
図１（ｂ）は動作例を説明するための図である。基準電流ＩＲＥＦの非導通／導通、三端子スイッチ１ｂ−２のオン／オフおよびラッチ回路１ａの停止確立状態の設定／解除の関係を示している。グラフｇ０は、基準電流ＩＲＥＦの波形を示しており、縦軸は電流、横軸は時間である。

期間Ｔ１では、基準電流ＩＲＥＦは非導通になっている。このとき、三端子スイッチ１ｂ−２の第２の入力端ｓ２の電位は、抵抗Ｒ１を介して、ハイサイド電源部ＶＨ１の第２の電位と同電位になって、三端子スイッチ１ｂ−２はオンする。これにより、ラッチ回路１ａの入力端ｐ１の電位を所定電位に固定して停止確立状態を設定する。

また、期間Ｔ２では、基準電流ＩＲＥＦは導通になっている。このとき、三端子スイッチ１ｂ−２の第２の入力端ｓ２の電位は、基準電流ＩＲＥＦと抵抗Ｒ１の抵抗値との乗算値の電位になって、三端子スイッチ１ｂ−２はオフする。これにより、ラッチ回路１ａの停止確立状態を解除する。

このように、スイッチ駆動回路１では、基準電流ＩＲＥＦを非導通または導通にして三端子スイッチ１ｂ−２のスイッチング制御を行うことで、ラッチ回路１ａの停止確立状態の設定／解除を行う（詳細動作は図５以降で後述）。このような構成により、ハイサイドのスイッチ素子の誤オンを回避することが可能になる。

次に本発明の技術の詳細を説明する前に、一般的なスイッチ駆動装置の構成およびその課題について説明する。図２はスイッチ駆動装置の構成例を示す図である。スイッチ駆動装置２０は、ハイサイドのパワー半導体スイッチに、ＮチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）を使用した構成の装置である。

スイッチ駆動装置２０は、電源部ＶＨ１、ＶＬ１、レベルシフト回路２１、ドライバ２２Ｈ、２２Ｌ、スイッチ素子２０ａおよび制御回路２０ｂを備える。スイッチ素子２０ａは、ハイサイドスイッチであるＮＭＯＳトランジスタＭＨ１と、ローサイドスイッチであるＮＭＯＳトランジスタＭＬ１とを含む。

回路素子の接続関係を記すと、高電位側の電位Ｐは、ＮＭＯＳトランジスタＭＨ１のドレインに接続する。電源部ＶＨ１の高電位端子は、レベルシフト回路２１の高電位側の電源端子と、ドライバ２２Ｈの高電位側の電源端子と接続する。

電源部ＶＨ１の低電位端子は、レベルシフト回路２１の低電位側の電源端子、ドライバ２２Ｈの低電位側の電源端子、ＮＭＯＳトランジスタＭＨ１のソース、出力端子ＯＵＴおよびＮＭＯＳトランジスタＭＬ１のドレインに接続する。

レベルシフト回路２１の入力端子は、制御回路２０ｂの端子ａ１に接続する。レベルシフト回路２１の出力端子は、ドライバ２２Ｈの入力端子に接続する。ドライバ２２Ｈの出力端子は、ＮＭＯＳトランジスタＭＨ１のゲートに接続する。

また、電源部ＶＬ１の高電位端子は、制御回路２０ｂの高電位側の電源端子と、ドライバ２２Ｌの低電位側の電源端子と接続する。低電位側の電位Ｎは、電源部ＶＬ１の低電位端子、制御回路２０ｂの低電位側の電源端子、ドライバ２２Ｌの低電位側の電源端子およびＮＭＯＳトランジスタＭＬ１のソースに接続する。

制御回路２０ｂの端子ａ２は、ドライバ２２Ｌの入力端子に接続し、ドライバ２２Ｌの出力端子は、ＮＭＯＳトランジスタＭＬ１のゲートに接続する。
図３はスイッチ駆動装置の構成例を示す図である。スイッチ駆動装置２０−１は、ハイサイドのパワー半導体スイッチに、ＰチャネルMOSFETを使用した場合の装置である。

スイッチ駆動装置２０−１は、電源部ＶＨ２、ＶＬ１、レベルシフト回路２１、ドライバ２２Ｈ−１、２２Ｌ、スイッチ素子２０ａ−１および制御回路２０ｂを備える。スイッチ素子２０ａ−１は、ＰＭＯＳトランジスタＭＨ２と、ＮＭＯＳトランジスタＭＬ１とを含む。

回路素子の接続関係について、高電位側の電位Ｐは、ＰＭＯＳトランジスタＭＨ２のソース、電源部ＶＨ２の高電位端子、レベルシフト回路２１の高電位側の電源端子およびドライバ２２Ｈ−１の高電位側の電源端子に接続する。

電源部ＶＨ２の低電位端子は、レベルシフト回路２１の低電位側の電源端子と、ドライバ２２Ｈ−１の低電位側の電源端子と接続する。
レベルシフト回路２１の入力端子は、制御回路２０ｂの端子ａ１に接続する。レベルシフト回路２１の出力端子は、ドライバ２２Ｈ−１の入力端子に接続する。

ドライバ２２Ｈ−１の出力端子は、ＰＭＯＳトランジスタＭＨ２のゲートに接続する。ＰＭＯＳトランジスタＭＨ２のドレインは、ＮＭＯＳトランジスタＭＬ１のドレインと、出力端子ＯＵＴと接続する。

また、電源部ＶＬ１の高電位端子は、制御回路２０ｂの高電位側の電源端子と、ドライバ２２Ｌの高電位側の電源端子と接続する。低電位側の電位Ｎは、電源部ＶＬ１の低電位端子、制御回路２０ｂの低電位側の電源端子、ドライバ２２Ｌの低電位側の電源端子およびＮＭＯＳトランジスタＭＬ１のソースに接続する。

制御回路２０ｂの端子ａ２は、ドライバ２２Ｌの入力端子に接続し、ドライバ２２Ｌの出力端子は、ＮＭＯＳトランジスタＭＬ１のゲートに接続する。
次に負荷運転時のスイッチング動作について説明する。スイッチ駆動装置２０、２０−１では共に、制御回路２０ｂは、ＮＭＯＳトランジスタＭＨ１またはＰＭＯＳトランジスタＭＨ２をスイッチングするためのハイサイドスイッチ信号ｄ１を、端子ａ１から出力する。

レベルシフト回路２１は、ハイサイドスイッチ信号ｄ１をレベルシフト（昇圧）した後、ラッチ処理してハイサイドスイッチ信号ｄ１ａを生成して出力する。
スイッチ駆動装置２０のドライバ２２Ｈは、ラッチ処理後のハイサイドスイッチ信号ｄ１ａをＮＭＯＳトランジスタＭＨ１のゲートに入力する。また、スイッチ駆動装置２０−１のドライバ２２Ｈ−１は、ラッチ処理後のハイサイドスイッチ信号ｄ１ａの論理を反転したハイサイドスイッチ信号ｄ１ｂを生成して、ＰＭＯＳトランジスタＭＨ２のゲートに入力する。

一方、スイッチ駆動装置２０、２０−１では共に、制御回路２０ｂは、端子ａ２からＮＭＯＳトランジスタＭＬ１をスイッチングするためのローサイドスイッチ信号ｄ２を出力する。ドライバ２２Ｌは、ローサイドスイッチ信号ｄ２をＮＭＯＳトランジスタＭＬ１のゲートに入力する。

なお、スイッチ駆動装置２０では、ハイサイドスイッチ信号ｄ１ａがＨレベルであり、ローサイドスイッチ信号ｄ２がＬレベルの場合、ＮＭＯＳトランジスタＭＨ１はオン、ＮＭＯＳトランジスタＭＬ１はオフである。

逆に、ハイサイドスイッチ信号ｄ１ａがＬレベルで、ローサイドスイッチ信号ｄ２がＨレベルの場合、ＮＭＯＳトランジスタＭＨ１はオフ、ＮＭＯＳトランジスタＭＬ１はオンである。

一方、スイッチ駆動装置２０−１では、ハイサイドスイッチ信号ｄ１ｂがＬレベルであり、ローサイドスイッチ信号ｄ２がＬレベルの場合、ＰＭＯＳトランジスタＭＨ２はオン、ＮＭＯＳトランジスタＭＬ１はオフである。

逆に、ハイサイドスイッチ信号ｄ１ｂがＨレベルで、ローサイドスイッチ信号ｄ２がＨレベルの場合、ＰＭＯＳトランジスタＭＨ２はオフ、ＮＭＯＳトランジスタＭＬ１はオンである。

次にスイッチ駆動装置２０、２０−１のハイサイドの電源供給部である電源部ＶＨ１、ＶＨ２について説明する。図２に示すスイッチ駆動装置２０において、ローサイドのスイッチング動作の基準電位は電位Ｎであり、ローサイドのＮＭＯＳトランジスタＭＬ１がオン、オフしても電位Ｎは変動しない。

これに対し、スイッチ駆動装置２０のハイサイドのスイッチング動作の基準電位は電位Ｍｖである。電位Ｍｖは、ハイサイドのＮＭＯＳトランジスタＭＨ１がオン、オフすると、電位Ｍｖは変動することになる。

すなわち、ハイサイドのＮＭＯＳトランジスタＭＨ１がオフし、ローサイドのＮＭＯＳトランジスタＭＬ１がオンすると、電位Ｍｖは、電位Ｎまで低下する。また、ハイサイドのＮＭＯＳトランジスタＭＨ１がオンし、ローサイドのＮＭＯＳトランジスタＭＬ１がオフすると、電位Ｍｖは、電位Ｐまで上昇することになる。

このため、スイッチ駆動装置２０のハイサイドの電源部ＶＨ１には、固定電源は使用せずに、例えば、コンデンサを含むブートストラップ回路が用いられる。
ブートストラップ回路では、ＮＭＯＳトランジスタＭＨ１がオフして、電位Ｍｖが電位Ｎまで低下する状態のときに、ローサイドの電源部ＶＬ１の電圧によってコンデンサを充電しておく。

そして、ＮＭＯＳトランジスタＭＨ１がオンして、電位Ｍｖが上昇する状態のときには、コンデンサに蓄積されている電圧が、ハイサイドの回路側の素子に印加されるような構成になっている。

一方、図３に示すスイッチ駆動装置２０−１においては、ローサイドのスイッチング動作の基準電位は、スイッチ駆動装置２０と同様に電位Ｎであるが、ハイサイドのスイッチ素子には、ＰＭＯＳトランジスタＭＨ２を使用しているので、ハイサイドのスイッチング動作の基準電位は電位Ｐとなる。

ドライバ２２Ｈ−１の出力レベルを、電位Ｐを基準に下げれば、ＰＭＯＳトランジスタＭＨ２はオンするから、図３に示す電位Ｍｖ１には変動はない。
したがって、スイッチ駆動装置２０−１のハイサイドの電源部ＶＨ２には、例えば、シリーズレギュレータのような固定電源を使用することができる。なお、スイッチ駆動装置２０、２０−１のローサイドの電源部ＶＬ１については、固定電源が使用できる。

次に課題について説明する。スイッチ駆動装置２０において、負荷の運転を停止する場合、制御回路２０ｂから停止信号がハイサイドおよびローサイドへ送出される。
ローサイドの回路は、固定電源である電源部ＶＬ１から電源供給を受けているから（制御回路２０ｂも電源部ＶＬ１から電源供給されている）、停止信号の論理レベルは変動することがなく、制御回路２０から送出される停止信号によって、停止論理が確立されることになる。

これに対し、ハイサイドの回路は、ブートストラップ電源等による電源部ＶＨ１から電源供給を受けている。このため、電源部ＶＨ１を構成するコンデンサが充分に充電されていないような場合では、レベルシフト回路２１やドライバ２２Ｈは不定状態になっており、このような状態のときは、制御回路２０ｂから送出された停止信号の論理レベルを確立することができない。

したがって、電源部ＶＨ１の電圧が低下して、ハイサイドの回路が不定状態の場合は、停止論理レベルを確立することができないので、停止信号の論理レベルが反転してしまう可能性があり、このような状態では、ハイサイドのスイッチ素子を誤オンさせてしまうというおそれがある。

以上において、ハイサイドに位置するハイサイドスイッチと、ローサイドに位置するローサイドスイッチとを交互にスイッチングして負荷を駆動するスイッチ駆動装置について述べた。この種のスイッチ駆動装置には、ローサイドに位置するローサイドスイッチに代わりダイオードを用いた構成の装置も存在する。

例えば図４に示す装置である。図４に示す装置は、図２に示したスイッチ駆動装置において、ＮＭＯＳトランジスタＭＬ１をダイオードＤに置き換え、ＮＭＯＳトランジスタＭＬ１のゲート信号に対応する回路を取り去ったものに相当する。具体的には、スイッチ素子２０ａ−２において、ハイサイドスイッチであるＮＭＯＳトランジスタＭＨ１のソースとダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードが電位Ｎの接続されている。

図４に示す装置は、負荷として負荷５−１に例示するようなコイルＬ０およびコンデンサＣ０からなるＬＣ回路を含む回路に適用されるものである。ここでＬＣ回路を含む回路は例えばＤＣ／ＤＣコンバーターである。負荷が負荷５−１のようなものである場合は、負荷に流れる電流は電流ｉＨ、ｉＬで示すように、ＮＭＯＳトランジスタＭＬ１から負荷に流れ、負荷からダイオードＤ１に流れるように動作する。したがってこのような用途ではスイッチ駆動装置のローサイド側にはスイッチではなく単にダイオードで良いものである。

図４に示す装置の場合であっても、ハイサイドに位置するハイサイドスイッチと、ローサイドに位置するローサイドスイッチとを交互にスイッチングして負荷を駆動するスイッチ駆動装置について述べたように、ハイサイドのスイッチ素子を誤オンさせてしまうおそれは同じように存在する。

なお、今図２に示す装置においてローサイドスイッチをダイオードに置き換えた構成の装置について述べたが、図３に示したスイッチ駆動装置２０−１についても同様の構成をとることができる。すなわち、スイッチ駆動装置２０−１において、ＮＭＯＳトランジスタＭＬ１をダイオードＤ１に置き換え、ＮＭＯＳトランジスタＭＬ１のゲート信号に対応する回路を取り去った構成の装置も存在する。この装置についても、ローサイドスイッチがダイオードに置き換わったことを除き図３の装置で述べたことと同様のことが言える。

本技術はこのような点に鑑みてなされたものであり、ハイサイドの停止論理レベルを精度よく確立させて、ハイサイドのスイッチ素子の誤オンを回避し、品質の向上を図ったスイッチ駆動回路、スイッチ駆動モジュールおよびスイッチ駆動装置を提供するものである。

次に本発明の技術であるスイッチ駆動装置について詳しく説明する。図５はスイッチ駆動装置の構成例を示す図である。スイッチ駆動装置１００は、スイッチ駆動モジュール１００ａと、スイッチ素子１０１とを備える。

スイッチ素子１０１は、ハイサイドスイッチであるＮＭＯＳトランジスタＭＨ１と、ローサイドスイッチであるＮＭＯＳトランジスタＭＬ１とを含む。
また、スイッチ駆動モジュール１００ａは、スイッチ駆動回路１０、制御回路１０ａおよび電源部ＶＬ１を備える。さらに、スイッチ駆動回路１０は、ハイサイドスイッチ制御回路１１、レベルシフト回路１２、ドライバ１３Ｈ、１３Ｌおよび電源部ＶＨ１を含む。

ハイサイドスイッチ制御回路１１は、ＮＭＯＳトランジスタＭ１〜Ｍ３、ＰＭＯＳトランジスタＭ４（第１のＰＭＯＳトランジスタ）、Ｍ５（第２のＰＭＯＳトランジスタ）、Ｍ６（第３のＰＭＯＳトランジスタ）および抵抗Ｒ１を含む。

レベルシフト回路１２は、ＮＭＯＳトランジスタＭ７、Ｍ８およびラッチ回路１２−１を含む。ラッチ回路１２−１は、インバータ１２ａ〜１２ｃおよび抵抗Ｒ２、Ｒ３を含む。なお、電源部ＶＬ１は、スイッチ駆動回路１０に含まれる構成としてもよい。

図１との対応関係については、定電流源１ｂ−１の機能は、ＰＭＯＳトランジスタＭ４、Ｍ５のカレントミラー回路で実現し、三端子スイッチ１ｂ−２は、ＰＭＯＳトランジスタＭ６で実現している。また、電流制御スイッチ１ｂ−３は、ＮＭＯＳトランジスタＭ３で実現している。さらに、ラッチ回路１ａは、ラッチ回路１２−１で実現している。

回路素子の接続関係について記す。高電位側の電位Ｐは、ＮＭＯＳトランジスタＭＨ１のドレインに接続する。電源部ＶＨ１の高電位端子は、ＰＭＯＳトランジスタＭ４〜Ｍ６のソース、インバータ１２ａ〜１２ｃの高電位側の電源端子およびドライバ１３Ｈの高電位側の電源端子に接続する。

電源部ＶＨ１の低電位端子は、抵抗Ｒ１の一端、インバータ１２ａ〜１２ｃの低電位側の電源端子、ドライバ１３Ｈの低電位側の電源端子、ＮＭＯＳトランジスタＭＨ１のソース、出力端子ＯＵＴおよびＮＭＯＳトランジスタＭＬ１のドレインに接続する。出力端子ＯＵＴは負荷５に接続する。

ＰＭＯＳトランジスタＭ４のゲートは、ＰＭＯＳトランジスタＭ４のドレイン、ＰＭＯＳトランジスタＭ５のゲートおよびＮＭＯＳトランジスタＭ３のドレインに接続する。ＰＭＯＳトランジスタＭ５のドレインは、ＰＭＯＳトランジスタＭ６のゲートと、抵抗Ｒ１の他端と接続する。ＰＭＯＳトランジスタＭ６のドレインは、抵抗Ｒ２の一端、インバータ１２ａの入力端子およびＮＭＯＳトランジスタＭ７のドレインに接続する。

インバータ１２ａの出力端子は、抵抗Ｒ３の一端に接続し、抵抗Ｒ３の他端は、インバータ１２ｂの入力端子と、ＮＭＯＳトランジスタＭ８のドレインと接続する。
抵抗Ｒ２の他端は、インバータ１２ｂの出力端子と、インバータ１２ｃの入力端子と接続する。インバータ１２ｃの出力端子は、ドライバ１３Ｈの入力端子に接続し、ドライバ１３Ｈの出力端子は、ＮＭＯＳトランジスタＭＨ１のゲートに接続する。

また、電源部ＶＬ１の高電位端子は、制御回路１０ａの高電位側の電源端子と、ドライバ１３Ｌの高電位側の電源端子と接続する。低電位側の電位Ｎは、電源部ＶＬ１の低電位端子、制御回路１０ａの低電位側の電源端子、ＮＭＯＳトランジスタＭ１、Ｍ２、Ｍ７、Ｍ８のソース、ドライバ１３Ｌの低電位側の電源端子およびＮＭＯＳトランジスタＭＬ１のソースに接続する。

制御回路１０ａの端子ｃ１は、ＮＭＯＳトランジスタＭ３のゲートに接続し、ＮＭＯＳトランジスタＭ３のソースは、ＮＭＯＳトランジスタＭ２のドレインに接続する。制御回路１０ａの端子ｃ２は、ＮＭＯＳトランジスタＭ１のドレインと、ＮＭＯＳトランジスタＭ１、Ｍ２のゲートと接続する。

制御回路１０ａの端子ｃ３は、ＮＭＯＳトランジスタＭ７のゲートに接続し、制御回路１０ａの端子ｃ４は、ＮＭＯＳトランジスタＭ８のゲートに接続し、制御回路１０ａの端子ｃ５は、ドライバ１３Ｌの入力端子に接続する。ドライバ１３Ｌの出力端子は、ＮＭＯＳトランジスタＭＬ１のゲートに接続する。

次にレベルシフト回路１２のラッチ機能について説明する。レベルシフト回路１２は、ハイサイドのスイッチのスイッチング制御を行うためのハイサイドスイッチ信号の論理レベルをラッチ（保持）するラッチ回路１２−１を有している。

図６はレベルシフト回路内のラッチ構成を示す図である。図５に示したレベルシフト回路１２のラッチ回路１２−１周辺の回路構成を示している。
ラッチ回路１２−１は、インバータ１２ａ（第１のインバータ）、１２ｂ（第２のインバータ）、１２ｃ（第３のインバータ）および抵抗Ｒ２（第１の抵抗）、Ｒ３（第２の抵抗）を含む。なお、ラッチ機能としてのインバータは、インバータ１２ａ、１２ｂであるが、出力レベルを反転するためのインバータ１２ｃも含めてラッチ回路としている。

また、ＮＭＯＳトランジスタＭ７、Ｍ８は、ラッチ回路１２−１からのラッチ出力の論理レベルを書き替えるためのラッチ論理書替えスイッチとなる。
ラッチ動作について説明する。ハイサイドのＮＭＯＳトランジスタＭＨ１のオン、オフを指示するためのパルス信号が、制御回路１０ａの端子ｃ３、ｃ４から出力される。

ドライバ１３Ｈの出力をＨレベルにする場合、制御回路１０ａの出力端子ｃ３からパルス信号Ｖｇｍａが出力される。このとき、ＮＭＯＳトランジスタＭ７はオンする。
すると、ラッチ回路１２−１内では、インバータ１２ａの入力がＬレベルになり、インバータ１２ａの出力はＨレベル、インバータ１２ｂの出力はＬレベルになる。

したがって、Ｌレベルの信号がラッチされるので、最終段のインバータ１２ｃの出力はＨレベルになって、ドライバ１３ＨからＨレベルのハイサイドスイッチ信号が出力される。

一方、ドライバ１３Ｈの出力をＬレベルにする場合、制御回路１０ａの出力端子ｃ４からパルス信号Ｖｇｍｂが出力される。このとき、ＮＭＯＳトランジスタＭ８はオンする。
すると、ラッチ回路１２−１内では、インバータ１２ｂの入力がＬレベルになり、インバータ１２ｂの出力はＨレベルになる。

したがって、Ｈレベルの信号がラッチされるので、最終段のインバータ１２ｃの出力はＬレベルになって、ドライバ１３ＨからＬレベルのハイサイドスイッチ信号が出力される。

このように、パルス信号Ｖｇｍａ、Ｖｇｍｂを用いて、ＮＭＯＳトランジスタＭ７、Ｍ８を交互にオンすることで、ラッチ回路１２−１の出力レベルの論理の書き換えを行う。
次にスイッチ駆動装置１００の負荷運転時のスイッチング動作について説明する。図７は負荷運転時のスイッチング波形を示す図である。縦軸は電圧、横軸は時間ｔである。

波形ｇ１は、出力端子ＯＵＴの信号、波形ｇ２は、ＮＭＯＳトランジスタＭＨ１のゲートに入力するハイサイドスイッチ信号、波形ｇ３は、ＮＭＯＳトランジスタＭＬ１のゲートに入力するローサイドスイッチ信号である。また、波形ｇ４は、パルス信号Ｖｇｍａ、波形ｇ５は、パルス信号Ｖｇｍｂである。

〔ｔ０＜ｔ＜ｔ１〕ハイサイドスイッチ信号、ローサイドスイッチ信号およびパルス信号Ｖｇｍａ、Ｖｇｍｂは、Ｌレベルである。
ハイサイドスイッチ信号と、ローサイドスイッチ信号とが共にＬレベルの場合、ＮＭＯＳトランジスタＭＨ１、ＭＬ１は共にオフであり、出力端子ＯＵＴの信号はＬレベルとなる。

なお、ハイサイドスイッチ信号とローサイドスイッチ信号とが共にＨレベルになって、ＮＭＯＳトランジスタＭＨ１、ＭＬ１が共にオンすると、ＮＭＯＳトランジスタＭＨ１、ＭＬ１に貫通電流が流れるおそれがある。

このため、ローサイドスイッチ信号の立ち下りからハイサイドスイッチ信号の立ち上りまでの一定期間ｔａ、およびハイサイドスイッチ信号の立ち下りからローサイドスイッチ信号の立ち上りまでの一定期間ｔａにおいては、ハイサイドスイッチ信号およびローサイドスイッチ信号が共にＬレベルになるようにして、ＮＭＯＳトランジスタＭＨ１、ＭＬ１が共にオフとなる期間を設けている。

〔ｔ１≦ｔ＜ｔ２〕制御回路１０ａの端子ｃ３から、パルス信号Ｖｇｍａが出力されることで、ハイサイドスイッチ信号はＨレベルにラッチされる。また、制御回路１０ａの端子ｃ５からは、Ｌレベルのローサイドスイッチ信号が出力される。

ハイサイドスイッチ信号がＨレベル、ローサイドスイッチ信号がＬレベルの場合、ＮＭＯＳトランジスタＭＨ１、ＭＬ１はそれぞれオン、オフであり、出力端子ＯＵＴの信号はＨレベルとなる。

なお、ＮＭＯＳトランジスタＭＬ１をスイッチングするためのローサイドスイッチ信号は、制御回路１０ａの端子ｃ５からドライバ１３Ｌを介してＮＭＯＳトランジスタＭＬ１に直接印加されるものである。

〔ｔ２≦ｔ＜ｔ３〕制御回路１０ａの端子ｃ４から、パルス信号Ｖｇｍｂが出力されることで、ハイサイドスイッチ信号はＬレベルにラッチされる。また、制御回路１０ａの端子ｃ５からは、Ｌレベルのローサイドスイッチ信号を出力している。したがって、出力端子ＯＵＴの信号はＬレベルになる。

〔ｔ３≦ｔ＜ｔ４〕ハイサイドスイッチ信号はＬレベルにラッチされている。また、制御回路１０ａの端子ｃ５からは、Ｈレベルのローサイドスイッチ信号が出力される。
ハイサイドスイッチ信号がＬレベル、ローサイドスイッチ信号がＨレベルの場合、ＮＭＯＳトランジスタＭＨ１、ＭＬ１はそれぞれオフ、オンであり、出力端子ＯＵＴの信号はＬレベルとなる。

〔ｔ４≦ｔ＜ｔ５〕ハイサイドスイッチ信号はＬレベルにラッチされている。また、制御回路１０ａの端子ｃ５からは、Ｌレベルのローサイドスイッチ信号が出力される。したがって、出力端子ＯＵＴの信号はＬレベルになる。

〔ｔ５≦ｔ＜ｔ６〕制御回路１０ａの端子ｃ３から、パルス信号Ｖｇｍａが出力されることで、ハイサイドスイッチ信号はＨレベルにラッチされる。また、制御回路１０ａの端子ｃ５からは、Ｌレベルのローサイドスイッチ信号が出力される。したがって、出力端子ＯＵＴの信号はＨレベルとなる。以下、同様にして繰り返される。

次にハイサイドスイッチ制御回路１１の動作について、図５、図８、図９を用いて説明する。まず、ハイサイドスイッチ制御回路１１内のＰＭＯＳトランジスタＭ４、Ｍ５は、カレントミラー回路を構成しており、ソース定電流源となって基準電流ＩＲＥＦを生成する。また、ＮＭＯＳトランジスタＭ１、Ｍ２は、カレントミラー回路を構成しており、基準電流ＩＲＥＦを引き込むためのシンク電流源となる。

なお、制御回路１０ａは、ＮＭＯＳトランジスタＭ３をオン、オフして、基準電流ＩＲＥＦの導通／非導通を切り替えるためのＳＴ（start）／ＳＰ（stop）信号を、端子ｃ１から出力する。

図８はスイッチング停止を行う場合の動作フローを示す図である。ラッチ回路１２−１の出力レベル（ハイサイドスイッチ信号のレベル）をＬレベルにラッチする動作である。
〔Ｓ１〕制御回路１０ａは、ＳＴ／ＳＰ信号をＬレベルにして、ＮＭＯＳトランジスタＭ３をオフにする。

〔Ｓ２〕ＮＭＯＳトランジスタＭ３がオフすると、基準電流ＩＲＥＦは流れず（基準電流ＩＲＥＦは非導通となり）、ダイオード接続（ドレインとゲートが接続）されたＰＭＯＳトランジスタＭ４のゲート電圧は、電源部ＶＨ１の高電位側と同電位になる。

〔Ｓ３〕ＰＭＯＳトランジスタＭ５のゲート電圧も電源部ＶＨ１の高電位側と同電位になるので、ＰＭＯＳトランジスタＭ５はオフする。
〔Ｓ４〕ＰＭＯＳトランジスタＭ５がオフすると、抵抗Ｒ１を介してＰＭＯＳトランジスタＭ６のゲート電圧が、電源部ＶＨ１の低電位側と同電位になる。したがって、ＰＭＯＳトランジスタＭ６はオンする。

〔Ｓ５〕ＰＭＯＳトランジスタＭ６がオンすると、ポイントＳＴ／ＳＰＨ（ラッチ回路１２−１の入力端）がプルアップされ、Ｈレベルに固定される。
〔Ｓ６〕インバータ１２ａの入力はＨレベル、インバータ１２ｂの出力はＨレベル、インバータ１２ｃの出力はＬレベルになるから、ラッチ回路１２−１からは、Ｌレベルの信号がラッチ出力される。

〔Ｓ７〕ドライバ１３Ｈを介して、ＮＭＯＳトランジスタＭＨ１のゲートにＬレベルが印加される。したがって、電源部ＶＨ１の低電位側の電位（電位Ｍｖ）の変動によらず、ＮＭＯＳトランジスタＭＨ１はオフ状態になり、停止確立状態が設定される。

図９はスイッチング駆動を行う場合の動作フローを示す図である。ラッチ回路１２−１のＬレベルのラッチ出力状態を解除する動作である。
〔Ｓ１１〕制御回路１０ａは、ＳＴ／ＳＰ信号をＨレベルにして、ＮＭＯＳトランジスタＭ３をオンにする。

〔Ｓ１２〕ＮＭＯＳトランジスタＭ３がオンすると、ＰＭＯＳトランジスタＭ４から基準電流ＩＲＥＦが流れる（基準電流ＩＲＥＦが導通する）。ここで端子ｃ２からは高電位のオン信号が出力されている。

〔Ｓ１３〕ＰＭＯＳトランジスタＭ４、Ｍ５はカレントミラー回路なので、ＰＭＯＳトランジスタＭ４に基準電流ＩＲＥＦが導通すれば、ＰＭＯＳトランジスタＭ５にも基準電流ＩＲＥＦが流れる。

〔Ｓ１４〕基準電流ＩＲＥＦが抵抗Ｒ１を流れることにより、ＰＭＯＳトランジスタＭ６のゲートには、基準電流ＩＲＥＦと抵抗Ｒ１の抵抗値との乗算値（ＩＲＥＦ×Ｒ１）の電圧が印加され、ＰＭＯＳトランジスタＭ６はオフする。

〔Ｓ１５〕ＰＭＯＳトランジスタＭ６がオフすると、ポイントＳＴ／ＳＰＨ（ラッチ回路１２−１の入力端）のプルアップ状態が解除される。
〔Ｓ１６〕ラッチ回路１２−１のＬレベル出力ラッチ状態が解除され、停止確立状態が解除される。

図１０はハイサイドスイッチ制御回路の動作波形を示す図である。波形ｇ１１は、ＳＴ／ＳＰ信号であり、縦軸は電圧、横軸は時間である。波形ｇ１２は、基準電流ＩＲＥＦであり、縦軸は電流、横軸は時間である。

波形ｇ１３は、ＰＭＯＳトランジスタＭ６のゲート電圧Ｖｇｍ６であり、縦軸は電圧、横軸は時間である。なお、ＶＨ１_-Hは、電源部ＶＨ１の高電位側の値、ＶＨ１_-Lは、電源部ＶＨ１の低電位側の値を示している。波形ｇ１４は、ポイントＳＴ／ＳＰＨのレベルであり、縦軸は電圧、横軸は時間である。

ＳＴ／ＳＰ信号がＬレベルの場合、ＮＭＯＳトランジスタＭ３はオフするので、基準電流ＩＲＥＦは非導通になり、ＰＭＯＳトランジスタＭ５はオフする。このとき、ＰＭＯＳトランジスタＭ６のゲート電圧Ｖｇｍ６には、電源部ＶＨ１の低電位レベルが印加される。

したがって、ＰＭＯＳトランジスタＭ６がオンして、ポイントＳＴ／ＳＰＨはプルアップされてＨレベルになり、ラッチ回路１２−１は、Ｌレベル出力状態がラッチされ、停止確立状態が設定される。

一方、ＳＴ／ＳＰ信号がＨレベルの場合、ＮＭＯＳトランジスタＭ３はオンするので、基準電流ＩＲＥＦは導通し、ＰＭＯＳトランジスタＭ５はオンする。このとき、ＰＭＯＳトランジスタＭ６のゲート電圧Ｖｇｍ６には、ＩＲＥＦ×Ｒ１の電圧が印加される。

したがって、ＰＭＯＳトランジスタＭ６がオフして、ポイントＳＴ／ＳＰＨのプルアップ状態は解除され、ラッチ回路１２−１のＬレベルラッチ出力状態も解除される。すなわち、停止確立状態が解除される。

以上説明したように、本発明の技術によれば、電源部ＶＨ１が安定起動するまで、ＰＭＯＳトランジスタＭ６をオンすることで、ラッチ回路１２−１の出力を、強制的にハイサイドスイッチをオフする信号に固定することができるので、ハイサイドスイッチが誤オンすることを防止することが可能になる。

なお、上記では、図２に示したスイッチ駆動装置２０の改善を図った場合の装置構成について説明したが、図３に示したスイッチ駆動装置２０−１に対しても、本発明の機能を同様に適用することが可能である。

さらには、図４に示したスイッチ駆動装置２０−２に対しても本発明を同様に適用することが可能である。スイッチ駆動装置２０−２の具体的な構成例を図１１に示す。図１１に示す装置においても、上述のように図５から図１０を用いて説明したことが当てはまる。

ここで、図１１に示す装置では、図５のＮＭＯＳトランジスタＭＬ１がダイオードＤに置き換わり、ＮＭＯＳトランジスタＭＬ１のゲートをドライブする回路は無いことに留意する。また、負荷は図４の説明で述べたようにＬＣ回路を含む回路に例示されるものであって、負荷に流れる電流は電流ｉＨ、ｉＬで示すように、ＮＭＯＳトランジスタＭＬ１から負荷に流れ、負荷からダイオードＤに流れるように動作するものであることに留意する。

また、上記ではＭＯＳトランジスタで構成した例を示したが、バイポーラトランジスタを用いてもよい。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

１ スイッチ駆動回路
１ａ ラッチ回路
１ｂ ハイサイドスイッチ制御回路
１ｂ−１ 定電流源
１ｂ−２ 三端子スイッチ
１ｂ−３ 電流制御スイッチ
１Ｈ ハイサイドドライバ
１Ｌ ローサイドドライバ
ＶＨ１ ハイサイド電源部
ＶＬ１ ローサイド電源部
Ｒ１ 抵抗
２Ｈ ハイサイドスイッチ
２Ｌ ローサイドスイッチ
５ 負荷
ＩＲＥＦ 基準電流
ｄＨ ハイサイドスイッチ信号
ｄＬ ローサイドスイッチ信号
ｉ１ 定電流源の入力端
ｉ２ 定電流源の出力端
ｓ１ 三端子スイッチの第１の入力端
ｓ２ 三端子スイッチの第２の入力端
ｓ３ 三端子スイッチの出力端
ｐ１ ラッチ回路の入力端
ｇ０ 基準電流の波形
Ｔ１ 基準電流の非導通期間
Ｔ２ 基準電流の導通期間
Ｄ１ ダイオード
Ｌ０ コイル
Ｃ０ コンデンサ
ｉＨ 電流
ｉＬ 電流

Claims (7)

1. ハイサイドに位置するハイサイドスイッチと、ローサイドに位置するローサイドスイッチとを交互にスイッチングして負荷を作動するスイッチ駆動回路において、
   ハイサイドの回路用電源であるハイサイド電源部と、
   前記ハイサイド電源部から電源供給を受けて、前記ハイサイドスイッチをスイッチングさせる際のハイサイドスイッチ信号の論理レベルをラッチするラッチ回路と、
   前記ハイサイド電源部から電源供給を受けて、前記ラッチ回路から出力された前記ハイサイドスイッチ信号により、前記ハイサイドスイッチを駆動するハイサイドドライバと、
   ローサイドの回路用電源から電源供給を受けて、ローサイドスイッチ信号により、前記ローサイドスイッチを駆動するローサイドドライバと、
   前記ハイサイドスイッチのスイッチング停止を行う場合には、前記ハイサイドスイッチ信号の論理レベルを前記スイッチング停止に要する停止論理レベルに固定する停止確立状態に設定し、スイッチング駆動を行う場合には、前記停止確立状態の設定解除を行うハイサイドスイッチ制御回路と、
   を備え、
   前記ハイサイドスイッチ制御回路は、基準電流を生成する定電流源、抵抗および三端子スイッチを含み、
   前記定電流源の入力端と、前記三端子スイッチの第１の入力端とは、前記ハイサイド電源部の第１の電位側に接続し、前記抵抗の一端は、前記ハイサイド電源部の第２の電位側に接続し、
   前記抵抗の他端は、前記定電流源の出力端と、前記三端子スイッチの第２の入力端と接続し、前記三端子スイッチの出力端は、前記ラッチ回路の入力端に接続し、
   前記基準電流を非導通または導通にして前記三端子スイッチのスイッチング制御を行うことで、前記ラッチ回路に対して前記停止確立状態の設定または前記停止確立状態の解除を行う、
   ことを特徴とするスイッチ駆動回路。
2. ハイサイドに位置するハイサイドスイッチと、ローサイドに位置しそのカソードが前記ハイサイドスイッチ側に位置するローサイドダイオードとを備え、前記ハイサイドスイッチをスイッチングして負荷を作動するスイッチ駆動回路において、
   ハイサイドの回路用電源であるハイサイド電源部と、
   前記ハイサイド電源部から電源供給を受けて、前記ハイサイドスイッチをスイッチングさせる際のハイサイドスイッチ信号の論理レベルをラッチするラッチ回路と、
   前記ハイサイド電源部から電源供給を受けて、前記ラッチ回路から出力された前記ハイサイドスイッチ信号により、前記ハイサイドスイッチを駆動するハイサイドドライバと、
   前記ハイサイドスイッチのスイッチング停止を行う場合には、前記ハイサイドスイッチ信号の論理レベルを前記スイッチング停止に要する停止論理レベルに固定する停止確立状態に設定し、スイッチング駆動を行う場合には、前記停止確立状態の設定解除を行うハイサイドスイッチ制御回路と、
   を備え、
   前記ハイサイドスイッチ制御回路は、基準電流を生成する定電流源、抵抗および三端子スイッチを含み、
   前記定電流源の入力端と、前記三端子スイッチの第１の入力端とは、前記ハイサイド電源部の第１の電位側に接続し、前記抵抗の一端は、前記ハイサイド電源部の第２の電位側に接続し、
   前記抵抗の他端は、前記定電流源の出力端と、前記三端子スイッチの第２の入力端と接続し、前記三端子スイッチの出力端は、前記ラッチ回路の入力端に接続し、
   前記基準電流を非導通または導通にして前記三端子スイッチのスイッチング制御を行うことで、前記ラッチ回路に対して前記停止確立状態の設定または前記停止確立状態の解除を行う、
   ことを特徴とするスイッチ駆動回路。
3. 前記ハイサイドスイッチ制御回路は、
   前記基準電流を非導通にし、前記三端子スイッチの前記第２の入力端の電位を前記ハイサイド電源部の前記第２の電位と同電位にすることで前記三端子スイッチをオンして、前記ラッチ回路の入力端の電位を所定電位に固定して前記停止確立状態を設定し、
   前記基準電流を導通して、前記三端子スイッチの前記第２の入力端の電位を前記基準電流と前記抵抗の抵抗値との乗算値の電位にすることで前記三端子スイッチをオフして、前記停止確立状態を解除する、
   ことを特徴とする請求項１又は２記載のスイッチ駆動回路。
4. 前記ハイサイドスイッチ制御回路は、前記定電流源から出力される前記基準電流の導通、非導通を切り替えるための電流制御スイッチをさらに有することを特徴とする請求項１又は２記載のスイッチ駆動回路。
5. 前記定電流源は、第１のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタとを含むカレントミラー回路で構成され、前記三端子スイッチは、第３のＰＭＯＳトランジスタで構成され、前記電流制御スイッチは、ＮＭＯＳトランジスタで構成され、
   前記ハイサイド電源部の第１の電位側は、前記第１、第２、第３のＰＭＯＳトランジスタのソースに接続し、
   前記第１のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタのドレインと、前記第２のＰＭＯＳトランジスタのゲートと、前記ＮＭＯＳトランジスタのドレインと接続し、
   前記第２のＰＭＯＳトランジスタのドレインは、前記第３のＰＭＯＳトランジスタのゲートと、前記抵抗の他端に接続し、前記第３のＰＭＯＳトランジスタのドレインは、前記ラッチ回路の入力端に接続する、
   ことを特徴とする請求項４記載のスイッチ駆動回路。
6. 前記ラッチ回路は、第１のインバータ、第２のインバータ、第３のインバータ、第１の抵抗および第２の抵抗を含み、
   前記第１のインバータの入力端は、当該ラッチ回路の入力端になって、前記第３のＰＭＯＳトランジスタのドレインと、前記第１の抵抗の一端と接続し、
   前記第１のインバータの出力端は、前記第２の抵抗の一端に接続し、前記第２の抵抗の他端は、前記第２のインバータの入力端に接続し、
   前記第１の抵抗の他端は、前記第２のインバータの出力端と、前記第３のインバータの入力端に接続し、前記第３のインバータの出力端は、当該ラッチ回路の出力端になって、前記ハイサイドドライバの入力端に接続する、
   ことを特徴とする請求項５記載のスイッチ駆動回路。
7. 前記電流制御スイッチである前記ＮＭＯＳトランジスタのゲートには、前記基準電流の導通、非導通を制御するための指示信号が入力し、前記ＮＭＯＳトランジスタのソースには、前記基準電流を引き込むためのシンク電流源が接続されることを特徴とする請求項５記載のスイッチ駆動回路。

Images