JP2018164401A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2018164401A JP2018164401A JP2018139635A JP2018139635A JP2018164401A JP 2018164401 A JP2018164401 A JP 2018164401A JP 2018139635 A JP2018139635 A JP 2018139635A JP 2018139635 A JP2018139635 A JP 2018139635A JP 2018164401 A JP2018164401 A JP 2018164401A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- triangular wave
- counter
- limit voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】PWM信号の周波数ジッター動作を、簡易な構成で高精度に制御する。【解決手段】制御装置1は、三角波を生成し、スイッチ素子のオンオフをPWM制御するPWM信号をこの三角波に応じて生成して、出力端子OUTから出力する。この制御装置1は、予め定められた周期でカウントアップまたはカウントダウンするカウンタ21と、カウンタ21のカウント値に応じた閾値電圧を出力する三角波閾値電圧設定部20と、三角波を出力する三角波生成部10と、を備える。【選択図】図1
Description
本発明は、制御装置に関する。
従来、PWM方式のスイッチング電源において、EMI(Electro Magnetic Interference)を低減するために、PWM信号の周波数を変動させて周波数ジッター動作を行う制御装置が提案されている(例えば、後述の特許文献1、2参照)。特許文献1、2に示されている制御装置は、発振器から出力される三角波に応じてPWM信号を生成する制御装置であって、発振器に供給する電流を制御することで三角波の周期を適宜変動させて、PWM信号の周波数を変動させる。
具体的には、特許文献1に示されている制御装置は、周波数ジッター動作を行うために、三角波を出力する発振器とは異なる発振器(以降、電流制御用発振器と呼ぶこととする)および電流源を備えており、電流制御用発振器から出力された発振信号に応じて変化させた電流を、電流源から発振器に供給する。
特許文献2には、2種類の制御装置が示されている。特許文献2に示されている1種類目の制御装置は、上述の特許文献1に示されている制御装置と同様に、電流制御用発振器および電流源を備えており、電流制御用発振器から出力された発振信号に応じて変化させた電流を、電流源から発振器に供給する。特許文献2に示されている2種類目の制御装置は、複数の電流源およびカウンタを備えており、複数の電流源のそれぞれの出力電流をカウンタのカウント値に応じて適宜足し合わせて、発振器に供給する。
特許文献1に示されている制御装置と、特許文献2に示されている1種類目の制御装置とは、上述のように電流制御用発振器を必要としている。このため、回路構成を簡易化できることが求められていた。
特許文献2に示されている2種類目の制御装置は、上述のように、発振器に供給する電流を、複数の電流源のそれぞれの出力電流を適宜足し合わせて生成する。このため、複数の電流源のそれぞれの出力電流は、発振器が要求する電流以下の小さい電流でなくてはならない。さらに、複数の電流源のうち1つでも出力電流に誤差が生じてしまうと、発振器に適切な電流を供給することができず、PWM信号の周波数を変動させる精度が低下してしまう。したがって、複数の電流源のそれぞれが、適切な電流を出力することのできる高精度な電流源でなくてはならず、PWM信号の周波数を高精度に制御することが困難であった。
上述の課題に鑑み、本発明は、PWM信号の周波数ジッター動作を、簡易な構成で高精度に制御することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
(1) 本発明は、三角波またはのこぎり波を生成し、PWM方式のスイッチング電源におけるスイッチ素子をオンオフ制御する信号を当該三角波またはのこぎり波と、上限電圧および下限電圧に基づいて生成する制御装置(例えば、図1の制御装置1に相当)であって、予め定められた周期でカウントアップ、カウントダウンを繰り返すカウンタ(例えば、図1のカウンタ21に相当)と、前記カウンタのカウント値に応じて前記上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段(例えば、図1の三角波閾値電圧設定部20に相当)と、前記三角波またはのこぎり波を出力する発振手段(例えば、図1の三角波生成部10に相当)と、該発振手段が出力する前記三角波の波高値と、前記閾値電圧設定手段において設定された前記上限電圧および下限電圧と、を比較して、前記スイッチ素子をオンオフ制御するパルス信号を前記PWM方式のスイッチング電源に出力する比較器(例えば、図1のCMP1に相当)と、を備え、前記発振手段は、前記三角波またはのこぎり波の電圧が前記上限電圧まで上昇した場合に、当該三角波または、のこぎり波の電圧を低下させ、前記三角波またはのこぎり波の電圧が前記下限電圧まで低下した場合に、当該三角波または、のこぎり波の電圧を上昇させることを特徴とする制御装置を提案している。
(1) 本発明は、三角波またはのこぎり波を生成し、PWM方式のスイッチング電源におけるスイッチ素子をオンオフ制御する信号を当該三角波またはのこぎり波と、上限電圧および下限電圧に基づいて生成する制御装置(例えば、図1の制御装置1に相当)であって、予め定められた周期でカウントアップ、カウントダウンを繰り返すカウンタ(例えば、図1のカウンタ21に相当)と、前記カウンタのカウント値に応じて前記上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段(例えば、図1の三角波閾値電圧設定部20に相当)と、前記三角波またはのこぎり波を出力する発振手段(例えば、図1の三角波生成部10に相当)と、該発振手段が出力する前記三角波の波高値と、前記閾値電圧設定手段において設定された前記上限電圧および下限電圧と、を比較して、前記スイッチ素子をオンオフ制御するパルス信号を前記PWM方式のスイッチング電源に出力する比較器(例えば、図1のCMP1に相当)と、を備え、前記発振手段は、前記三角波またはのこぎり波の電圧が前記上限電圧まで上昇した場合に、当該三角波または、のこぎり波の電圧を低下させ、前記三角波またはのこぎり波の電圧が前記下限電圧まで低下した場合に、当該三角波または、のこぎり波の電圧を上昇させることを特徴とする制御装置を提案している。
この発明によれば、PWM信号を三角波またはのこぎり波に応じて生成する制御装置に、予め定められた周期でカウントアップまたはカウントダウンするカウンタと、カウンタのカウント値に応じて上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段と、三角波またはのこぎり波を出力する発振手段と、を設けることとした。また、発振手段により、三角波またはのこぎり波の電圧が上限電圧まで上昇した場合に、三角波またはのこぎり波の電圧を低下させ、三角波またはのこぎり波の電圧が下限電圧まで低下した場合に、三角波またはのこぎり波の電圧を上昇させることとした。このため、カウンタのカウントアップまたはカウントダウンの周期に応じて、三角波またはのこぎり波の上限電圧や下限電圧を変化させることができ、PWM信号の周波数を変動させることができる。したがって、上述の電流制御用発振器を設けたり、高精度な電流源を複数設けたりする必要がないので、PWM信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。
(2) 本発明は、(1)の制御装置について、前記閾値電圧設定手段は、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定することを特徴とする制御装置を提案している。
この発明によれば、(1)の制御装置において、閾値電圧設定手段により、予め定められた複数の電圧の中からカウンタのカウンタ値に応じた電圧を選択して、上限電圧および下限電圧のうち少なくともいずれかとして設定することとした。このため、三角波またはのこぎり波の上限電圧や下限電圧を、予め定められた複数の電圧の中からカウンタのカウント値に応じて設定することができる。
(3) 本発明は、(1)または(2)の制御装置について、前記閾値電圧設定手段は、前記三角波またはのこぎり波の電圧が上昇している期間では、前記上限電圧を設定し、前記三角波またはのこぎり波の電圧が低下している期間では、前記下限電圧を設定することを特徴とする制御装置を提案している。
この発明によれば、(1)または(2)の制御装置において、閾値電圧設定手段により、三角波またはのこぎり波の電圧が上昇している期間では、上限電圧を設定し、三角波またはのこぎり波の電圧が低下している期間では、下限電圧を設定することとした。このため、三角波またはのこぎり波の電圧に応じて、上限電圧および下限電圧を設定することができる。
(4) 本発明は、(1)の制御装置について、前記閾値電圧設定手段は、前記三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧として設定し、前記三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を前記下限電圧として設定することを特徴とする制御装置を提案している。
この発明によれば、(1)の制御装置において、閾値電圧設定手段により、三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中からカウンタのカウンタ値に応じた電圧を選択して、上限電圧として設定し、三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を下限電圧として設定することとした。このため、三角波またはのこぎり波の上限電圧を、カウンタのカウント値に応じて変化させることができる。
(5) 本発明は、(1)から(4)のいずれかの制御装置について、前記閾値電圧設定手段は、定電圧源(例えば、図1の定電圧源VREFに相当)と、前記定電圧源に一端が接続された第1抵抗(例えば、図1の抵抗R7に相当)と、前記第1抵抗の他端に一端が接続され、基準電位源(例えば、図1の基準電位源GNDに相当)に他端が接続された第2抵抗(例えば、図1の抵抗R6に相当)と、前記第2抵抗の一端に一端が接続された複数の抵抗(例えば、図1の抵抗R1からR5に相当)と、前記複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子(例えば、図1のスイッチ素子Q1からQ5に相当)と、を備え、前記第1抵抗と前記第2抵抗との接続点の電圧を、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定し、前記複数のスイッチ素子のそれぞれは、前記複数の抵抗のうち対に設けられた抵抗の他端と、前記基準電位源と、を前記カウンタのカウント値に応じて断続することを特徴とする制御装置を提案している。
この発明によれば、(1)から(4)のいずれかの制御装置において、閾値電圧設定手段に、定電圧源と、第1抵抗と、第2抵抗と、複数の抵抗と、これら複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子と、を設けることとした。また、定電圧源に第1抵抗の一端を接続し、第1抵抗の他端に第2抵抗の一端を接続し、第2抵抗の他端に基準電位源を接続し、第2抵抗の一端に複数の抵抗のそれぞれの一端を接続することとした。また、複数のスイッチ素子のそれぞれにより、複数の抵抗のうち対に設けられた抵抗の他端と、基準電位源と、をカウンタのカウント値に応じて断続することとした。また、第1抵抗と第2抵抗との接続点の電圧を、上限電圧および下限電圧のうち少なくともいずれかとして設定することとした。このため、カウンタのカウント値に応じて、複数の抵抗のうち第2抵抗に並列接続される抵抗の数が変化し、第1抵抗と第2抵抗との接続点の電圧が変化することになる。したがって、カウンタのカウントアップまたはカウントダウンの周期に応じて、三角波またはのこぎり波の上限電圧や下限電圧を変化させることができる。
本発明によれば、PWM信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
図1は、本発明の一実施形態に係る制御装置1の回路図である。制御装置1は、三角波を生成し、スイッチ素子のオンオフをPWM制御するPWM信号をこの三角波に応じて生成して、生成したPWM信号を出力端子OUTから出力する。この制御装置1は、三角波生成部10および三角波閾値電圧設定部20を備える。
[三角波生成部10の構成および動作]
三角波生成部10は、PチャネルMOSFETで構成されるスイッチ素子Q6、Q7と、NチャネルMOSFETで構成されるスイッチ素子Q8、Q9と、キャパシタC2と、電流源CS1と、インバータINV1と、比較器CMP1と、を備える。
三角波生成部10は、PチャネルMOSFETで構成されるスイッチ素子Q6、Q7と、NチャネルMOSFETで構成されるスイッチ素子Q8、Q9と、キャパシタC2と、電流源CS1と、インバータINV1と、比較器CMP1と、を備える。
比較器CMP1の出力端子には、出力端子OUTと、インバータINV1の入力端子と、スイッチ素子Q7のゲートと、が接続される。比較器CMP1の非反転入力端子には、キャパシタC2を介して基準電位源GNDが接続されるとともに、スイッチ素子Q7のドレインと、スイッチ素子Q9のドレインと、が接続される。比較器CMP1の反転入力端子には、三角波閾値電圧設定部20の出力が印加される。
インバータINV1の出力端子には、スイッチ素子Q6のゲートが接続される。スイッチ素子Q6のソースと、スイッチ素子Q7のソースとには、定電圧源VREFに接続された電流源CS1の出力端子が接続される。スイッチ素子Q6のドレインには、スイッチ素子Q8のドレインが接続されるとともに、スイッチ素子Q8のゲートと、スイッチ素子Q9のゲートと、が接続される。スイッチ素子Q8のソースと、スイッチ素子Q9のソースとには、基準電位源GNDが接続される。
比較器CMP1は、非反転入力端子の電圧と反転入力端子の電圧とを比較して、比較結果に応じてHレベル電圧またはLレベル電圧を出力する。具体的には、非反転入力端子の電圧が、反転入力端子の電圧以上である期間では、出力端子からHレベル電圧を出力し、非反転入力端子の電圧が、反転入力端子の電圧より低い期間では、出力端子からLレベル電圧を出力する。
比較器CMP1の出力端子からLレベル電圧が出力されている期間では、スイッチ素子Q7のゲートにLレベル電圧が印加されるとともに、インバータINV1を介してスイッチ素子Q6のゲートにHレベル電圧が印加される。これによれば、スイッチ素子Q6がオフ状態になるとともに、スイッチ素子Q7がオン状態になる。スイッチ素子Q6がオフ状態になると、いわゆるカレントミラー回路を構成するスイッチ素子Q8、Q9がオフ状態になり、スイッチ素子Q7に流れる電流源CS1の出力電流に応じた電流により、キャパシタC2が充電される。したがって、比較器CMP1の出力端子からLレベル電圧が出力されている期間では、キャパシタC2の両端電圧が上昇し、これに伴って比較器CMP1の非反転入力端子の電圧が上昇することになる。
一方、比較器CMP1の出力端子からHレベル電圧が出力されている期間では、スイッチ素子Q7のゲートにHレベル電圧が印加されるとともに、インバータINV1を介してスイッチ素子Q6のゲートにLレベル電圧が印加される。これによれば、スイッチ素子Q6がオン状態になるとともに、スイッチ素子Q7がオフ状態になる。スイッチ素子Q6がオン状態になると、いわゆるカレントミラー回路を構成するスイッチ素子Q8、Q9がオン状態になり、スイッチ素子Q8に流れる電流、すなわち電流源CS1の出力電流に応じた電流がスイッチ素子Q9に流れることになる。このため、スイッチ素子Q9に電流が流れることによって、キャパシタC2が放電される。したがって、比較器CMP1の出力端子からHレベル電圧が出力されている期間では、キャパシタC2の両端電圧が低下し、これに伴って比較器CMP1の非反転入力端子の電圧が低下することになる。
以上より、比較器CMP1の非反転入力端子の電圧の波形が三角波となり、この三角波の電圧と、比較器CMP1の反転入力端子の電圧と、の比較結果に応じて矩形波のPWM信号を生成される。
図2は、三角波PWM信号との関係を示す図である。図2において、V_CMPNEGは、比較器CMP1の反転入力端子の電圧を示し、V_SAWは、比較器CMP1の非反転入力端子の電圧を示し、V_OUTは、出力端子OUTから出力されるPWM信号の電圧を示す。また、V1は、直流電源Vref1の正極の電圧を示す。比較器CMP1の反転入力端子の電圧V_CMPNEGは、三角波閾値電圧設定部20により設定される。
[三角波閾値電圧設定部20の構成および動作]
三角波閾値電圧設定部20は、トランスファゲートTG1、TG2と、直流電源Vref1と、カウンタ21と、抵抗R1からR7と、NチャネルMOSFETで構成されるスイッチ素子Q1からQ5と、キャパシタC1と、を備える。
三角波閾値電圧設定部20は、トランスファゲートTG1、TG2と、直流電源Vref1と、カウンタ21と、抵抗R1からR7と、NチャネルMOSFETで構成されるスイッチ素子Q1からQ5と、キャパシタC1と、を備える。
トランスファゲートTG1の非反転入力端子と、トランスファゲートTG2の反転入力端子とには、インバータINV1の出力端子が接続される。トランスファゲートTG1の反転入力端子と、トランスファゲートTG2の非反転入力端子とには、比較器CMP1の出力端子が接続される。トランスファゲートTG1の入力端子には、抵抗R6と抵抗R7との接続点が接続される。トランスファゲートTG2の入力端子には、直流電源Vref1の正極が接続され、直流電源Vref1の負極には、基準電位源GNDが接続される。トランスファゲートTG1の出力端子と、トランスファゲートTG2の出力端子とには、比較器CMP1の反転入力端子が接続される。
トランスファゲートTG1、TG2は、比較器CMP1の出力端子から出力される電圧に応じて、比較器CMP1の反転入力端子の電圧を変化させる。具体的には、比較器CMP1の出力端子からLレベル電圧が出力されている期間では、トランスファゲートTG1がオン状態になるとともにトランスファゲートTG2がオフ状態になり、比較器CMP1の反転入力端子には、抵抗R6と抵抗R7との接続点の電圧が印加されることになる。一方、比較器CMP1の出力端子からHレベル電圧が出力されている期間では、トランスファゲートTG1がオフ状態になるとともにトランスファゲートTG2がオン状態になり、比較器CMP1の反転入力端子には、直流電源Vref1の正極の電圧が印加されることになる。
このため、比較器CMP1の出力端子からLレベル電圧が出力されている期間、すなわち比較器CMP1の非反転入力端子の電圧が上昇している期間では、比較器CMP1の反転入力端子の電圧が、抵抗R6と抵抗R7との接続点の電圧に設定されることになる。一方、比較器CMP1の出力端子からHレベル電圧が出力されている期間、すなわち比較器CMP1の非反転入力端子の電圧が低下している期間では、比較器CMP1の反転入力端子の電圧が、直流電源Vref1の正極の電圧に設定されることになる。
以上より、比較器CMP1の非反転入力端子の三角波の上限電圧は、抵抗R6と抵抗R7との接続点の電圧となり、比較器CMP1の非反転入力端子の三角波の下限電圧は、直流電源Vref1の正極の電圧となる。これら抵抗R6と抵抗R7との接続点の電圧は、カウンタ21のカウント値に応じて変化する。
定電圧源VREFには、抵抗R7の一端が接続され、抵抗R7の他端には、キャパシタC1を介して基準電位源GNDが接続されるとともに、トランスファゲートTG1の入力端子と、抵抗R1からR6のそれぞれの一端と、が接続される。抵抗R1からR5のそれぞれの他端には、スイッチ素子Q1からQ5のそれぞれのドレインが接続され、スイッチ素子Q1からQ5のそれぞれのソースと、抵抗R6の他端とには、基準電位源GNDが接続される。スイッチ素子Q1からQ5のそれぞれのゲートには、カウンタ21に設けられた端子P1からP5のそれぞれが接続される。
カウンタ21は、いわゆる5ビットのアップダウンカウンタであり、予め定められた周期でのゼロから「5」までのカウントアップと、予め定められた周期での「5」からゼロまでのカウントダウンと、を交互に繰り返し、端子P1からP5のそれぞれから出力する電圧を、カウント値に応じて変化させる。これによれば、カウンタ21のカウント値に応じて、スイッチ素子Q1からQ5のそれぞれのオンオフの状態が変化することになる。
図3は、カウンタ21のカウント値と、スイッチ素子Q1からQ5のそれぞれのオンオフの状態と、を示す図である。図3において、CNTは、カウンタ21のカウント値を示し、STQ1からSTQ5のそれぞれは、スイッチ素子Q1からQ5のそれぞれのオンオフの状態を示す。
カウント値CNTがゼロの場合には、スイッチ素子Q1からQ5の全てがオフ状態になる。カウント値CNTが「1」の場合には、スイッチ素子Q1のみがオン状態になり、スイッチ素子Q2からQ5がオフ状態になる。カウント値CNTが「2」の場合には、スイッチ素子Q1、Q2がオン状態になり、スイッチ素子Q3からQ5がオフ状態になる。カウント値CNTが「3」の場合には、スイッチ素子Q1からQ3がオン状態になり、スイッチ素子Q4、Q5がオフ状態になる。カウント値CNTが「4」の場合には、スイッチ素子Q1からQ4がオン状態になり、スイッチ素子Q5のみがオフ状態になる。カウント値CNTが「5」の場合には、スイッチ素子Q1からQ5の全てがオン状態になる。
スイッチ素子Q1からQ5の全てがオフ状態である場合には、抵抗R6と抵抗R7との接続点の電圧は、抵抗R6と抵抗R7とにより定電圧源VREFの電圧を分圧した電圧となる。
一方、スイッチ素子Q1のみがオン状態になると、抵抗R6に抵抗R1が並列接続された状態になる。このため、抵抗R6と抵抗R7との接続点の電圧は、抵抗R1、R6を並列接続したものと抵抗R7とにより定電圧源VREFの電圧を分圧した電圧となる。これによれば、スイッチ素子Q1からQ5の全てがオフ状態である場合と比べて、抵抗R6と抵抗R7との接続点の電圧は低くなる。
このため、仮に抵抗R1からR5のそれぞれの抵抗値が全て等しいものとすると、スイッチ素子Q1からQ5のうちオン状態であるものが増えるに従って、抵抗R6と抵抗R7との接続点の電圧が低くなることになる。すなわち、カウント値CNTがゼロの場合に、抵抗R6と抵抗R7との接続点の電圧が最も高くなり、カウント値CNTが増加するに従って、抵抗R6と抵抗R7との接続点の電圧が低下することになる。
以上より、カウンタ21と抵抗R1からR7とスイッチ素子Q1からQ5とを備える三角波閾値電圧設定部20は、抵抗R6と抵抗R7との接続点の電圧を、カウンタ21のカウント値に応じて設定する。これによれば、抵抗R6と抵抗R7との接続点の電圧により設定される三角波の上限電圧が、カウンタ21のカウント値に応じて設定されることになる。
以上の制御装置1によれば、以下の効果を奏することができる。
制御装置1は、三角波閾値電圧設定部20により、カウンタ21のカウントアップおよびカウントダウンの周期に応じて三角波の上限電圧を変化させる。このため、カウンタ21のカウントアップおよびカウントダウンの周期に応じて、PWM信号の周波数を変動させることができる。したがって、上述の電流制御用発振器を設けたり、高精度な電流源を複数設けたりする必要がないので、PWM信号の周波数ジッター動作を、簡易な構成で高精度に制御することができる。
また、制御装置1は、スイッチ素子Q1からQ5のそれぞれのオンオフの状態を、カウンタ21のカウント値に応じて設定する。このため、抵抗R6と抵抗R7との接続点の電圧を、カウンタ21のカウント値に応じて変化させることができる。したがって、カウンタ21のカウントアップおよびカウントダウンの周期に応じて、三角波の上限電圧を変化させることができる。
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の実施形態では、三角波生成部10は、三角波を生成するものとしたが、これに限らず、のこぎり波を生成するものとしてもよい。
また、上述の実施形態では、カウンタ21のカウントアップに応じて、三角波の上限電圧を低下させ、カウンタ21のカウントダウンに応じて三角波の上限電圧を上昇させることとした。しかし、これに限らず、カウンタ21のカウントアップに応じて、三角波の上限電圧を上昇させ、カウンタ21のカウントダウンに応じて三角波の上限電圧を低下させることとしてもよい。
また、上述の実施形態では、カウンタ21は、端子P1からP5の5つの端子を備えているものとしたが、端子の数は5つに限らず、例えば2つや6つであってもよい。端子の数と同数だけ、抵抗とスイッチ素子とを直接接続したものを、三角波閾値電圧設定部20に設けることになる。
また、上述の実施形態では、カウンタ21は、アップダウンカウンタであるものとしたが、これに限らず、アップカウンタやダウンカウンタであってもよい。
また、抵抗R1からR5のそれぞれの抵抗値は、等しくてもよいし、異なっていてもよい。
1;制御装置
10;三角波生成部
20;三角波閾値電圧設定部
21;カウンタ
10;三角波生成部
20;三角波閾値電圧設定部
21;カウンタ
Claims (5)
- 三角波またはのこぎり波を生成し、PWM方式のスイッチング電源におけるスイッチ素子をオンオフ制御する信号を当該三角波またはのこぎり波と、上限電圧および下限電圧に基づいて生成する制御装置であって、
予め定められた周期でカウントアップ、カウントダウンを繰り返すカウンタと、
前記カウンタのカウント値に応じて前記上限電圧および下限電圧のうち少なくともいずれかを設定する閾値電圧設定手段と、
前記三角波またはのこぎり波を出力する発振手段と、
該発振手段が出力する前記三角波の波高値と、前記閾値電圧設定手段において設定された前記上限電圧および下限電圧と、を比較して、前記スイッチ素子をオンオフ制御するパルス信号を前記PWM方式のスイッチング電源に出力する比較器と、
を備え、
前記発振手段は、
前記三角波またはのこぎり波の電圧が前記上限電圧まで上昇した場合に、当該三角波または、のこぎり波の電圧を低下させ、
前記三角波またはのこぎり波の電圧が前記下限電圧まで低下した場合に、当該三角波または、のこぎり波の電圧を上昇させることを特徴とする制御装置。 - 前記閾値電圧設定手段は、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定することを特徴とする請求項1に記載の制御装置。
- 前記閾値電圧設定手段は、
前記三角波またはのこぎり波の電圧が上昇している期間では、前記上限電圧を設定し、
前記三角波またはのこぎり波の電圧が低下している期間では、前記下限電圧を設定することを特徴とする請求項1または2に記載の制御装置。 - 前記閾値電圧設定手段は、
前記三角波またはのこぎり波の電圧が上昇している期間では、予め定められた複数の電圧の中から前記カウンタのカウンタ値に応じた電圧を選択して、前記上限電圧として設定し、
前記三角波またはのこぎり波の電圧が低下している期間では、予め定められた電圧を前記下限電圧として設定することを特徴とする請求項1に記載の制御装置。 - 前記閾値電圧設定手段は、
定電圧源と、
前記定電圧源に一端が接続された第1抵抗と、
前記第1抵抗の他端に一端が接続され、基準電位源に他端が接続された第2抵抗と、
前記第2抵抗の一端に一端が接続された複数の抵抗と、
前記複数の抵抗のそれぞれと対に設けられた複数のスイッチ素子と、を備え、
前記第1抵抗と前記第2抵抗との接続点の電圧を、前記上限電圧および前記下限電圧のうち少なくともいずれかとして設定し、
前記複数のスイッチ素子のそれぞれは、前記複数の抵抗のうち対に設けられた抵抗の他端と、前記基準電位源と、を前記カウンタのカウント値に応じて断続することを特徴とする請求項1から4のいずれかに記載の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018139635A JP2018164401A (ja) | 2018-07-25 | 2018-07-25 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018139635A JP2018164401A (ja) | 2018-07-25 | 2018-07-25 | 制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014221218A Division JP2016092880A (ja) | 2014-10-30 | 2014-10-30 | 制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018164401A true JP2018164401A (ja) | 2018-10-18 |
Family
ID=63861218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018139635A Pending JP2018164401A (ja) | 2018-07-25 | 2018-07-25 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018164401A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090271A (ja) * | 2019-12-03 | 2021-06-10 | ローム株式会社 | 電源制御装置 |
WO2023286459A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | 信号生成回路、スイッチング装置及びスイッチング電源装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003153526A (ja) * | 2001-11-06 | 2003-05-23 | Haruo Kobayashi | スイッチングレギュレータ回路 |
US20040096020A1 (en) * | 2002-10-29 | 2004-05-20 | Kyung-Oun Jang | EMI cancellation method and system |
JP2010263498A (ja) * | 2009-05-08 | 2010-11-18 | Fujitsu Semiconductor Ltd | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |
JP2010273131A (ja) * | 2009-05-21 | 2010-12-02 | Fujitsu Semiconductor Ltd | クロック生成回路、電源供給システム及び遅延時間調整部 |
JP2014155409A (ja) * | 2013-02-13 | 2014-08-25 | Denso Corp | スイッチング電源回路 |
JP2016092880A (ja) * | 2014-10-30 | 2016-05-23 | 新電元工業株式会社 | 制御装置 |
-
2018
- 2018-07-25 JP JP2018139635A patent/JP2018164401A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003153526A (ja) * | 2001-11-06 | 2003-05-23 | Haruo Kobayashi | スイッチングレギュレータ回路 |
US20040096020A1 (en) * | 2002-10-29 | 2004-05-20 | Kyung-Oun Jang | EMI cancellation method and system |
JP2010263498A (ja) * | 2009-05-08 | 2010-11-18 | Fujitsu Semiconductor Ltd | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |
JP2010273131A (ja) * | 2009-05-21 | 2010-12-02 | Fujitsu Semiconductor Ltd | クロック生成回路、電源供給システム及び遅延時間調整部 |
JP2014155409A (ja) * | 2013-02-13 | 2014-08-25 | Denso Corp | スイッチング電源回路 |
JP2016092880A (ja) * | 2014-10-30 | 2016-05-23 | 新電元工業株式会社 | 制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090271A (ja) * | 2019-12-03 | 2021-06-10 | ローム株式会社 | 電源制御装置 |
WO2023286459A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | 信号生成回路、スイッチング装置及びスイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4424546B2 (ja) | パルス幅変調回路 | |
US20090315530A1 (en) | Pulse controlled soft start scheme for buck converter | |
JP2007013916A (ja) | 信号生成装置 | |
JP2017038150A (ja) | 発振器 | |
US20180019747A1 (en) | Signal transmission circuit and driving device for switching element | |
JP2018164401A (ja) | 制御装置 | |
JP6161633B2 (ja) | デューティ・サイクル調整回路および方法 | |
KR102336095B1 (ko) | Dc/dc 컨버터 | |
CN106933296B (zh) | 振荡电路 | |
JP5576078B2 (ja) | Dc−dcコンバータ制御回路 | |
JP6354937B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
US10256726B2 (en) | Voltage conversion apparatus including output unit, comparator, delay circuit, and control circuit | |
JP5630895B2 (ja) | スイッチング電源回路 | |
JP2009240089A (ja) | モータ駆動回路 | |
JP2016092880A (ja) | 制御装置 | |
JP2014033425A (ja) | オシレーター | |
JP6799400B2 (ja) | 電源装置 | |
JP2016025825A (ja) | 電源回路 | |
TW201635688A (zh) | 具有斜率補償功能的切換模式電源供應器 | |
JP2019220824A (ja) | 発振回路および発振回路の制御方法 | |
KR100960799B1 (ko) | 지터링 방식의 발진기 | |
CN113126691B (zh) | 一种电流源电路和一种控制系统 | |
JP6261882B2 (ja) | 電流源回路 | |
JP7207990B2 (ja) | マスク回路 | |
JP6291947B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191023 |