JP6161633B2 - デューティ・サイクル調整回路および方法 - Google Patents
デューティ・サイクル調整回路および方法 Download PDFInfo
- Publication number
- JP6161633B2 JP6161633B2 JP2014555346A JP2014555346A JP6161633B2 JP 6161633 B2 JP6161633 B2 JP 6161633B2 JP 2014555346 A JP2014555346 A JP 2014555346A JP 2014555346 A JP2014555346 A JP 2014555346A JP 6161633 B2 JP6161633 B2 JP 6161633B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- duty cycle
- inverter
- control voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
Claims (16)
- 差動制御電圧発生回路を含むデューティ・サイクル調整回路(200)であって、
前記差動制御電圧発生回路は、可変電流源(201)と、第1のデルタ電圧発生器と、第2のデルタ電圧発生器と、制御電圧インバータ(218)とを含み、
前記可変電流源は、第1のp型電界効果トランジスタ(202)および第1のn型電界効果トランジスタ(219)を介して前記第1及び第2のデルタ電圧発生器へ入力電流を供給し、
前記第1のデルタ電圧発生器は、前記入力電流に応じて正のデルタ電圧(+δV)を出力し、前記第2のデルタ電圧発生器は、前記入力電流に応じて負のデルタ電圧(−δV)を出力し、
前記制御電圧インバータは、トリップ電圧(Vtrip)を供給し、前記トリップ電圧に前記正のデルタ電圧を加えた第1の制御電圧(Vcontrol)が第1のインバータ(223)に出力され、前記トリップ電圧に前記負のデルタ電圧を加えた第2の制御電圧(Vcontrol)が第2のインバータ(225)に出力され、
前記第1のインバータは、第1のクロック信号入力ノード(228)において受け取った第1の入力クロック信号と前記差動制御電圧発生回路から受け取った前記第1の制御電圧との和を含む第1のインバータ入力信号を受け取り、第1のクロック信号出力ノード(229)において第1の出力クロック信号を出力し、
前記第2のインバータは、第2のクロック信号入力ノード(230)において受け取った第2の入力クロック信号と前記差動制御電圧発生回路から受け取った前記第2の制御電圧との和を含む第2のインバータ入力信号を受け取り、第2のクロック信号出力ノード(231)において第2の出力クロック信号を出力する、デューティ・サイクル調整回路。 - 前記第1のインバータ両端間に並列に接続された第1のフィードバック抵抗器(222)と、前記第2のインバータ両端間に並列に接続された第2のフィードバック抵抗器(224)とをさらに備える、請求項1に記載のデューティ・サイクル調整回路。
- 前記第1のクロック信号入力ノードと前記第1のインバータとの間に直列に接続された第1のキャパシタ(226)と、前記第2のクロック信号入力ノードと前記第2のインバータとの間に直列に接続された第2のキャパシタ(227)とをさらに備える、請求項1または2に記載のデューティ・サイクル調整回路。
- 前記可変電流源が電流デジタル・アナログ変換器を備える、請求項1に記載のデューティ・サイクル調整回路。
- 前記第1及び第2の制御電圧の変化が、目標デューティ・サイクルを満たすように前記第1及び第2の出力クロック信号のデューティ・サイクルに基づく前記第1及び第2の制御電圧の閉ループ調整を含み、前記第1の出力クロック信号のデューティ・サイクルと前記第2の出力クロック信号のデューティ・サイクルは略等しい、請求項1に記載のデューティ・サイクル調整回路。
- 前記第1及び第2のデルタ電圧発生器の各々は、
p型電界効果トランジスタ(204)を介して電源(VDD)に接続し、前記第1のp型電界効果トランジスタ(202)を介して前記可変電流源(201)に接続する第1及び第2の符号選択p型電界効果トランジスタ(206、207)、(211、212)と、
n型電界効果トランジスタ(216)を介してグランドに接続し、前記第1のn型電界効果トランジスタ(219)を介して前記可変電流源(201)に接続する第1及び第2の符号選択n型電界効果トランジスタ(208、209)、(213、214)と、
第1及び第2の符号選択p型電界効果トランジスタと第1及び第2の符号選択n型電界効果トランジスタとの間に接続された抵抗器(210)、(215)とを含む、請求項1に記載のデューティ・サイクル調整回路。 - 前記制御電圧インバータは、前記第1のデルタ電圧発生器の前記抵抗器と前記第2のデルタ電圧発生器の前記抵抗器との間に接続される、請求項6に記載のデューティ・サイクル調整回路。
- 前記第1の制御電圧は、前記第1のデルタ電圧発生器の前記抵抗器と前記第1のインバータとの間に位置する第1の抵抗(220)を介して前記第1のインバータに供給され、
前記第2の制御電圧は、前記第2のデルタ電圧発生器の前記抵抗器と前記第2のインバータとの間に位置する第2の抵抗(221)を介して前記第1のインバータに供給される、請求項6に記載のデューティ・サイクル調整回路。 - 第1のインバータと第2のインバータを備えるデューティ・サイクル調整回路によるクロック信号のデューティ・サイクル調整のための方法であって、
第1のクロック信号入力部において第1の入力クロック信号を受け取るステップと、
差動制御電圧発生回路から第1の制御電圧を受け取るステップであって、前記第1の制御電圧はトリップ電圧にデルタ電圧を加えた電圧に略等しい、ステップと、
前記第1の入力クロック信号と前記第1の制御電圧との和を前記第1のインバータの入力部に入力するステップと、
前記第1のインバータの第1のクロック信号出力部において第1の出力クロック信号を出力するステップと、
第2のクロック信号入力部において第2の入力クロック信号を受け取るステップと、
差動制御電圧発生回路から第2の制御電圧を受け取るステップであって、前記第2の制御電圧はトリップ電圧からデルタ電圧を引いた電圧に略等しい、ステップと、
前記第2の入力クロック信号と前記第2の制御電圧との和を前記第2のインバータの入力部に入力するステップと、
前記第2のインバータの第2のクロック信号出力部において第2の出力クロック信号を出力するステップと、
前記第1及び第2の出力クロック信号のデューティ・サイクルを変化させるように前記差動制御電圧発生回路によって前記第1及び第2の制御電圧を変化させるステップと、を含む方法。 - 前記デューティ・サイクル調整回路が、前記第1のインバータの両端間に並列に接続された第1のフィードバック抵抗器と、前記第2のインバータの両端間に並列に接続された第2のフィードバック抵抗器とをさらに備える、請求項9に記載の方法。
- 前記デューティ・サイクル調整回路が、前記第1のクロック信号入力部と前記第1のインバータとの間に直列に接続された第1のキャパシタと、前記第2のクロック信号入力部と前記第2のインバータとの間に直列に接続された第2のキャパシタとをさらに備える、請求項9または10に記載の方法。
- 前記第1及び第2の制御電圧を変化させるステップは、前記デルタ電圧を変化させるステップを含む、請求項9に記載の方法。
- 前記差動制御電圧発生回路は、トリップ電圧を供給する制御電圧インバータを含む、請求項9に記載の方法。
- 前記差動制御電圧発生回路が、可変電流源を備え、前記デルタ電圧が、前記可変電流源によって変えられる、請求項12に記載の方法。
- 前記可変電流源が電流デジタル・アナログ変換器を備える、請求項14に記載の方法。
- 前記第1及び第2の制御電圧を変化させるステップが、目標デューティ・サイクルを満たすように前記第1及び第2の出力クロック信号のデューティ・サイクルに基づく前記第1及び第2の制御電圧の閉ループ調整を含み、前記第1の出力クロック信号のデューティ・サイクルと前記第2の出力クロック信号のデューティ・サイクルは略等しい、請求項9に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/367,777 | 2012-02-07 | ||
US13/367,777 US8536917B2 (en) | 2012-02-07 | 2012-02-07 | Duty cycle adjustment circuit |
PCT/IB2013/050356 WO2013118000A1 (en) | 2012-02-07 | 2013-01-15 | Duty cycle adjustment circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015509672A JP2015509672A (ja) | 2015-03-30 |
JP6161633B2 true JP6161633B2 (ja) | 2017-07-12 |
Family
ID=48902363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014555346A Expired - Fee Related JP6161633B2 (ja) | 2012-02-07 | 2013-01-15 | デューティ・サイクル調整回路および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8536917B2 (ja) |
JP (1) | JP6161633B2 (ja) |
CN (1) | CN104094524B (ja) |
DE (1) | DE112013000872B4 (ja) |
WO (1) | WO2013118000A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9762211B2 (en) * | 2015-11-03 | 2017-09-12 | Samsung Electronics Co., Ltd | System and method for adjusting duty cycle in clock signals |
CN105281712B (zh) * | 2015-11-04 | 2018-06-19 | 四川九洲电器集团有限责任公司 | 一种基带信号占空比保护方法及保护电路 |
US9882570B1 (en) * | 2016-12-23 | 2018-01-30 | Inphi Corporation | Compact high speed duty cycle corrector |
US10326460B2 (en) | 2017-01-19 | 2019-06-18 | Samsung Electronics Co., Ltd. | Wide-range local oscillator (LO) generators and apparatuses including the same |
EP3514955B1 (en) * | 2018-01-19 | 2021-12-15 | Socionext Inc. | Clock distribution circuit and method for duty cycle correction |
WO2020154989A1 (zh) * | 2019-01-30 | 2020-08-06 | 华为技术有限公司 | 占空比调整方法、控制器芯片及闪存设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04266211A (ja) * | 1991-02-21 | 1992-09-22 | Nec Eng Ltd | パルス幅調整回路 |
JPH04326622A (ja) * | 1991-04-26 | 1992-11-16 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
JPH07106927A (ja) * | 1993-10-01 | 1995-04-21 | Hitachi Commun Syst Inc | デューティ補正回路 |
KR100281898B1 (ko) * | 1998-07-21 | 2001-02-15 | 윤종용 | 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법 |
JP4015937B2 (ja) * | 2002-12-06 | 2007-11-28 | 松下電器産業株式会社 | デューティ比補正回路 |
KR100510515B1 (ko) | 2003-01-17 | 2005-08-26 | 삼성전자주식회사 | 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치 |
US7271635B2 (en) * | 2004-07-15 | 2007-09-18 | Micron Technology | Method and apparatus for reducing duty cycle distortion of an output signal |
US7598779B1 (en) * | 2004-10-08 | 2009-10-06 | Altera Corporation | Dual-mode LVDS/CML transmitter methods and apparatus |
US7525358B1 (en) * | 2005-06-17 | 2009-04-28 | National Semiconductor Corporation | Duty-cycle correction for clock receiver |
US7456667B2 (en) * | 2006-12-22 | 2008-11-25 | Taylor Stewart S | Electrical signal duty cycle modification |
US7518425B2 (en) * | 2007-02-05 | 2009-04-14 | Promos Technologies Pte.Ltd | Circuit and technique for adjusting and accurately controlling clock duty cycles in integrated circuit devices |
US7570094B2 (en) | 2007-06-22 | 2009-08-04 | Promos Technologies Pte.Ltd. | Automatic duty cycle correction circuit with programmable duty cycle target |
US7940103B2 (en) | 2009-03-09 | 2011-05-10 | Micron Technology, Inc. | Duty cycle correction systems and methods |
JP2012178670A (ja) * | 2011-02-25 | 2012-09-13 | Asahi Kasei Electronics Co Ltd | バッファ回路 |
-
2012
- 2012-02-07 US US13/367,777 patent/US8536917B2/en not_active Expired - Fee Related
-
2013
- 2013-01-15 CN CN201380008073.9A patent/CN104094524B/zh not_active Expired - Fee Related
- 2013-01-15 WO PCT/IB2013/050356 patent/WO2013118000A1/en active Application Filing
- 2013-01-15 JP JP2014555346A patent/JP6161633B2/ja not_active Expired - Fee Related
- 2013-01-15 DE DE112013000872.6T patent/DE112013000872B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
DE112013000872B4 (de) | 2017-03-09 |
DE112013000872T5 (de) | 2014-10-30 |
US8536917B2 (en) | 2013-09-17 |
JP2015509672A (ja) | 2015-03-30 |
US20130200934A1 (en) | 2013-08-08 |
WO2013118000A1 (en) | 2013-08-15 |
CN104094524A (zh) | 2014-10-08 |
CN104094524B (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6161633B2 (ja) | デューティ・サイクル調整回路および方法 | |
US8947141B2 (en) | Differential amplifiers, clock generator circuits, delay lines and methods | |
KR100861919B1 (ko) | 다 위상 신호 발생기 및 그 방법 | |
US6501313B2 (en) | Dynamic duty cycle adjuster | |
US7944262B2 (en) | Duty correction circuit | |
KR20120005833A (ko) | 오실레이터 | |
US20170324402A1 (en) | Power efficient high speed latch circuits and systems | |
US6603339B2 (en) | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator | |
KR100724559B1 (ko) | 레벨 쉬프터 | |
US20090267698A1 (en) | Dual supply inverter for voltage controlled ring oscillator | |
KR101053543B1 (ko) | 클럭 듀티 보정회로 | |
EP2916441B1 (en) | Charge pump circuit | |
JP2014033425A (ja) | オシレーター | |
US10355683B2 (en) | Correcting duty cycle and compensating for active clock edge shift | |
Köse et al. | Digitally controlled wide range pulse width modulator for on-chip power supplies | |
US11128284B2 (en) | Control circuit for controlling signal rising time and falling time | |
JP2016032132A (ja) | 電子部品及び情報処理装置 | |
US7675339B2 (en) | System and method for generating a delayed clock signal of an input clock signal | |
KR20040019966A (ko) | 데이터 드라이버 | |
US10756710B2 (en) | Integrated ring oscillator clock generator | |
US20190319455A1 (en) | Device and method for generating duty cycle | |
US20190229710A1 (en) | Clock distribution | |
TWI600279B (zh) | 信號產生電路以及工作週期調整電路 | |
US20160191030A1 (en) | Voltage controlled delay circuit and voltage controlled oscillator including the same | |
WO2003090355A2 (en) | Integrated circuit with clock signal duty cycle control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6161633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |