JP2015509672A - デューティ・サイクル調整回路および方法 - Google Patents

Abstract

【課題】コンピュータ・ハードウェア・システムにおけるクロック信号のデューティ・サイクルの調整回路を提供する。【解決手段】デューティ・サイクル調整回路は、クロック信号入力ノードと、クロック信号出力ノードと、クロック信号入力ノードに結合された制御電圧発生回路と、クロック信号入力ノードにおいて受け取った入力クロック信号と制御電圧発生回路から受け取った制御電圧との和を含むインバータ入力信号を受け取るように、およびクロック信号出力ノードにおいて出力クロック信号を出力するように構成された第１のインバータであって、制御電圧の変化が出力クロック信号のデューティ・サイクルを変化させるように構成された、第１のインバータとを含む。【選択図】図２

Description

本開示は、一般にコンピュータ・ハードウェアの分野、より詳細にはコンピュータ・ハードウェア・システムにおけるクロック信号のデューティ・サイクルの調整のための回路に関する。

エレクトロニクスおよびコンピューティング・システムは、例えばデータ送信機といったシステムの様々な構成要素のタイミングを制御するためにクロック信号を用いる。現代のエレクトロニクス・システムは、非常に高速で動作するクロック回路を必要とする場合がある。例えば、コンピュータ間の高速の入出力リンクは、毎秒２０ギガビットを超える送信機速度が必要となる場合がある規格に適合しなければならない。そうした速度では、エレクトロニクス・システムの構成要素を制御するクロック信号のデューティ・サイクルが重要である。クロック信号のデューティ・サイクルは、クロック信号が第２の論理状態、例えば論理的にローを示す時間の量に対するクロック信号が第１の論理状態、例えば論理的にハイを示す時間の量を指す。クロック信号が第１の論理状態を示す時間の量が、クロック信号が第２の論理状態を示す時間の量と同じである場合、クロック信号は、５０％のデューティ・サイクルを示す。デューティ・サイクルひずみは、特定のクロック信号が示す所望のデューティ・サイクルからの変動である。多くの現代のエレクトロニクス・システムが適正な動作のために精密なクロック信号を必要とするため、クロック信号のデューティ・サイクルひずみは、高速エレクトロニクス・システムにおいて性能劣化を引き起す可能性がある。例えば、データがクロックの両方の半サイクルで送信される高速データ送信システムにおいては、いかなるクロック・デューティ・サイクルひずみもデータのアイ開口（eye opening）、したがって、システム全体の信頼性に直接影響を及ぼす。

タイミングをとるためにクロック信号の立ち上がりおよび立ち下がりエッジの両方を使用するシステムに対しては、最適でないクロック信号デューティ・サイクルにより、クロック信号をより低いクロック周波数に設定することが必要となり、システムの性能を低下させる場合がある。例えば、わずか５％（例えば、５０％から４５％へ）のデューティ・サイクル誤差により、システムクロックが最大１０％低い最大速度で動作することが必要となり、システムの性能に著しい影響をもたらす場合がある。多相のクロックシステムでは、特性上、５０％のデューティ・サイクルで動作することが望まれる対称波形が必要な場合が多い。しかし、他の用途では、５０％以外のデューティ・サイクルが必要となる場合がある。５０％でないデューティ・サイクルの１つの用途は、ラッチに関連づけられたセットアップ・ホールドのオーバーヘッドを低減するために、エッジ・ラッチではなくパルスモード・ラッチが用いられるデジタル・クロッキングにおいてである。実際のデューティ・サイクルは、通常、正確には所望の値を有していない。クロック信号がシステムのある点において（例えば、オンチップ電圧制御発振器の出力部において）、必要とされるデューティ・サイクルを有しているとしても、デューティ・サイクルは、クロック信号がバッファされ、チップの全体にわたって分配されるにつれて、必要とされるパーセンテージから逸脱するようになる。

本発明は、クロック信号のデューティ・サイクルひずみを調整可能なデューティ・サイクル調整回路及び方法を提供することを目的とする。

一態様において、デューティ・サイクル調整回路は、クロック信号入力ノードと、クロック信号出力ノードと、クロック信号入力ノードに結合された制御電圧発生回路と、クロック信号入力ノードで受け取った入力クロック信号と制御電圧発生回路から受け取った制御電圧との和を含むインバータ入力信号を受け取るように、およびクロック信号出力ノードにおいて出力クロック信号を出力するように構成された第１のインバータであって、制御電圧の変化が出力クロック信号のデューティ・サイクルを変化させるように構成された、第１のインバータとを含む。

別の態様において、第１のインバータを備えるデューティ・サイクル調整回路によるクロック信号のデューティ・サイクル調整のための方法は、クロック信号入力部において入力クロック信号を受け取るステップと、制御電圧発生回路から制御電圧を受け取るステップと、入力クロック信号と制御電圧との和を第１のインバータの入力部に入力するステップと、第１のインバータのクロック信号出力部において出力クロック信号を出力するステップと、出力クロック信号のデューティ・サイクルを変化させるように制御電圧発生回路によって制御電圧を変化させるステップとを含む。

さらなる特徴は、本発明の例示的な実施形態の技法によって実現される。他の実施形態について本明細書において詳細に説明し、これらは、特許請求されるものの一部と見なされる。例示的な実施形態の特徴についてよりよく理解するために、説明および図面を参照されたい。

ここで、いくつかの図において同様の要素が同様に番号付けされている図面を参照する。

デューティ・サイクル調整回路の実施形態を示す回路図である。 差動デルタ（δ）電圧発生器を有する差動デューティ・サイクル調整回路の実施形態を示す回路図である。 クロック・デューティ・サイクルの閉ループ調整のための方法の実施形態を示す流れ図である。 デューティ・サイクル調整回路についてある時間にわたるデューティ・サイクルの変化の実施形態を示すグラフである。 デューティ・サイクル調整回路について入力電流設定値に対するデューティ・サイクルひずみの実施形態を示すグラフである。

デューティ・サイクル調整回路、およびデューティ・サイクル調整回路を動作させる方法の実施形態が提供され、例示的な実施形態について以下詳細に論じる。クロック信号は、抵抗性のフィードバックを有する交流（ＡＣ）結合のインバータに基づく、デューティ・サイクルを修復し、きれいにするための回路に入力されうる。抵抗性フィードバックは、インバータを、インバータの出力部においておよそ５０％のデューティ・サイクルを有するクロック信号を出力するための平衡状態であるインバータのトリップ点（Ｖ_ｔｒｉｐ）にバイアスする。デューティ・サイクルのさらなる制御および調整は、インバータの入力部においてクロック信号に制御電圧（Ｖ_{ｃｏｎｔｒｏｌ}）を加算することによって実現される。Ｖ_{ｃｏｎｔｒｏｌ}は、Ｖ_ｔｒｉｐにデルタ電圧（δＶ）を加えたものに等しい。δＶの変化によって、ある範囲にわたってインバータの出力部においてクロック信号のデューティ・サイクルを変化させることができ、それにより、必要に応じてシステムの要求を満たすようにデューティ・サイクルを調整することができる。デューティ・サイクル調整回路は、閉ループ・システムであってもよく、すなわち、出力クロック信号のデューティ・サイクルをシステムに対する目標デューティ・サイクルに維持するために、δＶをインバータの出力部においてクロック信号のデューティ・サイクルの測定値に基づいて変化させてもよい。

Ｖ_{ｃｏｎｔｒｏｌ}（すなわち、Ｖ_ｔｒｉｐ＋δＶ）は、任意の適切な回路を使用して、生成され、変えられうる。一部の実施形態において、Ｖ_ｔｒｉｐは、デューティ・サイクル調整回路におけるメイン・インバータと実質的に同一の制御電圧インバータから取り出されてもよい。制御電圧インバータは、制御電圧入力部においてＶ_ｔｒｉｐをメイン・インバータに提供するためにＶ_ｔｒｉｐにバイアスされる。δＶは、Ｖ_ｔｒｉｐに加算されるプログラム可能なオフセット電圧を含む。δＶは、一部の実施形態においてプログラム可能な電流源／シンクによって生成されてもよい。他の実施形態において、δＶ発生器は、抵抗器と直列に接続された可変電流源（電流デジタル・アナログ変換器など）を備えてもよく、一部の実施形態において、可変電流源出力の調整によって抵抗器両端間にδＶが生成される。さらに、差動デューティ・サイクル調整回路を備える実施形態において、２つのＶ_{ｃｏｎｔｒｏｌ}電圧である、Ｖ_ｔｒｉｐ＋δＶおよびＶ_ｔｒｉｐ−δＶが生成されうる。

図１は、デューティ・サイクル調整回路１００の実施形態を示す回路図である。デューティ・サイクル調整回路１００は、クロック入力部１０１、制御電圧入力部１０２、制御電圧抵抗器１０３、キャパシタ１０４、インバータ入力ノード１０５、インバータ１０６、フィードバック抵抗器１０７、およびクロック出力部１０８を含む。制御電圧入力部１０２は、Ｖ_ｔｒｉｐ＋δＶに等しいＶ_{ｃｏｎｔｒｏｌ}をインバータ入力ノード１０５に供給し、ここでＶ_{ｃｏｎｔｒｏｌ}がクロック入力部１０１から受け取ったクロック信号に加算され、インバータ１０６に供給される。クロック出力部１０８における出力クロック信号のデューティ・サイクルは、Ｖ_{ｃｏｎｔｒｏｌ}の変化によって変化させることができ、このＶ_{ｃｏｎｔｒｏｌ}の変化がδＶの変化によって実現される。δＶを変化させるために任意の適切な回路を使用することができる。閉ループ制御によってδＶを変化させてもよく、すなわち、出力クロック信号を、デューティ・サイクル調整回路１００を含むシステムによって要求される目標デューティ・サイクルに維持するために、δＶをクロック出力部１０８において観測された出力クロック信号のデューティ・サイクルに基づいて変化させてもよい。δＶのこの閉ループ調整は、任意の適切な論理回路によって行われうる。

図２は、差動δＶ発生器を含む差動デューティ・サイクル調整回路２００の実施形態を示す回路図である。デューティ・サイクル調整回路は、クロック出力部２２９および２３１において差動クロック信号を出力する。デューティ・サイクル調整回路２００は、可変電流源２０１から入力電流を受け取る。可変電流源２０１からの入力電流は、ｐ型の電界効果トランジスタ（ｐＦＥＴ）２０２およびｎ型電界効果トランジスタ２１９を介して１対の差動δＶ発生器へ供給される。第１のδＶ発生器は、ｐＦＥＴ２０６および２０７、抵抗器２１０、ｎ型電界効果トランジスタ（ｎＦＥＴ）２０８および２０９を含み、ｎＦＥＴ２１６を介してグラウンドに、およびｐＦＥＴ２０４を介してＶ_ｄｄ電源２０３に接続される。第２のδＶ発生器は、ｐＦＥＴ２１１および２１２、抵抗器２１５、ｎ型電界効果トランジスタ（ｎＦＥＴ）２１３および２１４を含み、ｎＦＥＴ２１７を介してグラウンドに、およびｐＦＥＴ２０５を介してＶ_ｄｄ電源２０３に接続される。ｐＦＥＴ２０６／２０７およびｎＦＥＴ２０８／２０９は、第１のδＶ発生器に対する符号選択トランジスタとして動作する。同様に、ｐＦＥＴ２１１／２１２およびｎＦＥＴ２１３／２１４は、第２のδＶ発生器に対する符号選択トランジスタとして動作する。トランジスタ２０６／２１１および２０９／２１４がオンで、トランジスタ２０７／２１２および２０８／２１３がオフの場合、抵抗器２１０両端間の電圧は、＋δＶに等しく、抵抗器２１５両端間の電圧は、−δＶに等しい。同様に、トランジスタ２０７／２１２および２０８／２１３がオンで、トランジスタ２０６／２１１および２０９／２１４がオフの場合、抵抗器２１０両端間の電圧は、−δＶに等しく、抵抗器２１５両端間の電圧は、＋δＶに等しい。Ｖ_ｔｒｉｐは、制御電圧インバータ２１８によって供給され、この制御電圧インバータ２１８は、インバータ２２３および２２５と同じＶ_ｔｒｉｐを実質的に有するように選択されたインバータである。上で論じたような様々なトランジスタの状態に応じて、Ｖ_ｔｒｉｐ＋δＶまたはＶ_ｔｒｉｐ−δＶに等しい第１のＶ_{ｃｏｎｔｒｏｌ}が抵抗器２２０を介してインバータ２２３の入力部に供給され、ここで第１のＶ_{ｃｏｎｔｒｏｌ}がキャパシタ２２６を介して提供される第１のクロック入力信号２２８に加算される。同様に上で論じたような様々なトランジスタの状態に応じて、Ｖ_ｔｒｉｐ−δＶまたはＶ_ｔｒｉｐ＋δＶに等しい第２のＶ_{ｃｏｎｔｒｏｌ}が抵抗器２２１を介してインバータ２２５の入力部に供給され、ここで第２のＶ_{ｃｏｎｔｒｏｌ}がキャパシタ２２７を介して供給される第２のクロック入力信号２３０に加算される。フィードバック抵抗器２２２は、インバータ２２３両端間に接続され、フィードバック抵抗器２２４は、インバータ２２５両端間に接続される。インバータ２２３および２２５によってクロック出力部２２９および２３１に出力されるクロック信号は、差動出力クロック信号である。クロック出力部２２９および２３１において観測された差動出力クロック信号のデューティ・サイクルに基づいて可変電流源２０１を制御して、デューティ・サイクル調整回路２００を備えるシステムに対する目標デューティ・サイクルを満たすことができ、差動出力クロック信号のデューティ・サイクルが実質的に同一のデューティ・サイクルを有するように同時に調整されうる。クロック出力部２２９および２３１において観測されたデューティ・サイクルに基づいて＋δＶおよび−δＶを閉ループ調整するための可変電流源２０１の制御は、任意の適切な論理回路によって行われうる。

図３は、クロック・デューティ・サイクルの閉ループ調整のための方法３００の実施形態を示す流れ図である。方法３００は、デューティ・サイクル調整回路、例えば図１のデューティ・サイクル調整回路１００または図２のデューティ・サイクル調整回路２００と共に任意の適切な論理回路において実施されうる。初めにブロック３０１において、Ｖ_ｔｒｉｐ＋δＶに等しいＶ_{ｃｏｎｔｒｏｌ}が、抵抗性のフィードバック・ループ（例えば、図１のフィードバック抵抗器１０７、または図２のフィードバック抵抗器２２２もしくは２２４）を有するインバータ（例えば、図１のインバータ１０６、または図２のインバータ２２３もしくは２２５）の入力部において入力クロック信号に加算される。次いで、図３のブロック３０２において、インバータの出力部において出力クロック信号のデューティ・サイクルが求められる。次いで、ブロック３０３において、この出力クロック信号デューティ・サイクルがデューティ・サイクル調整回路を含むシステム対する目標クロック・デューティ・サイクルと比較される。次いで、フローは、ブロック３０４に進み、ここでインバータの出力部における目標クロック・デューティ・サイクルを満たすようにδＶを変化させる。δＶは、任意の適切な回路によって任意の適切なやり方で変えられてもよい。

図４は、経時的なデューティ・サイクルの変化の例を示すグラフ４００を示し、例示的なデューティ・サイクル調整回路によってデューティ・サイクルを変化させることができる有効な範囲を示す。ライン４０１は、上方向のデューティ・サイクル調整の範囲を示し、ライン４０２は、下方向のデューティ・サイクル調整の範囲を示す。δＶの調整によって全ての範囲のデューティ・サイクル調整（すなわち、０％から１００％まで）を行うことはできないが、デューティ・サイクルを、一部の実施形態において約４５％から約５５％まで効果的に調整することができ、このことは多くのコンピューティング・システムに対する目標デューティ・サイクルの要求を満たすのに十分である。図５は、例示的なデューティ・サイクル調整回路について、入力電流（すなわち、δＶの生成のために提供される電流）に対するデューティ・サイクルひずみ（ピコセカンドを単位とするＤＣＤ）の例を示すグラフ５００を示す。デューティ・サイクルひずみは、特定のクロック信号が示す目標デューティ・サイクルからの変動である。図５に示すように、ＤＣＤは適切な入力電流を供給することによってゼロに設定され、それによって、デューティ・サイクル調整回路のインバータの出力部において目標クロック・デューティ・サイクルを実現することができる。

例示的な実施形態の技術的な効果および利点は、エレクトロニクス・システムに対する目標デューティ・サイクルを実現し維持するためのある値の範囲にわたるクロック・デューティ・サイクルの変化を含む。

本明細書で使用される術語は、特定の実施形態について説明することだけを目的とし、本発明を限定することは意図されていない。本明細書で使用されるように、単数形「１つの」（「ａ」）、「１つの」（「ａｎ」）、および「その」（「ｔｈｅ」）は、文脈で明確にそうでないと述べない限り、複数形を同様に含むことが意図されている。用語「備える」（「ｃｏｍｐｒｉｓｅ」）または「備えている」（ｃｏｍｐｒｉｓｉｎｇ）あるいはその両方は、本明細書において使用される場合、述べた特徴、整数、ステップ、動作、要素、または構成要素、あるいはそれら全ての存在を具体的に述べるが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはそれら全ての存在や追加を除外しないことがさらに理解されるであろう。

以下の特許請求の範囲における全てのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の対応する構造、材料、行為、および均等物は、具体的に特許請求されるような他の特許請求される要素と共に機能を実行するためのいかなる構造、材料、または行為をも含むことが意図されている。本発明の記載は、例示および説明のために提示されており、網羅的であること、または開示された形態の本発明に限定されることは意図されていない。本発明の範囲および趣旨から逸脱せずに、多くの変更形態および変形形態が当業者には明らかであろう。実施形態は、本発明の原理および実際の用途について最良の説明を行うために、および当業者が考えられる特定の使用法に適するような様々な変更形態を有する様々な実施形態に対して本発明を理解することができるように選択され、記載された。

Claims (20)

1. クロック信号入力ノードと、
   クロック信号出力ノードと、
   前記クロック信号入力ノードに結合された制御電圧発生回路と、
   前記クロック信号入力ノードにおいて受け取った入力クロック信号と前記制御電圧発生回路から受け取った制御電圧との和を含むインバータ入力信号を受け取るように、および前記クロック信号出力ノードにおいて出力クロック信号を出力するように構成された第１のインバータであって、前記制御電圧の変化が前記出力クロック信号のデューティ・サイクルを変化させるように構成された、前記第１のインバータと
   を備えるデューティ・サイクル調整回路。
2. 前記第１のインバータ両端間に並列に接続されたフィードバック抵抗器をさらに備える、請求項１に記載のデューティ・サイクル調整回路。
3. 前記クロック信号入力ノードと前記第１のインバータとの間に直列に接続されたキャパシタをさらに備える、請求項１に記載のデューティ・サイクル調整回路。
4. 前記制御電圧が前記第１のインバータのトリップ電圧にデルタ電圧を加えたものに等しく、前記制御電圧の変化が前記デルタ電圧の変化を含む、請求項１に記載のデューティ・サイクル調整回路。
5. 前記制御電圧発生回路が、前記トリップ電圧にバイアスされた第２のインバータを備える、請求項４に記載のデューティ・サイクル調整回路。
6. 前記制御電圧発生回路が、抵抗器と直列の可変電流源を備え、前記デルタ電圧が、前記可変電流源によって変えられる、請求項４に記載のデューティ・サイクル調整回路。
7. 前記可変電流源が電流デジタル・アナログ変換器を備える、請求項６に記載のデューティ・サイクル調整回路。
8. 前記制御電圧発生回路が、前記デルタ電圧を出力するように構成されたプログラム可能な電流源を備える、請求項４に記載のデューティ・サイクル調整回路。
9. 前記デューティ・サイクル調整回路が差動デューティ・サイクル調整回路を備え、
   前記制御電圧発生回路が、正のデルタ電圧および負のデルタ電圧を生成するように構成され、前記トリップ電圧に前記デルタ電圧を加えたものに等しい第１の制御電圧を前記第１のインバータに出力し、さらに前記トリップ電圧から前記デルタ電圧を引いたものに等しい第２の制御電圧を第３のインバータに出力するように構成された、請求項４に記載のデューティ・サイクル調整回路。
10. 前記制御電圧の変化が、目標デューティ・サイクルを満たすように前記出力クロック信号の前記デューティ・サイクルに基づく前記制御電圧の閉ループ調整を含む、請求項１に記載のデューティ・サイクル調整回路。
11. 第１のインバータを備えるデューティ・サイクル調整回路によるクロック信号のデューティ・サイクル調整のための方法であって、
    クロック信号入力部において入力クロック信号を受け取るステップと、
    制御電圧発生回路から制御電圧を受け取るステップと、
    前記入力クロック信号と前記制御電圧との和を前記第１のインバータの入力部に入力するステップと、
    前記第１のインバータのクロック信号出力部において出力クロック信号を出力するステップと、
    前記出力クロック信号のデューティ・サイクルを変化させるように前記制御電圧発生回路によって前記制御電圧を変化させるステップと
    を含む方法。
12. 前記デューティ・サイクル調整回路が、前記第１のインバータ両端間に並列に接続されたフィードバック抵抗器をさらに備える、請求項１１に記載の方法。
13. 前記デューティ・サイクル調整回路が、前記クロック信号入力部と前記第１のインバータとの間に直列に接続されたキャパシタをさらに含む、請求項１１に記載の方法。
14. 前記制御電圧が、前記第１のインバータのトリップ電圧にデルタ電圧を加えたものに等しく、前記制御電圧を変化させるステップが、前記デルタ電圧を変化させるステップを含む、請求項１１に記載の方法。
15. 前記制御電圧発生回路が、前記トリップ電圧にバイアスされた第２のインバータを備える、請求項１４に記載の方法。
16. 前記制御電圧発生回路が、抵抗器と直列の可変電流源を備え、前記デルタ電圧が、前記可変電流源によって変えられる、請求項１４に記載の方法。
17. 前記可変電流源が電流デジタル・アナログ変換器を備える、請求項１６に記載の方法。
18. 前記制御電圧発生回路が、前記デルタ電圧を出力するように構成されたプログラム可能な電流源を備える、請求項１４に記載の方法。
19. 前記デューティ・サイクル調整回路が差動デューティ・サイクル調整回路を備え、前記方法が、
    前記制御電圧発生回路による、正のデルタ電圧および負のデルタ電圧を生成するステップと、
    前記トリップ電圧に前記デルタ電圧を加えたものに等しい第１の制御電圧を前記第１のインバータに出力するステップと、
    前記トリップ電圧から前記デルタ電圧を引いたものに等しい第２の制御電圧を第３のインバータに出力するステップと
    をさらに含む、請求項１４に記載の方法。
20. 前記制御電圧を変化させるステップが、目標デューティ・サイクルを満たすように前記出力クロック信号の前記デューティ・サイクルに基づく前記制御電圧の閉ループ調整を含む、請求項１１に記載の方法。

Images