JP2012178670A - バッファ回路 - Google Patents

Abstract

【課題】入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。
【解決手段】バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路１０は、出力信号ＳＯのデューティー比に応じて、入力信号ＳＩ´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路１０は、出力信号ＳＯのデューティー比を目的デューティー比に変更した上で、その出力信号ＳＯを出力することができる。
【選択図】図１

Description

本発明は、バッファ回路に関し、特に複数の差動増幅回路等の増幅回路を互いに縦列に接続して構成されたバッファ回路に関する。

様々な電子回路で、例えばインピーダンスを変換したり、出力能力を確保したりするために、バッファ回路が用いられることがある。このバッファ回路を用いて構成された電子回路として、例えば特許文献１のダイナミック型分周器がある。
まず、図９を参照して、このダイナミック型分周器等に用いられている一般的な回路構成のバッファ回路１００の回路構成を説明する。
図９に示すバッファ回路１００は、入力信号入力端子１０１Ａ，１０１Ｂ、出力信号出力端子１０２Ａ，１０２Ｂ、段数ｎの差動増幅回路部１０３−１〜１０３−ｎを備えて構成される。

このバッファ回路１００は、増幅回路部として段数ｎの差動増幅回路部１０１−１〜１０１−ｎを互いに縦列に接続して構成される。段数ｎは、バッファ回路１００の後段に接続される負荷の容量等に応じて決まる。段数ｎの差動増幅回路部１０１−１〜１０１−ｎは、抵抗素子ＲＡ，ＲＢと、増幅素子（Ｎチャネルトランジスタ）ＴＡ，ＴＢと、定電流原Ｉとを備えて構成され、それらの回路構成は共に同じである。なお、差動増幅回路部１０１−１〜１０１−ｎの回路構成が共に同じであるため、便宜的に同じ素子には同じ符号を付する。

入力信号入力端子１０１Ａは、差動信号の正極側の入力信号ＳＩ＋を入力する端子である。また、入力信号入力端子１０１Ｂは、差動信号の負極側の入力信号ＳＩ−を入力する端子である。
出力信号出力端子１０２Ａは、差動信号の正極側の入力信号ＳＯ＋を出力する端子である。また、出力信号出力端子１０２Ｂは、差動信号の負極側の出力信号ＳＯ−を出力する端子である。
抵抗素子ＲＡは、入力側の端子が電圧ＶＤＤを出力する電源に接続され、出力側の端子がＮチャネルトランジスタＴＡのドレイン端子に接続される。抵抗素子ＲＢは、入力側の端子が電圧ＶＤＤの電源に接続され、出力側の端子がＮチャネルトランジスタＴＢのドレイン端子に接続される。なお、抵抗素子ＲＡ，ＲＢの抵抗値は、共に同じである。

ＮチャネルトランジスタＴＡは、ゲート端子が入力信号入力端子１０１Ａに接続され、ソース端子が定電流源Ｉの負極側の端子に接続され、ドレイン端子が抵抗素子ＲＡに接続される。ＮチャネルトランジスタＴＢは、ゲート端子が入力信号入力端子１０１Ｂに接続され、ソース端子が定電流源Ｉの負極側の端子に接続され、ドレイン端子が抵抗素子ＲＢに接続される。このＮチャネルトランジスタＴＡとＮチャネルトランジスタＴＢとで、差動対回路を構成している。また、ＮチャネルトランジスタＴＡ，ＴＢのサイズは、共に同じである。

定電流源Ｉは、負極側の端子がＮチャネルトランジスタＴＡ，ＴＢのソース端子に接続され、正極側の端子が電圧ＶＳＳのグラウンドに接続される。
このバッファ回路１００の動作は、入力信号ＳＩ＋の電圧と入力信号ＳＩ−の電圧とが同じである時に、ＮチャネルトランジスタＴＡ，ＴＢのゲート端子−ドレイン端子間の電圧は共に同じになる。このため、ＮチャネルトランジスタＴＡ，ＴＢのドレイン電流は、共に同じになり、定電流源Ｉから流れる電流の１／２になる。
このドレイン電流は、それぞれ抵抗値が共に同じである抵抗素子ＲＡ，ＲＢに流れる。このため、抵抗素子ＲＡ，ＲＢでの電圧ＶＤＤの電圧降下で決まる差動増幅回路部１０１−１の出力である出力信号ＳＯ＋´，ＳＯ−´は、共に同じになる。

入力信号入力端子１０１Ａから入力された入力信号ＳＩ＋の電圧が、入力信号入力端子１０１Ｂから入力された入力信号ＳＩ−の電圧よりも大きい時には、ＮチャネルトランジスタＴＡのゲート端子−ドレイン端子間の電圧が、ＮチャネルトランジスタＴＢのゲート端子−ドレイン端子間の電圧より大きくなる。このため、ＮチャネルトランジスタＴＡのドレイン電流は、ＮチャネルトランジスタＴＢのドレイン電流より大きくなる。従って、抵抗素子ＲＡによる電圧降下は、抵抗素子ＲＢによる電圧降下より大きくなる。このため、出力信号出力端子−から出力された出力信号ＳＯ−の電圧は、出力信号出力端子＋から出力された出力信号ＳＯ＋の電圧より小さくなる。

また、これとは逆に、入力信号入力端子１０１Ａから入力された入力信号ＳＩ＋の電圧が、入力信号入力端子１０１Ｂから入力された入力信号ＳＩ−の電圧より小さい時には、ＮチャネルトランジスタＴＡのゲート端子−ドレイン端子間の電圧がＮチャネルトランジスタＴＢのゲート端子−ドレイン端子間の電圧より小さくなる。このため、ＮチャネルトランジスタＴＡのドレイン電流は、ＮチャネルトランジスタＴＢのドレイン電流より小さくなる。従って、抵抗素子ＲＡによる電圧降下は、抵抗素子ＲＢによる電圧降下より小さくなる。このため、出力信号ＳＯ−の電圧は、出力信号出力端子ＳＯ＋の電圧より大きくなる。

このバッファ回路１００においては、バッファ回路１００に入力された入力信号ＳＩ＋の直流成分と、入力信号ＳＩ−の直流成分とが同じである場合には、その直流成分の影響を受けて、バッファ回路１００から出力された出力信号ＳＯ＋，ＳＯ−のデューティー比が、本来のデューティー比と異なることがない。但し、バッファ回路１００に入力された入力信号ＳＩ＋の直流成分と、入力信号ＳＩ−の直流成分とが異なる場合がある。すると、その直流成分の影響を受けることで、バッファ回路１００から出力された出力信号ＳＯ＋，ＳＯ−のデューティー比が変化してしまうことがある。そこで、入力信号ＳＩ＋，ＳＩ−の直流成分を除去する機能を追加したバッファ回路がある。そこで、図１０を参照して、入力信号の直流成分を除去する機能が追加された一般的なバッファ回路２００の回路構成を説明する。

図１０に示すバッファ回路２００は、図９に示したバッファ回路１００が備えている各回路部を備えて構成される。しかしながら、初段の差動増幅回路部２０１−１は、差動増幅回路部１０１−１が備えていた各素子に加えて、さらに抵抗素子ＲＣ，ＲＤと、直流成分除去用容量素子（直流成分除去部）２０１Ａ，２０１Ｂとを備えて構成される。
直流成分除去用容量素子２０１Ａは、入力側の端子が入力信号入力端子１０１Ａに接続され、出力側の端子が初段の差動増幅回路部２０１−１を構成するＮチャネルトランジスタＴＡのゲート端子に接続される。そして、直流成分除去用容量素子２０１Ａは、入力信号入力端子１０１Ａから入力された入力信号ＳＩ＋の直流成分を除去する。

また、直流成分除去用容量素子２０１Ｂは、入力側の端子が入力信号入力端子１０１Ｂに接続され、出力側の端子が初段の差動増幅回路部２０１−１を構成するＮチャネルトランジスタＴＢのゲート端子に接続される。そして、入力信号入力端子１０１Ｂから入力された入力信号ＳＩ−の直流成分を除去する。
抵抗素子ＲＣは、入力側の端子がＮチャネルトランジスタＴＡのゲート端子に接続され、出力側の端子がＮチャネルトランジスタＴＡのドレイン端子に接続される。また、抵抗素子ＲＤは、入力側の端子がＮチャネルトランジスタＴＢのゲート端子に接続され、出力側の端子がＮチャネルトランジスタＴＢのドレイン端子に接続される。この抵抗素子ＲＣ，ＲＤは、ＮチャネルトランジスタＴＡ，ＴＢの動作点を決めるために、このようにＮチャネルトランジスタＴＡ，ＴＢのゲート端子とドレイン端子との間に接続されている。

直流動作の場合には、抵抗素子ＲＡ，ＲＢに電流が流れることがない。このため、ＮチャネルトランジスタＴＡ，ＴＢのゲート端子の電圧とドレイン電圧とは、共に同じになる。従って、ＮチャネルトランジスタＴＡ，ＴＢに流れる電流も、共に同じになる。この時、抵抗素子ＲＡ，ＲＢによる電圧降下は同じである。このため、動作点ではＮチャネルトランジスタＴＡ，ＴＢのゲート電圧及びドレイン電圧の全てが同じになる。

このように、直流成分除去用容量素子２０１Ａ，２０１Ｂによって、入力信号入力端子１０１Ａ，１０１Ｂから入力された入力信号ＳＩ＋，ＳＩ−の直流成分を除去することができる。よって、ＮチャネルトランジスタＴＡ，ＴＢのゲート端子へ入力された入力信号ＳＩ＋，ＳＩ−は、動作点を中心として変化する交流成分のみの信号になる。
上記で説明したように、バッファ回路２００においては、直流成分を除去することができるようになっている。このため、入力信号ＳＩ＋の直流成分と入力信号ＳＩ−の直流成分とが異なる場合であっても、その直流成分の影響を受けてバッファ回路２００から出力された出力信号ＳＯ＋，ＳＯ−のデューティー比が、本来のデューティー比と異なることがない。

特開平０５−０６３５５７号公報

しかしながら、上記のバッファ回路１００，２００に入力された入力信号ＳＩ＋，ＳＩ−の交流成分が、何らかの影響を受けて歪んでいる場合には、入力信号ＳＩ＋の交流成分と入力信号ＳＩ−の交流成分とが異なることがある。すると、バッファ回路１００，２００から出力された出力信号ＳＯ＋，ＳＯ−のデューティー比が、本来のデューティー比と異なることがあった。
そこで、本発明は、上記の課題に鑑み、入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供することを目的とする。

本発明によるバッファ回路は、上記の目的を達成するために、下記のように構成される。
まず、本発明による第１のバッファ回路は、入力信号の直流成分を除去する直流成分除去部と、複数の増幅回路部が互いに縦列で接続され、前記直流成分除去部により直流成分が除去された入力信号を前記複数の増幅回路部により増幅する入力信号増幅部と、前記入力信号増幅部により増幅された信号を出力信号として出力する際に、前記出力信号のデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された入力信号に、前記入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる負帰還回路部とを備えたことを特徴とする。

上記の第１のバッファ回路によれば、直流成分除去部が、入力信号の直流成分を除去し、入力信号増幅部が、直流成分が除去された入力信号を増幅する。そして、負帰還回路部が、入力信号増幅部により増幅された信号を出力信号として出力する際に、入力信号の交流成分が、何らかの影響を受けて歪んでいる場合には、出力信号のデューティー比が、本来のデューティー比と異なることがある。

そこで、負帰還回路部が、出力信号のデューティー比が予め決定された所望の値となるように、直流成分除去部により直流成分が除去された入力信号に、入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる。これにより、バッファ回路は、出力信号のデューティー比を目標デューティー比に、徐々に近づけていく。そして、バッファ回路は、入力信号の交流成分の歪み等の影響をなるべく受けることなく、出力信号のデューティー比を目標デューティー比に変更した上で、その出力信号を出力することが可能になる。

次に、本発明による第２のバッファ回路は、前記負帰還回路部は、前記出力信号のデューティー比に応じた直流成分のデューティー比信号を検出するデューティー比検出部と、前記デューティー比検出部により検出されたデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成する直流成分信号生成部とを備えたことを特徴とする。

上記の第２のバッファ回路によれば、負帰還回路部では、まず、デューティー比検出部が、出力信号のデューティー比に応じた直流成分のデューティー比信号を検出する。次に、直流成分信号生成部が、デューティー比検出部により検出されたデューティー比を目標デューティー比に近づくように、直流成分除去部により直流成分が除去された信号に、出力信号の交流成分に応じた直流成分の直流成分信号を生成する。

つまり、負帰還回路部は、出力信号のデューティー比を検出し、出力信号のデューティー比が目標デューティー比になるように、直流成分が除去された信号に、出力信号の交流成分に応じた直流成分の直流成分信号を加えるような負帰還をかけるようになっている。これにより、バッファ回路は、入力信号増幅部を構成する複数の増幅回路部のトランジスタ等の増幅素子の動作点を決めて、出力信号のデューティー比を目標デューティー比に変更した上で、その出力信号を出力することが可能になる。

次に、本発明による第３のバッファ回路は、前記直流成分除去部は、前記入力信号を入力する入力信号入力端子と、前記入力信号増幅部の入力側との間に接続された直流成分除去用容量素子を備えたことを特徴とする。
上記の第３のバッファ回路によれば、コンデンサ等の直流成分除去用容量素子が、入力信号の直流成分を除去する。これにより、直流成分除去部は、入力信号増幅部の入力側に、直流成分を除去した交流信号成分のみの入力信号を出力することが可能になる。

次に、本発明による第４のバッファ回路は、前記デューティー比検出部は、自検出部の入力側と、自検出部の出力側との間に接続された抵抗素子と、自検出部の出力側と、グラウンドとの間に接続された容量素子とを備え、自検出部の前記抵抗素子と自検出部の前記容量素子とで、ローパスフィルタとして機能することを特徴とする。
上記の第４のバッファ回路によれば、デューティー比検出部が、自検出部の抵抗素子と自検出部の容量素子とを備えているため、ローパスフィルタとして機能する。これにより、デューティー比検出部は、出力信号の交流成分を除去し、出力信号のデューティー比に応じた直流成分電圧のデューティー比信号を出力することが可能になる。

次に、本発明による第５のバッファ回路は、前記直流成分信号生成部は、２つの入力信号の差分電圧を増幅する差動増幅回路部を備えたことを特徴とする。
上記の第５のバッファ回路によれば、直流成分信号生成部では、差動増幅回路部が、２つの入力信号の差分電圧を増幅する。上述したように、入力信号増幅部は、直流成分が除去された入力信号に、出力信号の交流成分に応じた直流成分の直流成分信号が加えられた入力信号を増幅し、それを出力信号として出力する。このような負帰還がかかることによって、差動増幅回路部に入力された２つの入力信号の電圧は等しくなっていく。
このようにして、直流成分信号生成部は、デューティー比が目標デューティー比に徐々に近づくように、直流成分が除去された信号に加える直流成分の直流成分信号を生成することが可能になる。

本発明による第６のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、自信号生成部の出力側との間に接続された抵抗素子を備えたことを特徴とする。
上記の第６のバッファ回路によれば、差動増幅回路部の出力端子側に抵抗素子を接続することによって、差動増幅回路部の出力端子から出力された差動増幅信号に含まれる直流成分以外の成分を除去して、その差動増幅信号の直流成分だけを入力信号増幅部の入力側に入力させることが可能となる。

本発明による第７のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする。
上記の第７のバッファ回路によれば、差動増幅回路部の出力端子側に抵抗素子を接続することによって、入力信号増幅部の入力インピーダンスを高く保ったままの状態で、差動増幅回路部の出力端子から出力された差動増幅信号の直流成分を入力信号増幅部の入力側に入力させることが可能となる。

次に、本発明による第８のバッファ回路は、前記直流成分信号生成部は、前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする。
上記の第８のバッファ回路によれば、直流成分信号生成部は、差動増幅回路部に入力される基準信号の基準電圧を調整することによって、出力信号のデューティー比を目標デューティー比に変更することが可能になる。例えば、出力信号のデューティー比を５０％にするためには、差動増幅回路部の正転入力端子に入力される基準信号の電圧が、出力信号の中心電圧になるようにすれば良い。

次に、本発明による第９のバッファ回路は、前記直流成分信号生成部は、前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部の差動対の相互コンダクタンスに基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする。

上記の第９のバッファ回路によれば、直流成分信号生成部は、例えば差動増幅回路部の差動対のトランジスタ等の増幅素子のサイズを調整することによって、差動増幅回路部の差動対の相互コンダクタンスが変わり、出力信号のデューティー比を目標デューティー比にすることが可能になる。例えば、出力信号のデューティー比を５０％にするためには、一例として、直流成分生成部の一対の抵抗素子の抵抗値を同じにした上で、直流成分生成部の差動対のトランジスタ等の増幅素子のサイズを同じにすれば良い。

次に、本発明による第１０のバッファ回路は、前記差動増幅回路部は、前記出力信号の差動信号のいずれか一方の極側の信号又は前記出力信号のシングルエンド信号と、前記基準信号とを入力し、前記出力信号と前記基準信号との差分電圧を増幅することを特徴とする。
上記の第１０のバッファ回路によれば、差動増幅回路部が、出力信号のシングルエンド信号又は出力信号の差動信号のいずれか一方の信号の電圧と、基準信号の電圧との２つの入力信号の大きさに応じて、直流成分の差動増幅信号（オフセット信号）を出力する。なお、入力信号に歪みがある場合には、入力信号増幅部から出力された出力信号のＨｉｇｈ（Ｈ）レベルである期間の長さと、Ｌｏｗ（Ｌ）レベルである期間の長さと（デューティー比）が本来のデューティー比と異なる。そこで、バッファ回路は、入力信号に差動増幅信号を加えていくことにより、入力信号増幅部から出力される出力信号のデューティー比を目標デューティー比に変更することが可能になる。

本発明による第１１のバッファ回路は、前記差動増幅回路部は、前記出力信号の差動信号を入力し、前記出力信号の差動信号の差分電圧を増幅することを特徴とする。
上記の第１１のバッファ回路によれば、差動増幅回路部が、出力信号の差動信号の正極側の信号と、負極側の信号との大きさに応じて、直流成分の差動増幅信号を出力する。なお、入力信号に歪みがある場合には、入力信号増幅部から出力された出力信号のデューティー比が本来のデューティー比と異なる。そこで、バッファ回路は、入力信号に差動増幅信号を加えていくことにより、入力信号増幅部から出力される出力信号のデューティー比を目標デューティー比に変更することが可能になる。

本発明によるバッファ回路において、負帰還回路部は、出力信号のデューティー比が目標デューティー比になるように、直流成分除去部により直流成分が除去された入力信号に、入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる。これにより、バッファ回路は、入力信号の交流成分の歪み等の影響をなるべく受けることなく、目標デューティー比で出力信号を出力することができる。

第１実施形態に係るバッファ回路１０の回路構成を示すブロック図である。 バッファ回路１０でデューティー比を変更する前の入力信号ＳＩ及び出力信号ＳＯの電圧を示す波形図である。 バッファ回路１０でデューティー比を変更した後の入力信号ＳＩ及び出力信号ＳＯの電圧を示す波形図である。 第２実施形態に係るバッファ回路２０の回路構成を示すブロック図である。 バッファ回路２０でデューティー比を変更する前の入力信号ＳＩ＋，ＳＩ−及び出力信号ＳＯ＋，ＳＯ−の電圧を示す波形図である。 バッファ回路２０でデューティー比を変更した後の入力信号ＳＩ＋，ＳＩ−及び出力信号ＳＯ＋，ＳＯ−の電圧を示す波形図である。 第３実施形態に係るバッファ回路３０の回路構成を示すブロック図である。 第４実施形態に係るバッファ回路４０の回路構成を示すブロック図である。 従来技術における一般的な回路構成のバッファ回路１００の回路構成を示すブロック図である。 従来技術における一般的な回路構成のバッファ回路２００の回路構成を示すブロック図である。

以下、添付図面を参照しながら、本発明によるバッファ回路の実施形態を詳細に説明する。なお、図面の説明において、同一の構成要部、素子等には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
（バッファ回路１０の構成）
まず、図１を参照して、第１実施形態に係るバッファ回路１０の回路構成を説明する。
図１に示すバッファ回路１０は、入力信号入力端子１１と、出力信号出力端子１２と、基準信号入力端子１３と、直流成分除去部（直流成分除去用容量素子）１４と、入力信号増幅部１５と、デューティー比検出部１６と、直流成分生成部１７とを備えて構成される。なお、バッファ回路１０は、差動信号ではなく、シングルエンド信号（単相交流信号）を入出力するものである。なお、各実施形態の説明においては、出力信号ＳＯの目標デューティー比が５０％であるものとして説明する。また、この目標デューティー比については、５０％に限定されない。

入力信号入力端子１１は、バッファ回路１０に入力される入力信号ＳＩを入力する端子である。
出力信号出力端子１２は、バッファ回路１０から出力される出力信号ＳＯを出力する端子である。
基準信号入力端子１３は、基準電圧を得るための基準信号ＳＲを入力する端子である。この基準信号ＳＲは直流成分の信号である。なお、出力信号ＳＯのデューティー比を例えば５０％にするためには、差動増幅回路部（差動増幅器）１７Ａの正転入力端子に入力される基準信号ＳＲの電圧が、出力信号ＳＯの中心電圧になるようにすれば良い。

直流成分除去用容量素子１４は、直流成分除去用容量素子２０１Ａ，２０１Ｂに対応するものであり、入力信号ＳＩの直流成分を除去して、入力信号ＳＩの交流成分を入力信号増幅部１５に出力する。直流成分除去用容量素子１４は、入力側の端子が入力信号入力端子１１に接続され、出力側の端子が入力信号増幅部１５の入力側に接続される。

入力信号増幅部１５は、増幅回路部として段数ｎのインバータ１５−１〜１５−ｎを備えて構成される。インバータ１５−１〜１５−ｎは、縦列に接続された増幅段を構成しており、直流成分除去用容量素子１４によって直流成分が除去された信号と、直流成分生成部１７によって生成された直流成分の信号とを合わせた信号である入力信号ＳＩ´を入力する。そして、インバータ１５−１〜１５−ｎは、入力信号ＳＩ´を増幅した信号である出力信号ＳＯを出力する。インバータ１５−１〜１５−ｎは初段のインバータ１５−ｎに入力信号ＳＩ´が入力され、最終段のインバータ１５−ｎから入力信号ＳＩ´の直流成分に応じた電圧の信号が出力される。その信号が、バッファ回路１０から出力される出力信号ＳＯになる。なお、ここでは、入力信号増幅部１５のインバータ１５−１〜１５−ｎの段数ｎが偶数であり、バッファ回路１０の入力信号ＳＩを正転させた出力信号ＳＯを出力するものとして説明する。

デューティー比検出部１６は、抵抗素子１６Ａと、容量素子１６Ｂとを備えて構成される。
抵抗素子１６Ａは、入力側の端子がデューティー比検出部１６の出力側に接続され、出力側の端子が増幅演算器１７Ａの反転入力端子に接続される。
容量素子１６Ｂは、入力側の端子が抵抗素子１６Ａの出力側の端子に接続され、出力側の端子がグラウンドに接続される。

デューティー比検出部１６は、例えば、抵抗素子１６Ａと容量素子１６Ｂとで回路が構成されており、ローパスフィルタとして機能する。そして、デューティー比検出部１６は、入力信号増幅部１５によって増幅された信号、つまりバッファ回路１０の出力信号ＳＯを入力する。そして、デューティー比検出部１６は、入力された出力信号ＳＯのデューティー比を検出し、その検出されたデューティー比に応じた電圧のデューティー比信号ＳＤを出力する。このデューティー比信号ＳＤは、直流成分の信号である。

直流成分生成部１７は、増幅演算器１７Ａと、抵抗素子１７Ｂとを備えて構成される。
増幅演算器１７Ａは、２つある入力端子のうちの反転入力端子にデューティー比検出部１６から出力されたデューティー比信号ＳＤが入力され、正転入力端子に基準信号入力端子１３から入力された基準信号ＳＲが入力される。そして、増幅演算器１７Ａは、デューティー比信号ＳＤと基準信号ＳＲとの差分電圧を増幅し、増幅された電圧の信号である差動増幅信号ＳＡＯを出力する。

抵抗素子１７Ｂは、入力側の端子が増幅演算器１７Ａの出力端子に接続され、出力側の端子が入力信号増幅部１５の入力側に接続される。この抵抗素子１７Ｂは、入力信号増幅部１５の入力インピーダンスを高く保ったままの状態で、差動増幅回路部１７Ａの出力端子から出力された差動増幅信号ＳＡＯの直流成分を入力信号増幅部１５の入力側に入力させるために接続されている。
この直流成分生成部１７は、デューティー比検出部１６によって検出されたデューティー比信号ＳＤの電圧に応じた直流成分の信号を生成するようになっている。そして、直流成分生成部１７によって生成された直流成分の信号が、入力信号増幅部１５の入力側に入力される。

このように、上記のデューティー比検出部１６と直流成分生成部１７とで、入力信号増幅部１５によって増幅された出力信号ＳＯのデューティー比を検出し、そのデューティー比に応じた直流成分を生成する。そして、入力信号増幅部１５に入力される入力信号ＳＩ´の直流成分が、インバータ１５−１〜１５−ｎを構成するトランジスタ等の動作点を決めるようになっている。つまり、デューティー比検出部１６と直流成分生成部１７とは、入力信号増幅部１５の入出力間で負帰還をかける負帰還回路部を構成している。このような負帰還をかけることによって、定常状態ではデューティー比信号ＳＤの電圧と、基準信号ＳＲの電圧とがほぼ等しくなる。従って、バッファ回路１０は、基準信号ＳＲの電圧を調整することによって、入力信号ＳＩの交流成分の歪み等の影響に関係なく、出力信号ＳＯのデューティー比を目標デューティー比に変更した上で、その出力信号ＳＯを出力することができる。

（バッファ回路１０の動作）
続いて、図２及び図３を参照して、上記の第１実施形態に係るバッファ回路１０の回路動作を説明する。
まず、直流成分除去用容量素子１４は、入力信号入力端子１１から入力された入力信号ＳＩの直流成分を除去する。このため、入力信号増幅部１５には、入力信号ＳＩ´の直流成分をなくした交流成分の入力信号ＳＩ´が入力される。そして、入力信号増幅部１５で増幅された信号が、出力信号ＳＯとして出力される。ところが、入力信号ＳＩ´は、図２に示すように、その電圧が正である時に大きく歪んでいる。

入力信号増幅部１５に入力された入力信号ＳＩ´の電圧がインバータ１５−１の閾値電圧より大きい場合には、インバータ１５−１に入力された信号の電圧がＬレベルである期間が本来の期間より短くなり、出力信号出力端子１２から出力された出力信号ＳＯの電圧がＬレベルである期間も本来の期間より短くなる。しかしながら、バッファ回路１０は、上記で説明したようにデューティー比検出部１６と直流成分生成部１７とで構成された負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させるような負帰還がかかるようになっている。なお、出力信号ＳＯの周期をＴＡ、出力信号ＳＯのＨレベルである時間をＴＨとすると、出力信号ＳＯのデューティー比をＴＨ／ＴＡ×１００のように表すことができる。

差動増幅回路部１７Ａの反転入力端子に入力されたデューティー比信号ＳＤの電圧が、差動増幅回路部１７Ａの正転入力端子に入力された基準信号ＳＲの電圧より大きくなるにつれて、差動増幅回路部１７Ａの出力端子から出力された差動増幅信号（オフセット信号）ＳＡＯの電圧は小さくなる。そして、入力信号増幅部１５に入力された入力信号ＳＩ´を、インバータ１５−１の閾値電圧より小さくするような負帰還がかかる。これにより、出力信号出力端子１２から、図３に示すようなＬレベルである期間とＨレベルである期間とが目標デューティー比になった出力信号ＳＯが出力される。

また、これとは逆に、入力信号増幅部１５に入力された入力信号ＳＩ´の電圧が、インバータ１５−１の閾値電圧より小さい場合には、インバータ１５−１に入力された入力信号ＳＩ´の電圧がＨレベルである期間が本来の期間より短くなり、また出力信号出力端子１２から出力された出力信号ＳＯの電圧がＨレベルである期間も本来の期間より短くなる。
しかしながら、負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させるような負帰還がかかるようになっている。

差動増幅回路部１７Ａの反転入力端子に入力されたデューティー比信号ＳＤの電圧が、差動増幅回路部１７Ａの正転入力端子に入力された基準信号ＳＲの電圧より小さくなるにつれて、差動増幅回路部１７Ａの出力端子から出力された差動増幅信号ＳＡＯの電圧は大きくなる。そして、入力信号増幅部１５に入力された入力信号ＳＩ´を、インバータ１５−１の閾値電圧より大きくなるような負帰還がかかる。これにより、出力信号出力端子１２から、出力信号ＳＯの電圧がＨレベルである期間が目標デューティー比になった出力信号ＳＯが出力される。

このように、差動増幅回路部１７Ａの反転入力端子に入力されたデューティー比信号ＳＤの電圧に応じて、上記で説明した２通りの負帰還の動作がかかるため、最後には出力信号ＳＯのデューティー比を５０％程度に収束させることができる。
このようにして、バッファ回路１０は、差動増幅回路部１７Ａに入力されたデューティー比信号ＳＤと基準信号ＳＲとの差分電圧に応じて、入力信号ＳＩ´の直流成分をさらに小さくするような負帰還、又は入力信号ＳＩ´の直流成分をさらに大きくするような２通りの負帰還がかかるようになっている。これにより、出力信号ＳＯのデューティー比を徐々に５０％に近づけていく。そして、最後には出力信号ＳＯのデューティー比を５０％程度に収束させることができる。

なお、バッファ回路１０は、差動増幅回路部１７Ａに入力された基準信号ＳＲの電圧を調整することで、入力信号ＳＩの交流成分の歪み等の影響に関係なく、デューティー比が目標ューティー比に変更された出力信号ＳＯを出力することができる。
また、以上説明したバッファ回路１０は、インバータ１５−１〜１５−ｎの段数ｎが偶数であり、バッファ回路１０の入力信号ＳＩを正転させた信号を出力するものであった。しかしながら、インバータ１５−１〜１５−ｎの段数ｎが奇数であり、入力された信号を反転させた信号を出力するようなバッファ回路であっても良い。この場合には、差動増幅回路部１７Ａの正転入力端子に入力される信号と反転入力端子に入力される信号とを互いに入れ替えさえすれば、同様に上記で説明したような負帰還がかかり、出力信号ＳＯのデューティー比を５０％程度に収束させることができる。

（第２実施形態）
（バッファ回路２０の構成）
続いて、図４を参照して、第２実施形態に係るバッファ回路２０の回路構成を説明する。
図４に示すバッファ回路２０は、図９に示した従来技術における一般的な回路構成のバッファ回路１００の全体を、入力信号増幅部２１として備えている。さらに、バッファ回路２０は、バッファ回路２００の直流成分除去用容量素子２０１Ａ，２０１Ｂを備える。また、バッファ回路２０は、デューティー比検出部２６と、直流成分生成部２７とを備える。なお、このバッファ回路２０は、差動信号を入出力するものである。

直流成分除去用容量素子２０１Ａは、入力側の端子が入力信号入力端子１０１Ａに接続され、出力側の端子が初段の差動増幅回路部１０３−１のＮチャネルトランジスタＴＡのゲート端子に接続される。また、直流成分除去用容量素子２０１Ｂは、入力側の端子が入力信号入力端子１０１Ｂに接続され、出力側の端子が初段の差動増幅回路部１０３−１のＮチャネルトランジスタＴＢのゲート端子に接続される。

デューティー比検出部２６は、機能的にバッファ回路１０のデューティー比検出部１６に対応するものである。このデューティー比検出部２６は、抵抗素子２６Ａ，２６Ｂと、容量素子２６Ｃ，２６Ｄとを備えて構成される。
抵抗素子２６Ａ，２６Ｂは、機能的に抵抗素子１６Ａに対応するものである。抵抗素子２６Ａは、入力側の端子がデューティー比検出部２６の入力側に接続され、出力側の端子が差動増幅回路部２７Ａの増幅素子（Ｎチャネルトランジスタ）ＴＡのゲート端子に接続される。また、抵抗素子２６Ｂは、入力側の端子がデューティー比検出部２６の入力側に接続され、出力側の端子が差動増幅回路部２７Ａの増幅素子（Ｎチャネルトランジスタ）ＴＢのゲート端子に接続される。

容量素子２６Ｃ，２６Ｄは、機能的にバッファ回路１０の容量素子１６Ｂに対応するものである。容量素子２６Ｃは、入力側の端子が抵抗素子ＲＡの出力側の端子に接続され、出力側の端子がグラウンドに接続される。また、容量素子２６Ｄは、入力側の端子が抵抗素子ＲＢの出力側の端子に接続され、出力側の端子がグラウンドに接続される。
つまり、バッファ回路２００におけるデューティー比検出部２６も、バッファ回路１００におけるデューティー比検出部１６と同様にローパスフィルタとして機能する。そして、デューティー比検出部１６は、抵抗素子ＲＡ側に出力信号ＳＯ＋を入力し、抵抗素子ＲＢ側に出力信号ＳＯ−を入力する。そして、デューティー比検出部２６は、入力された出力信号ＳＯ＋，ＳＯ−のデューティー比を検出し、検出されたデューティー比に応じた電圧のデューティー比信号ＳＤ＋，ＳＤ−を出力する。

直流成分生成部２７は、機能的に直流成分生成部１７に対応するものである。この直流成分生成部２７は、差動増幅回路部２７Ａと、容量素子２７Ｂ，２７Ｃと、抵抗素子２７Ｄ，２７Ｅとを備えて構成される。
差動増幅回路部２７Ａは、機能的にバッファ回路１０の増幅演算器１７Ａに対応するものである。段数ｎの差動増幅回路部１０３−１〜１０３−ｎと同じ素子を備え、各素子同士が同じ接続方法で接続されて構成される。差動増幅回路部２７ＡのトランジスタＴＡのゲート端子は、抵抗素子２６Ｂの出力側の端子に接続される。差動増幅回路部２７ＡのトランジスタＴＡのドレイン端子は、容量素子２７Ｂの入力側の端子に接続される。差動増幅回路部２７ＢのトランジスタＴＢのゲート端子は、抵抗素子２６Ａの出力側の端子に接続される。差動増幅回路部２７ＡのトランジスタＴＢのドレイン端子は、容量素子２７Ｃの入力側の端子に接続される。

つまり、増幅演算器２７Ａの反転入力端子に対応するトランジスタＴＢのゲート端子に、デューティー比検出部２６から出力されたデューティー比信号ＳＤ＋が入力される。また、増幅演算器２７Ａの正転入力端子に対応するトランジスタＴＡのゲート端子に、デューティー比検出部２６から出力されたデューティー比信号ＳＤ−が入力される。そして、増幅演算器２７Ａは、デューティー比信号ＳＤ＋とデューティー比信号ＳＤ−との差分電圧を増幅し、増幅された電圧の信号である差動増幅信号ＳＡＯ＋，ＳＡＯ−を出力する。つまり、増幅演算器２７Ａには、基準信号ＳＲは入力されていない。

容量素子２７Ｂは、入力側の端子が差動増幅回路部２７ＡのトランジスタＴＡのドレイン端子に接続され、出力側の端子がグラウンドに接続される。容量素子２７Ｃは、入力側の端子が差動増幅回路部２７ＡのトランジスタＴＢのドレイン端子に接続され、出力側の端子がグラウンドに接続される。この容量素子２７Ｂ，２７Ｃは、必ず接続しなくてはならないものではないが、ローパスフィルタとして機能するデューティー比検出部２６を構成している容量素子２６Ｃ，２６Ｄと同様に、差動増幅回路部２７Ａの出力端子から出力された差動増幅信号ＳＡＯ＋，ＳＡＯ−に含まれている直流成分以外の成分を除去する。差動増幅回路部２７Ａの前後で、差動増幅信号ＳＡＯ＋，ＳＡＯ−の直流成分以外の成分を除去することにより、差動増幅信号ＳＡＯ＋，ＳＡＯ−の直流成分だけを入力信号増幅部２１の入力側に入力させることができる。

抵抗素子２７Ｄ，２７Ｅは、機能的にバッファ回路１０の抵抗素子１７Ｂに対応するものである。抵抗素子２７Ｄは、入力側の端子は容量素子２７Ｂの入力側の端子に接続され、出力側の端子は差動増幅回路部１０３−１のトランジスタＴＢのゲート端子に接続される。抵抗素子２７Ｅは、入力側の端子は容量素子２７Ｃの入力側の端子に接続され、出力側の端子は差動増幅回路部１０３−１のトランジスタＴＡのゲート端子に接続される。

なお、バッファ回路２０においても、デューティー比検出部２６と直流成分生成部２７とで、負帰還をかける負帰還回路部を構成している。また、出力信号ＳＯのデューティー比を５０％に収束させる場合には、直流成分生成部２７の一対の抵抗素子ＲＡの抵抗値と抵抗素子ＲＢの抵抗値とを同じにし、直流成分生成部２７の差動対のＮチャネルトランジスタＴＡのサイズとＮチャネルトランジスタＴＢのサイズとを同じにすれば良い。

（バッファ回路２０の動作）
続いて、図５及び図６を参照して、上記の第２実施形態に係るバッファ回路２０の回路動作を説明する。
ここでは、最初に入力信号ＳＩ＋，ＳＩ−が直流成分のみの信号である場合のバッファ回路２０の回路動作について説明する。
差動増幅回路部１０３−１に入力された入力信号ＳＩ＋´は、差動増幅回路部１０３−２〜１０３−ｎで増幅され、出力信号出力端子１０２Ａ，１０２Ｂから増幅された信号が出力信号ＳＯ＋，ＳＯ−として出力される。このため、差動増幅回路部１０３−１に入力された入力信号ＳＩ＋´の電圧が入力信号ＳＩ−´の電圧より大きい場合には、出力信号ＳＯ＋´の電圧は出力信号ＳＯ−´の電圧より大きくなる。

なお、直流動作では、出力信号ＳＯ＋の電圧はデューティー比信号ＳＤ＋の電圧と同じであり、また出力信号ＳＯ−の電圧はデューティー比信号ＳＤ−の電圧と同じである。このため、差動増幅回路部２７Ａから出力された差動増幅信号ＳＡＯ＋の電圧は、差動増幅回路部２７Ａから出力された差動増幅信号ＳＡＯ−の電圧より大きくなる。しかしながら、直流動作では、差動増幅信号ＳＡＯ＋の電圧は、入力信号増幅部２１の初段の差動増幅回路部１０３−１に入力された入力信号ＳＩ−´の電圧と同じである。また、差動増幅信号ＳＡＯ−の電圧は入力信号増幅部２１の初段の差動増幅回路部１０３−１に入力された入力信号ＳＩ＋´の電圧と同じである。つまり、バッファ回路２０は、入力信号ＳＩ＋´の電圧が入力信号ＳＩ−´の電圧より大きい場合には、入力信号ＳＩ＋´の電圧を入力信号ＳＩ−´の電圧より小さくするような負帰還がかかるようになっている。

これとは逆に、入力信号ＳＩ＋の電圧が入力信号ＳＩ−の電圧より大きい場合には、入力信号ＳＩ＋の電圧を入力信号ＳＩ−の電圧より大きくするような負帰還がかかるようになっている。
このように、バッファ回路２０においては、負帰還回路部によって負帰還がかかるため、差動増幅回路部１０３−１〜１０３−ｎを構成するＮチャネルトランジスタＴＡ，ＴＢの動作点では信号ＳＩ＋の電圧と信号ＳＩ−の電圧とが同じになる。
続いて、上記の動作点が決まった状態から、互いに逆相であり、交流成分のみの入力信号ＳＩ＋，ＳＩ−が入力された場合のバッファ回路２０の回路動作について説明していく。

入力信号ＳＩ＋と入力信号ＳＩ−とが、互いに逆相であり、交流成分のみの信号である場合には、出力信号ＳＯ＋，ＳＯ−のデューティー比は共に同じになり、出力信号ＳＯ＋と出力信号ＳＯ−とが互いに逆相になる。従って、出力信号ＳＯ＋，ＳＯ−の交流成分のみの信号をローパスフィルタの機能をもつデューティー比検出部２６を通して、デューティー比検出部２６から出力されたデューティー比信号ＳＤ＋，ＳＤ−は、共に直流成分のみの信号になる。また、デューティー比信号ＳＤ＋の電圧と、デューティー比信号ＳＤ−の電圧とは同じになる。つまり、差動増幅回路部２７Ａの正転入力端子と反転入力端子とに、同じ電圧の信号が入力されることになる。よって、差動増幅回路部２７Ａの出力端子から出力された差動増幅信号ＳＡＯ＋の電圧と差動増幅信号ＳＡＯ−の電圧とが同じになり、入力信号ＳＩ＋´の直流成分と入力信号ＳＩ−´の直流成分とは同じになる。このたるめ、動作点は、上記で説明した直流動作の状態の動作点と変わらない。よって、デューティー比信号ＳＤ＋とデューティー比信号ＳＤ−とは逆相であり、共にデューティー比が５０％の交流成分のみの信号になるはずである。

ところが、図５に示すように、入力信号ＳＩ＋はその電圧が正である時に大きく歪んでおり、また入力信号ＳＩ−はその電圧が負である時に大きく歪んでいる。従って、入力信号ＳＩ＋の電圧と入力信号ＳＩ−の電圧との差分信号ＳＩＤは、入力信号ＳＩ＋の電圧が正である時に大きく歪む。このような時に、出力信号ＳＯ＋は、その電圧がＬレベルである時よりもＨレベルである時の方が、デューティー比が大きくなる。一方で、出力信号ＳＯ−は、その電圧がＨレベルである期間よりもＬレベルである期間の方が長くなる。

そして、デューティー比検出部２６から出力されたデューティー比信号ＳＤ＋とＳＤ−とでは、デューティー比信号ＳＤ＋の電圧の方がデューティー比信号ＳＤ−の電圧より大きくなる。このため、差動増幅回路部２７Ａから出力された差動増幅信号ＳＡＯ＋と差動増幅信号ＳＡＯ−とでは、差動増幅信号ＳＡＯ＋の電圧の方が差動増幅信号ＳＡＯ−の電圧より大きくなる。この結果、入力信号ＳＩ＋の直流成分をさらに小さくし、一方で入力信号ＳＩ−の直流成分をさらに大きくするように負帰還がかかる。すると、入力信号ＳＩ＋，ＳＩ−及びその差分信号ＳＩＤの各電圧は、図６に示すようになる。従って、最後には出力信号ＳＯ＋，ＳＯ−の各デューティー比を、図６に示すように５０％程度に収束させることができる。

これとは逆に、入力信号ＳＩ＋は、その電圧が負である時に大きく歪み、入力信号ＳＩ−は、その電圧が正である時に大きく歪むため、入力信号ＳＩ＋の電圧と入力信号ＳＩ−の電圧との差分信号ＳＩＤは、入力信号ＳＩ＋の電圧が正である時に大きく歪むような場合には、バッファ回路２０は次のように動作する。
まず、デューティー比検出部２６から出力されたデューティー比信号ＳＤ＋とデューティー比信号ＳＤ−とでは、デューティー比信号ＳＤ−の電圧の方がデューティー比信号ＳＤ＋の電圧より大きくなる。よって、差動増幅回路部２７Ａから出力された差動増幅信号ＳＡＯ−の電圧は、差動増幅信号ＳＡＯ＋の電圧より大きくなる。このため、入力信号ＳＩ＋の直流成分をさらに大きくし、一方で入力信号ＳＩ−の直流成分をさらに小さくするように負帰還がかかる。これにより、出力信号ＳＯ＋，ＳＯ−のデューティー比を５０％に徐々に近づけていく。すると、最後には出力電圧ＳＯ＋，ＳＯ−のデューティー比を５０％程度に収束させることができる。

このようにして、バッファ回路２０は、差動増幅回路部２７Ａに入力されたデューティー比信号ＳＤ＋とデューティー比信号ＳＤ−との差分電圧に応じて、上記の２通りの負帰還の動作がかかるようになっている。なお、バッファ回路２０には、バッファ回路１０のように、基準信号ＳＲが入力されていない。しかしながら、例えば、差動増幅回路部２７ＡのＮチャネルトランジスタＴＡのサイズとＮチャネルトランジスタＴＢのサイズとのバランスを調整して、すなわち、差動増幅回路部２７Ａの差動対の相互コンダクタンスを調整して、差動増幅回路部２７Ａの入力側に差動増幅信号ＳＡＯ＋，ＳＡＯ−を付加するようにする。すると、バッファ回路２０は、入力信号ＳＩの交流成分の歪み等の影響に関係なく、出力信号ＳＯ＋，ＳＯ−のデューティー比を目標デューティー比に変更した上で、その出力信号ＳＯ＋，ＳＯ−を出力することができる。

（第３実施形態）
（バッファ回路３０の構成）
続いて、図７を参照して、第３実施形態に係るバッファ回路３０の回路構成を説明する。
図７に示すバッファ回路３０は、図４に示したバッファ回路２０と同じ各部を備えて構成される。しかしながら、このバッファ回路３０は、デューティー比検出部２６の代わりに、図１に示したバッファ回路１０のデューティー比検出部１６を備えて構成される。なお、バッファ回路３０においても、デューティー比検出部１６と直流成分生成部２７とで、負帰還をかける負帰還回路部を構成している。
また、直流成分生成部２７の差動増幅回路部２７ＡのＮチャネルトランジスタＴＡのゲート端子には、バッファ回路１０と同様に、基準信号入力端子１３から基準信号ＳＲが入力されている。

上記で説明したバッファ回路２０では、出力信号ＳＯ＋，ＳＯ−の両方を入力信号増幅部２１の入力側に帰還させていた。しかしながら、このバッファ回路３０では、出力信号ＳＯ＋，ＳＯ−のうちの出力信号ＳＯ＋だけを入力信号増幅部２１の入力側に帰還させ、出力信号ＳＯ−を入力信号増幅部２１の入力側に帰還させていない。つまり、バッファ回路３０では、出力信号ＳＯ−のデューティー比に応じて、入力信号増幅部１５に入力される入力信号ＳＩ−´の直流電圧によって動作点を決めるような負帰還がかからないようになっている。

（バッファ回路３０の動作）
続いて、上記の第３実施形態に係るバッファ回路３０の回路動作を説明する。
このバッファ回路３０は、図１に示したバッファ回路１０と同様に、負帰還回路部によって、増幅回路部２１の入出力間で出力信号ＳＯ＋，ＳＯ−のデューティー比に応じた直流成分の信号を帰還させるような２通りの負帰還がかかるようになっている。このため、このバッファ回路３０の基本的な回路動作においては、上記で説明したバッファ回路１０の回路動作と全く変わらない。

上記で説明したように、バッファ回路３０は、差動増幅回路部２７Ａに入力されたデューティー比信号ＳＤ＋と基準信号ＳＲとの差分電圧に応じて、入力信号ＳＩ＋´の直流成分をさらに小さくし、一方で入力信号ＳＩ−´の直流成分をさらに大きくするような負帰還、又は入力信号ＳＩ＋´の直流成分をさらに大きくし、一方で入力信号ＳＩ−´の直流成分をさらに小さくするような２通りの負帰還がかかる。これにより、出力信号ＳＯ＋，ＳＯ−のデューティー比を５０％に徐々に近づけていく。そして、最後には出力信号ＳＯ＋，ＳＯ−のデューティー比を目標デューティー比である５０％程度に収束させることができる。

なお、バッファ回路３０は、バッファ回路１０と同様に、基準信号ＳＲの電圧を調整することで、入力信号ＳＩ＋´，ＳＩ−´の交流成分の歪み等の影響をなるべく受けることなく、出力信号ＳＯ＋，ＳＯ−のデューティー比を目標デューティー比に変更した上で、その出力信号ＳＯ＋，ＳＯ−を出力することができる。
また、このバッファ回路３０においては、正極側の出力信号ＳＯ＋を入力信号増幅部２１の入力側に帰還させているが、負極側の出力信号ＳＯ−を入力信号増幅部２１の入力側に帰還させても良い。この場合には、直流成分生成部１７の差動増幅回路部２７ＡのＮチャネルトランジスタＴＡに出力信号ＳＯ−を入力させ、直流成分生成部１７の差動増幅回路部２７ＡのＮチャネルトランジスタＴＢに基準信号ＳＲを入力させれば、同様に２通りの負帰還がかかり、出力信号ＳＯ＋，ＳＯ−のデューティー比を５０％程度にすることができる。

（第４実施形態）
（バッファ回路４０の構成）
続いて、図８を参照して、第４実施形態に係るバッファ回路４０の回路構成を説明する。
図８に示すバッファ回路４０は、図４に示したバッファ回路２０と同じ各部を備えて構成される。しかしながら、入力信号入力端子１０１Ａ，１０１Ｂと、出力信号出力端子１０２Ａ，１０２Ｂと、直流成分除去用容量素子２０１Ａ，２０１Ｂとを備えていない。その代わりに、バッファ回路４０は、入力信号入力端子１１と、出力信号出力端子１２と、直流成分除去用容量素子１４とを備えて構成される。
つまり、このバッファ回路４０は、差動信号を入出力するバッファ回路２０と基本的な構成は同じであるが、シングルエンド信号を入出力するバッファ回路として構成されている。バッファ回路４０に入力される信号は入力信号ＳＩのみであり、バッファ回路４０から出力される信号は入力信号ＳＯのみである。

（バッファ回路４０の動作）
続いて、上記の第４実施形態に係るバッファ回路４０の回路動作を説明する。
このバッファ回路４０は、図４に示したバッファ回路２０と同様に、負帰還回路部によって、入力信号増幅部２１の入出力間で出力信号のデューティー比に応じた直流成分の信号を帰還させるような２通りの負帰還がかかる。このため、バッファ回路４０の基本的な回路動作においては、上記で説明したバッファ回路２０の回路動作と変わらない。

上記で説明したように、バッファ回路４０は、入力信号ＳＩ＋´の直流成分をさらに小さくし、一方で入力信号ＳＩ−´の直流成分をさらに大きくするような負帰還、又は入力信号ＳＩ＋の直流成分をさらに大きくし、一方で入力信号ＳＩ−の直流成分をさらに小さくするような負帰還がかかる。これにより、出力信号ＳＯのデューティー比は、徐々に５０％に近づけていく。そして、最後には出力信号ＳＯのデューティー比を５０％程度に収束させることができる。

なお、バッファ回路４０は、バッファ回路２０と同様に、例えば、差動増幅回路部２７ＡのＮチャネルトランジスタＴＡのサイズとＮチャネルトランジスタＴＢのサイズとのバランスを調整して、すなわち、差動増幅回路部２７Ａの差動対の相互コンダクタンスを調整して、差動増幅回路部２７Ａの入力側に差動増幅信号ＳＡＯ＋，ＳＡＯ−を付加すれば、入力信号ＳＩの交流成分の歪み等の影響になるべく受けることなく、出力信号ＳＯ＋，ＳＯ−のデューティー比を目標デューティー比に変更した上で、その出力信号ＳＯ＋，ＳＯ−を出力することができる。
また、バッファ回路４０は、シングルエンド信号を入出力するものであったが、例えばシングルエンド信号を入力して差動信号を出力するような構成のバッファ回路であったとしても、同様に２通りの負帰還がかかり、出力信号のデューティー比を５０％程度にすることができる。

（各実施形態に係る各バッファ回路のまとめ）
上記の各実施形態に係る各バッファ回路を第１実施形態に係るバッファ回路１０を例にして説明すると、バッファ回路１０は、デューティー比検出部１６と直流成分生成部１７とから構成される負帰還回路部によって、入力信号増幅部１５の入出力間で出力信号ＳＯのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路１０は、出力信号ＳＯのデューティー比に応じて、入力信号ＳＩ´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路１０は、入力信号ＳＩ´の交流成分の歪み等の影響をなるべく受けることなく、出力信号ＳＯのデューティー比を目標デューティー比に変更した上で、その出力信号ＳＯを出力することができる。

本発明によるバッファ回路は、通信機器、オーディオ機器等の様々な電子機器に搭載されるバッファ回路として利用することが可能である。

１０，２０，３０，４０……バッファ回路
１１……入力信号入力端子
１２，２１……出力信号出力端子
１３……基準信号入力端子
１４……直流成分除去用容量素子
１５，２１……入力信号増幅部
１６，２６……デューティー比検出部
１７，２７……直流成分生成部

Claims (11)

1. 入力信号の直流成分を除去する直流成分除去部と、
   複数の増幅回路部が互いに縦列で接続され、前記直流成分除去部により直流成分が除去された入力信号を前記複数の増幅回路部により増幅する入力信号増幅部と、
   前記入力信号増幅部により増幅された信号を出力信号として出力する際に、前記出力信号のデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された入力信号に、前記入力信号増幅部により増幅された信号の交流成分に応じた直流成分の直流成分信号を帰還させる負帰還回路部と
   を備えたことを特徴とするバッファ回路。
2. 前記負帰還回路部は、
   前記出力信号のデューティー比に応じた直流成分のデューティー比信号を検出するデューティー比検出部と、
   前記デューティー比検出部により検出されたデューティー比が目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成する直流成分信号生成部と
   を備えたことを特徴とする請求項１に記載のバッファ回路。
3. 前記直流成分除去部は、前記入力信号を入力する入力信号入力端子と、前記入力信号増幅部の入力側との間に接続された直流成分除去用容量素子を備えたことを特徴とする請求項２に記載のバッファ回路。
4. 前記デューティー比検出部は、
   自検出部の入力側と、自検出部の出力側との間に接続された抵抗素子と、
   自検出部の出力側と、グラウンドとの間に接続された容量素子と
   を備え、
   自検出部の前記抵抗素子と自検出部の前記容量素子とで、ローパスフィルタとして機能することを特徴とする請求項２又は３に記載のバッファ回路。
5. 前記直流成分信号生成部は、
   ２つの入力信号の差分電圧を増幅する差動増幅回路部を備えたことを特徴とする請求項２〜４のいずれか１項に記載のバッファ回路。
6. 前記直流成分信号生成部は、
   前記差動増幅回路部の出力端子と、自信号生成部の出力側との間に接続された抵抗素子を備えたことを特徴とする請求項５に記載のバッファ回路。
7. 前記直流成分信号生成部は、
   前記差動増幅回路部の出力端子と、グラウンドとの間に接続された容量素子を備えたことを特徴とする請求項６に記載のバッファ回路。
8. 前記直流成分信号生成部は、
   前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部に入力された基準信号の基準電圧に基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする請求項５〜７のいずれか１項に記載のバッファ回路。
9. 前記直流成分信号生成部は、
   前記デューティー比検出部により検出されたデューティー比が、前記差動増幅回路部の差動対の相互コンダクタンスに基づいて決定された目標デューティー比になるように、前記直流成分除去部により直流成分が除去された信号に帰還させる前記直流成分信号を生成することを特徴とする請求項５〜７のいずれか１項に記載のバッファ回路。
10. 前記差動増幅回路部は、
    前記出力信号の差動信号のいずれか一方の極側の信号又は前記出力信号のシングルエンド信号と、前記基準信号とを入力し、前記出力信号と前記基準信号との差分電圧を増幅することを特徴とする請求項８に記載のバッファ回路。
11. 前記差動増幅回路部は、
    前記出力信号の差動信号を入力し、前記出力信号の差動信号の差分電圧を増幅することを特徴とする請求項９に記載のバッファ回路。

Images