CN104901677B - 一种输入输出接口装置以及芯片系统 - Google Patents

一种输入输出接口装置以及芯片系统 Download PDF

Info

Publication number
CN104901677B
CN104901677B CN201410077979.2A CN201410077979A CN104901677B CN 104901677 B CN104901677 B CN 104901677B CN 201410077979 A CN201410077979 A CN 201410077979A CN 104901677 B CN104901677 B CN 104901677B
Authority
CN
China
Prior art keywords
input
signal amplification
resistor
amplification unit
interface device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410077979.2A
Other languages
English (en)
Other versions
CN104901677A (zh
Inventor
胡洪
陈建梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201410077979.2A priority Critical patent/CN104901677B/zh
Publication of CN104901677A publication Critical patent/CN104901677A/zh
Application granted granted Critical
Publication of CN104901677B publication Critical patent/CN104901677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和反馈单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。本发明通过反馈单元提供的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。

Description

一种输入输出接口装置以及芯片系统
技术领域
本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
背景技术
在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解噪声干扰带来的影响，实际上没有削弱输入电压信号中的噪声，在噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
发明内容
有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号中的噪声的技术问题。
第一方面，本发明实施例提供一种输入输出接口装置，包括：信号放大单元和反馈单元，其中，
所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈。
进一步地，所述信号放大单元包括第一电阻和第一放大电路；
所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
进一步地，所述反馈单元包括第二电阻，所述第二电阻的一端与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述信号放大单元的输出端连接。
进一步地，所述第二电阻的阻值大于第一电阻的阻值。
进一步地，所述反馈单元包括第三电阻和第一延时电路；
所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单元的输出端连接。
进一步地，所述第一延时电路包括n个反相器、第一PMOS管和第一NMOS管，其中，n为大于且等于1的奇数；
第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第n个反相器的输出端分别与所述第一PMOS管的栅极和所述第一NMOS管的栅极连接，所述第一PMOS管的源极接电源，所述第一NMOS管的源极接地，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接并作为所述第一延时电路的输出端。
进一步地，所述第三电阻的阻值大于所述第一电阻的阻值。
进一步地，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延迟时间电路的延时小于所述输入电压信号的翻转时间。
第二方面，本发明实施例还提供一种芯片系统，包括上述第一方面所述的输入输出接口装置。
本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本发明实施例的一种输入输出接口装置的结构示意图；
图2是本发明实施例的另一种输入输出接口装置的结构示意图；
图3是本发明实施例的又一种输入输出接口装置的结构示意图；
图4是本发明实施例的一种第一延时电路的电路图；
图5是本发明实施例的一种芯片系统的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。参见图1，所述输入输出接口装置包括：信号放大单元11和反馈单元12，其中，所述信号放大单元11用于对输入电压信号VIN进行放大并输出第一电压信号VOUT；所述反馈单元12与所述信号放大单元11连接，用于为所述信号放大单元11提供正反馈。
需要说明的是，在图1中，IP1代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IP1可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号VIN；OP1代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OP1可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号VOUT。
图2是本发明实施例的另一种输入输出接口装置的结构示意图。可选地，参见图2，所述信号放大单元11包括第一电阻R1和第一放大电路X1；所述第一电阻R1的一端作为所述信号放大单元11的输入端IP1，所述第一电阻R1的另一端与所述第一放大电路X1的输入端连接，所述第一放大电路X1的输出端作为所述信号放大单元11的输出端OP1。需要说明的是，在图2中，为了防止输入端IP1瞬间的大电流，用第一电阻R1对输入电压信号VIN进行限流，即第一电阻R1起到限流作用。输入到输入输出接口装置的输入电压信号VIN经过第一电阻R1的限流作用，进入第一放大电路X1，通过第一放大电路X1的放大作用，从输出端OP1得到第一电压信号VOUT，该第一电压信号VOUT可以输出给与该输出端OP1连接的芯片，以供芯片工作。上述的第一放大电路X1只需能够实现对输入的信号起到放大作用，关于该第一放大电路X1的具体电路，是本领域技术人员熟知的，在此不在赘述。
可选地，参见图2，所述反馈单元12包括第二电阻R2，所述第二电阻R2的一端与所述信号放大单元11的输入端IP1连接，所述第二电阻R2的另一端与所述信号放大单元11的输出端OP1连接。
需要说明的是，将信号放大单元11输出的第一电压信号VOUT通过第二电阻R2所在的支路反馈到信号放大单元11的输入端IP1，即输入输出接口装置的输入端，用于削弱输入电压信号VIN中的噪声。本反馈是一个正反馈过程，用于减小输入端IP1的输入电压信号VIN因为噪声干扰出现错误抖动，从而可以防止输出端OP1输出的第一电压信号VOUT出错。
进一步地，所述第二电阻R2的阻值大于所述第一电阻R1的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号VIN的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第二电阻R2的阻值大于信号放大单元的第一电阻R1的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
图3是本发明实施例的又一种输入输出接口装置的结构示意图。与图2相比，图3中的信号放大单元11与图2中的相同，不同的是，两个图中的反馈单元12。参见图3，所述反馈单元12包括第三电阻R3和第一延时电路121；所述第三电阻R3与所述信号放大单元11的输入端IP1连接，所述第三电阻R3的另一端与所述第一延时电路121的输出端OP2连接，所述第一延时电路121的输入端IP2与所述信号放大单元11的输出端OP1连接。
需要说明的是，由于反馈单元12提供的正反馈会使输入电压信号VIN翻转的速度受到影响，从而使输入输出接口装置无法高速运行，因此需要在反馈单元12中设置第一延时电路121，以使反馈单元12不影响输入输出接口装置的工作速度。在输入电压信号VIN翻转的初期，由于所产生的电流较小，所以无法经过第一放大电路X1传输到输出端OP1，此时反馈单元12所提供的正反馈不明显。在输入电压信号VIN翻转一段时间后，如果由于噪声原因输入电压信号VIN瞬间处于第一放大电路X1的放大边缘，有可能会使输出的第一电压信号VOUT发生错误翻转，此时反馈单元12会通过第三电阻R3提供正反馈的反馈电流，可以削弱输入电压信号VIN中的噪声，以使噪声干扰无法通过第一放大电路X1放大并使第一电压信号VOUT出错。如果输入电压信号VIN发生正常翻转，反馈单元12只有在第一延时电路121的延时期间内会对输入电压信号VIN提供正反馈的反馈电流。
图4是本发明实施例的一种第一延时电路的电路图。可选地，参见图4，所述第一延时电路121包括n个反相器（I1-In）、第一PMOS管P1和第一NMOS管N1，其中，n为大于且等于1的奇数；第一个反相器I1的输入端作为所述第一延时电路121的输入端IP2，每个反相器的输入端与其前一个反相器的输出端连接，第n个反相器In的输出端分别与所述第一PMOS管P1的栅极和所述第一NMOS管N1的栅极连接，所述第一PMOS管P1的源极接电源VDD，所述第一NMOS管N1的源极接地，所述第一PMOS管P1的漏极和所述第一NMOS管N1的漏极连接并作为所述第一延时电路121的输出端OP2。
具体地，当信号放大单元11输出的第一电压信号为1信号时，通过n个串联的反相器的作用，输出0信号并施加在第一PMOS管P1的栅极和第一NMOS管N1的栅极，第一NMOS管N1仍然处于关闭状态，而使第一PMOS管P1处于打开状态，形成正反馈通路。相应地，由电源VDD经第一PMOS管P1和第三电阻R3会为输入输出接口装置的输入端提供一个正反馈的反馈电流，该反馈电流可以削弱输入电压信号VIN中的噪声，从而增强输入电压信号VIN。
当信号放大单元11输出的第一电压信号为0信号时，通过n个串联的反相器的作用，输出1信号并施加在第一PMOS管P1的栅极和第一NMOS管N1的栅极，第一PMOS管P1仍然处于关闭状态，而使第一NMOS管N1处于打开状态，形成正反馈通路。相应地，会产生作为反馈电流的流经第二电阻R2和第一NMOS管N1的接地电流，该接地电流可以削弱输入电压信号VIN中的噪声，从而增强输入电压信号VIN。
需要说明的是，在上述第一延时电路121中，设置了n个反相器串联，其中n为大于且等于1的奇数，该n个反相器与第一延时电路121的剩余部分配合使得输出第一延时电路121的电压信号与输入第一延时电路121的第一电压信号VOUT同相，由于第一电压信号VOUT和输入电压信号VIN同相，因此，经第一延时电路121和第三电阻R3会为输入电压信号VIN提供正反馈的反馈电流，可以削弱输入电压信号VIN中的噪声。此外，可以根据具体情况，通过设置n个数目，得到所需的延迟时间，可以防止反馈单元12提供的正反馈对输入电压信号VIN翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
进一步地，所述第三电阻R3的阻值大于所述第一电阻R1的阻值。为了尽量避免反馈单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号VIN的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第三电阻R2的阻值大于信号放大单元的第一电阻R1的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
可选地，所述第一延时电路121的延迟时间大于所述第一放大电路X1的延迟时间；所述第一延时电路121的延迟时间小于所述输入电压信号VIN的翻转时间。需要说明的是，所述输入电压信号VIN的翻转时间为输入电压信号VIN的输入值从10%增加到90%所需的时间。通过设置第一延时电路121的延迟时间大于第一放大电路X1的延迟时间，以及第一延时电路121的延迟时间小于输入电压信号VIN的翻转时间，可以防止反馈单元12提供的正反馈对输入电压信号VIN翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
本发明实施例还提供一种芯片系统。图5是本发明实施例的一种芯片系统的结构示意图。参见图5，所述芯片系统包括：输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈单元，该反馈单元用于为信号放大单元提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作；进一步地，在反馈单元中设置第一延时电路，可以防止反馈单元提供的正反馈对输入电压信号翻转速度的影响，从而可以保证输入输出接口装置的高速运行。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (4)

1.一种输入输出接口装置，其特征在于，包括：信号放大单元和反馈单元，其中，
所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；其中，所述信号放大单元包括第一电阻和第一放大电路；所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端；
所述反馈单元与所述信号放大单元连接，用于为所述信号放大单元提供正反馈；其中，所述反馈单元包括第三电阻和第一延时电路；所述第三电阻与所述信号放大单元的输入端连接，所述第三电阻的另一端与所述第一延时电路的输出端连接，所述第一延时电路的输入端与所述信号放大单元的输出端连接；
所述第一延时电路包括n个反相器、第一PMOS管和第一NMOS管，其中，n为大于且等于1的奇数；
第一个反相器的输入端作为所述第一延时电路的输入端，每个反相器的输入端与其前一个反相器的输出端连接，第n个反相器的输出端分别与所述第一PMOS管的栅极和所述第一NMOS管的栅极连接，所述第一PMOS管的源极接电源，所述第一NMOS管的源极接地，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接并作为所述第一延时电路的输出端。
2.根据权利要求1所述的输入输出接口装置，其特征在于，所述第三电阻的阻值大于所述第一电阻的阻值。
3.根据权利要求1所述的输入输出接口装置，其特征在于，所述第一延时电路的延迟时间大于所述第一放大电路的延迟时间；所述第一延时电路的延迟时间小于所述输入电压信号的翻转时间。
4.一种芯片系统，其特征在于，包括如权利要求1-3中任一项所述的输入输出接口装置。
CN201410077979.2A 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统 Active CN104901677B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410077979.2A CN104901677B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410077979.2A CN104901677B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Publications (2)

Publication Number Publication Date
CN104901677A CN104901677A (zh) 2015-09-09
CN104901677B true CN104901677B (zh) 2018-09-07

Family

ID=54034098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410077979.2A Active CN104901677B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Country Status (1)

Country Link
CN (1) CN104901677B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105391657A (zh) * 2015-11-09 2016-03-09 上海斐讯数据通信技术有限公司 串口信号的抗干扰装置及网络设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081032B1 (en) * 2006-09-26 2011-12-20 Project Ft, Inc. Broadband LNA with filter
JP2012178670A (ja) * 2011-02-25 2012-09-13 Asahi Kasei Electronics Co Ltd バッファ回路
CN103368556A (zh) * 2012-03-26 2013-10-23 拉碧斯半导体株式会社 数据接收电路及数据接收方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628139B2 (en) * 2001-08-03 2003-09-30 Micron Technology, Inc. Digital logic devices with extremely skewed trip points and reset circuitry for rapidly propagating signal edges
US7750687B2 (en) * 2006-10-11 2010-07-06 Infineon Technologies Ag Circuit arrangement comprising a level shifter and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081032B1 (en) * 2006-09-26 2011-12-20 Project Ft, Inc. Broadband LNA with filter
JP2012178670A (ja) * 2011-02-25 2012-09-13 Asahi Kasei Electronics Co Ltd バッファ回路
CN103368556A (zh) * 2012-03-26 2013-10-23 拉碧斯半导体株式会社 数据接收电路及数据接收方法

Also Published As

Publication number Publication date
CN104901677A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
US9490796B2 (en) Power-on-reset and supply brown out detection circuit with programmability
CN209057186U (zh) 电路
US8736340B2 (en) Differential clock signal generator
CN104811171A (zh) 零电流的上电复位电路
CN110557013B (zh) Pwm死区时间控制系统
JP2005167512A (ja) Ｄ級増幅器
CN108055033A (zh) 电平转换电路、集成电路芯片和电子设备
CN107094012A (zh) 一种电平转换电路及方法
US20100188126A1 (en) Voltage Controlled Duty Cycle and Non-Overlapping Clock Generation Implementation
CN101317097A (zh) 比较器电路
CN104901677B (zh) 一种输入输出接口装置以及芯片系统
CN104901681B (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
CN101741374A (zh) 无相位失真的电压电平转换器
CN104299647B (zh) 负压转换电路
CN109743044A (zh) 用于消除峰值电流的pwm输出驱动io电路
CN104901680B (zh) 一种输入输出接口装置以及芯片系统
CN204633750U (zh) 自适应启动的环形振荡器
CN104901678B (zh) 一种输入输出接口装置以及芯片系统
WO2019223561A1 (zh) 一种带电源抑制的高线性度时间放大器
CN107404316B (zh) 信号复用装置
CN108304021A (zh) 箝位电路
CN106547332A (zh) 电源启动重置电路、电源启动重置方法及其电子装置
KR101872395B1 (ko) 다중 채널 독출 회로의 신호 중첩 방지 스위칭 회로 및 방법
CN107070437A (zh) 一种脉宽稳定电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address