CN103368556A - 数据接收电路及数据接收方法 - Google Patents

数据接收电路及数据接收方法 Download PDF

Info

Publication number
CN103368556A
CN103368556A CN2013100983018A CN201310098301A CN103368556A CN 103368556 A CN103368556 A CN 103368556A CN 2013100983018 A CN2013100983018 A CN 2013100983018A CN 201310098301 A CN201310098301 A CN 201310098301A CN 103368556 A CN103368556 A CN 103368556A
Authority
CN
China
Prior art keywords
level
signal
data
translation
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100983018A
Other languages
English (en)
Other versions
CN103368556B (zh
Inventor
长谷川秀明
武田浩二
伊藤敏夫
池裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103368556A publication Critical patent/CN103368556A/zh
Application granted granted Critical
Publication of CN103368556B publication Critical patent/CN103368556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明目的在于，提供能从高速且高密度地传输的信号精度良好地获取与信息数据对应的数据信号的数据接收电路及振幅控制方法。将从放大处理级与电平变换处理级之中的一个处理级送出的所述放大数据信号的电平的增减负反馈到该一个处理级的前一级，该放大处理级将对接收数据信号实施放大处理而得的放大数据信号供给至第1线上，该电平变换处理级将对所述放大数据信号实施电平变换处理而得的电平变换数据信号经由第2线送出。

Description

数据接收电路及数据接收方法
技术领域
本发明涉及对经由传输线接收的接收信号实施各种信号处理的数据接收电路及数据接收方法。
背景技术
近年来，希望实现数据传输的高速且高密度化，作为满足所述要求的数据传输方式，提出了差分传输方式。
在差分传输方式中，将信息数据变换为极性互不相同的一对差分信号并经由平衡传输线对其进行传输。作为接收所述差分信号的数据接收电路，提出了以下的电路：在差分输入级获取接收的一对差分信号，利用电平变换级将在该差分输入级获取的信号的电平变换为在逻辑电路可使用的电平并作为数据信号输出（例如参照专利文献1的图1）。在该数据接收电路中，经由差分输入级（M80～M84）的晶体管M81及M82各自的栅极端子获取接收的一对差分输入信号（IN1、IN2），经由线3及线4将放大两者的差分值的信号供给至电平变换级（M85～M88）。
然而，在制造上，由于上述晶体管的驱动能力及寄生电容的偏差的影响，在如上所述的数据接收电路内存在产生信号波形的钝化或延迟的情况。此时，在数据接收电路内部，信号的振幅变得比在设计上假设的振幅大时，有难以进行高速处理并输出错误的数据信号之虞。
现有技术文献
专利文献
专利文献1：日本特开2008－124697号公报。
发明内容
本申请的发明是为了解决如上所述的问题而做出的，其目的在于，提供能从高速且高密度地传输的信号精度良好地获取与信息数据对应的数据信号的数据接收电路及振幅控制方法。
本发明的数据接收电路包括：放大处理级，将对接收数据信号实施放大处理而得的放大数据信号供给至第1线上；以及电平变换处理级，将对所述放大数据信号实施电平变换处理而得的电平变换数据信号经由第2线送出，所述数据接收电路还具有振幅控制部，其将从所述放大处理级及所述电平变换处理级之中的一个处理级送出的所述放大数据信号或所述电平变换数据信号的电平的增减负反馈到所述一个处理级的前一级。
另外，本发明的数据接收方法输出电平变换数据信号，该电平变换数据信号通过在电平变换单元中对在放大处理级中放大接收数据信号而得的放大数据信号进行电平变换而得，将所述放大数据信号或所述电平变换数据信号的电平的增减负反馈至前一级。
在本发明中，将从放大处理级与电平变换处理级之中的一个处理级送出的放大数据信号或电平变换数据信号的电平的增减负反馈至该一个处理级的前一级，该放大处理级将对接收数据信号实施放大处理而得的放大数据信号供给至第1线上，该电平变换处理级将对该放大数据信号实施电平变换处理而得的电平变换数据信号经由第2线送出。由此，从上述一个处理级送出的数据信号的电平越低，则使供给至该一个处理级的数据信号或接收数据信号的电平越增加。因此，数据接收电路内的内部信号的振幅越大，则该振幅越大幅地降低，所以能将内部信号的振幅限制在能保证高速动作的上限振幅以下。因此，即使由于制造上的偏差而数据接收电路的内部信号的振幅比能保证高速动作的上限振幅大，也能够使该振幅在上限振幅以内，所以能从高速且高密度地传输的信号精度良好地取得与信息数据对应的数据信号。
附图说明
图1是示出本发明的数据接收电路的一个例子的电路图；
图2是示出数据接收电路内部的信号波形的一个例子的波形图；
图3是示出图1所示的数据接收电路的变形例的一个例子的电路图；
图4是示出图1所示的数据接收电路的变形例的另一个例子的电路图；
图5是示出图4所示的数据接收电路的变形例的电路图；
图6是示出图1所示的数据接收电路的变形例的又一个例子的电路图；
图7是示出图6所示的数据接收电路的变形例的电路图；
图8是示出图1、图3～图7的结构概要的框图；
图9是示出设置了边缘增强电路5时的连接方式的概要的框图；
图10是示出设置了边缘增强电路5时的连接方式的一个例子的电路图；
图11是示出采用边缘增强电路5的信号电平的边缘增强方式的一个例子的波形图；
图12是示出设置了边缘增强电路5时的连接方式的一个例子的电路图。
附图标记说明
1 差分放大级；2 电平变换级；4 振幅控制部；5 边缘增强电路。
具体实施方式
本发明的数据接收电路，将从放大处理级与电平变换处理级之中的一个处理级送出的放大数据信号的电平的增减负反馈至该一个处理级的前一级，该放大处理级将对接收数据信号实施放大处理而得的放大数据信号供给至第1线上，该电平变换处理级将对该放大数据信号实施电平变换处理而得的电平变换数据信号经由第2线送出。
[实施例]
图1是示出本发明的数据接收电路的结构的一个例子的电路图。
如图1所示，数据接收电路包括：差分放大级1，电平变换级2，输出级3，以及振幅控制部4。所述数据接收电路分别经由平衡传输线BL1及BL2接收极性互不相同的一对差分信号。此外，所述一对差分信号在发送器侧（未图示）基于应发送的信息数据而生成。此时，分别经由平衡传输线BL1及BL2接收的一对接收差分信号IN及INB分别供给至差分放大级1的p沟道MOS（Metal Oxide Semiconductor：金属氧化物半导体）型晶体管11及晶体管12各自的栅极端子。恒流源13基于电源电压VCC生成既定的恒定电流Ia并将其供给至晶体管11及晶体管12各自的源极端子。晶体管11的漏极端子与n沟道MOS型晶体管14的漏极端子及栅极端子连接。对所述晶体管14的源极端子施加接地电位VSS，其栅极端子及漏极端子经由中继线RL1与电平变换级2连接。晶体管12的漏极端子与n沟道MOS型晶体管15的漏极端子及栅极端子连接。对所述晶体管15的源极端子施加接地电位VSS，其栅极端子及漏极端子经由中继线RL2与电平变换级2连接。
利用上述的结构，差分放大级1将对与接收差分信号IN和接收差分信号INB的电平差对应的信号进行放大的差分放大信号ANB，经由上述的中继线RL1供给至电平变换级2，并且将对使该差分放大信号ANB的相位反向的信号进行放大的差分放大信号AN，经由中继线RL2供给至电平变换级2。
向电平变换级2的p沟道MOS型晶体管21及晶体管22各自的源极端子施加电源电压VCC，各自的栅极端子彼此互相连接。晶体管21的栅极端子及漏极端子经由线LL1与n沟道MOS型晶体管23的漏极端子连接。向晶体管23的栅极端子供给从差分放大级1经由中继线RL2供给的差分放大信号AN，向该源极端子施加接地电位VSS。晶体管22的漏极端子经由线LL2与n沟道MOS型晶体管24的漏极端子连接。向晶体管24的栅极端子供给从差分放大级1经由中继线RL1供给的差分放大信号ANB，向其源极端子施加接地电位VSS。
利用上述的结构，电平变换级2将与上述差分放大信号AN和差分放大信号ANB的差分对应的信号的振幅电平变换到接地电位VSS～电源电压VCC的范围的信号作为数据信号RN，并经由上述线LL2将其分别供给至输出级3及振幅控制部4。进一步，电平变换级2将使所述数据信号RN的相位反向的数据信号RNB经由上述线LL1供给至振幅控制部4。
输出级3由互相串联连接的反相器31及32构成，作为接收数据信号RDS输出如下的信号：在经由线LL2供给的数据信号RN的电平比阈值高时具有与逻辑电平1对应的电平、在比阈值低时具有与逻辑电平0对应的电平。
电平变换级2的线LL2连接到作为振幅控制部4的p沟道MOS型晶体管41的控制端子的栅极端子，其漏极端子与平衡传输线BL1连接。另外，电平变换级2的线LL1连接到作为振幅控制部4的p沟道MOS型晶体管42的控制端子的栅极端子，其漏极端子与平衡传输线BL2连接。恒流源43基于电源电压VCC生成既定的固定电流Ib并将其供给至晶体管41及晶体管42各自的源极端子。
利用所述结构，利用电平变换级2生成的数据信号RN的电平越低，则振幅控制部4的晶体管41向平衡传输线BL1供给越大的电流。另外，利用电平变换级2生成的数据信号RNB的电平越低，则振幅控制部4的晶体管42向平衡传输线BL2供给越大的电流。由此，数据信号RN（RNB）的电平越低，则经由平衡传输线BL1（BL2）供给的接收差分信号IN（INB）的电平越大幅增加。因此，接收差分信号IN（INB）中与高电平区间相比在低电平区间的电平增加量变大，因而在高电平区间的信号电平与低电平区间的信号电平的差分，即接收差分信号IN（INB）的振幅变小。与此相伴，基于接收差分信号IN（INB）生成的差分放大信号AN（ANB）及数据信号RN（RNB）的振幅也下降。
即，数据信号RN（RNB）的电平越低则振幅控制部4使接收差分信号IN（INB）的电平越增加，从而使接收差分信号IN（INB）的振幅降低。由此，能将差分放大信号AN（ANB）及数据信号RN（RNB）中的振幅限制在能保证高速动作的上限的振幅值（以下，称为上限振幅）以下。
图2是将在数据接收电路内设置振幅控制部4时得到的内部信号（AN、ANB、RN、RNB）波形的一个例子（以实线表示）以及在未设置振幅控制部4时得到的内部信号波形的一个例子（以虚线表示）进行对比并表示的波形图。
首先，在未设置振幅控制部4时，内部信号（AN、ANB、RN、RNB）的变化周期在比较长的区间中例如由于晶体管的制造上的偏差等的影响，其振幅成为比上限振幅APMAX大的振幅AP1，如图2的虚线所示。随后，信号的变化周期转移到短的区间时信号的振幅变小，但由于此前不久的信号振幅如AP1那样比上限振幅APMAX大，所以在变化周期如图2的虚线所示那样变短之后不久，到该信号的振幅稳定为止花费时间SC。
另一方面，在设置振幅控制部4的情况下，在内部信号（AN、ANB、RN、RNB）的变化周期比较长的区间中，其振幅以成为上限振幅APMAX的方式被控制，如图2的实线所示。而且，在转移到信号的变化周期短的区间时，因为到此前不久的信号振幅是能保证高速动作的上限振幅APMAX，所以信号的振幅立即稳定下来。
因此，即使例如由于制造上的偏差等而在数据接收电路内部信号的振幅变得比能保证高速动作的上限振幅大，因为能够利用振幅控制部4将该振幅抑制于上限振幅内，所以能从高速且高密度地接收的差分信号精度良好地取得数据信号。
此外，在图1所示的实施例中，通过直接连接电平变换级2的线LL1（LL2）与振幅控制部4的晶体管42（41）的栅极端子之间，在振幅控制部4内实施基于数据信号RN（RNB）的状态的振幅限制处理。然而，也可以通过在电平变换级2的线LL1（LL2）与振幅控制部4的晶体管42（41）的栅极端子之间设置延迟电路，使得能够调整对于接收差分信号IN（INB）的、基于数据信号RN（RNB）的振幅限制处理的相位。
图3是示出鉴于所涉及的点而做出的、图1所示的数据接收电路的变形例的电路图。
此外，在图3所示的数据接收电路中，除了在电平变换级2的线LL1（LL2）与振幅控制部4的晶体管42（41）的栅极端子之间设置延迟电路44（45）这点以外，其他结构与图1所示结构相同。
在图3中，延迟电路44将使在电平变换级2的线LL2上送出的数据信号RN延迟既定的延迟时间的信号，供给至振幅控制部4的晶体管41的栅极端子。延迟电路45将使在电平变换级2的线LL1上送出的数据信号RNB延迟既定的延迟时间的信号，供给至振幅控制部4的晶体管42的栅极端子。此外，延迟电路44及延迟电路45各自的延迟时间是与作为接收差分信号IN及INB而取得的最小周期相比较短的延迟时间。
通过这样地设置延迟电路44及延迟电路45，能够在与接收差分信号IN及INB的相位相符合的状态下实施基于数据信号RN（RNB）的振幅限制处理，因而与图1所示的结构相比，能够提高振幅限制处理的精度。
另外，在图1或图3所示的一个例子中，将数据信号RN及RNB供给至振幅控制部4的晶体管41及晶体管42各自的栅极端子，但也可代替数据信号RN及RNB，分别将输出级3的反相器31的输出供给至晶体管42的栅极端子，将输出级3的反相器32的输出供给至晶体管41的栅极端子。
另外，在图1所示的实施例中，通过利用振幅控制部4将与数据信号RN及RNB对应的电流供给至平衡传输线BL1及BL2，使内部信号（AN、ANB、RN、RNB）的振幅降低，但不限于所述结构。
例如，也可以将如图1所示那样设置于差分放大级1的前一级的振幅控制部4，设置于差分放大级1及电平变换级2之间，如图4所示那样。
在图4所示的结构中，除了振幅控制部4的晶体管41的漏极端子与中继线RL1连接、振幅控制部4的晶体管42的漏极端子与中继线RL2这点外，其他结构与图1所示的结构相同。
数据信号RN（RNB）的电平越低则图4所示的振幅控制部4向中继线（RL1、RL2）供给越大的电流，从而数据信号RN（RNB）的电平越低则使差分放大信号AN（ANB）的电平越大幅增加，并使该差分放大信号AN（ANB）的振幅降低。由此，与图1所示的结构同样，在图4所示的结构中，利用振幅控制部4能将差分放大信号AN（ANB）及数据信号RN（RNB）中的振幅限制到能保证高速动作的上限振幅APMAX以下。
此外，在图4所示的结构中，也可以与图3所示的结构同样，在电平变换级2的线LL1（LL2）与振幅控制部4的晶体管42（41）的栅极端子之间设置延迟电路。
图5是示出鉴于所涉及的点而做出的、图3所示的数据接收电路的变形例的电路图。
此外，在图5所示的数据接收电路中，除了在电平变换级2的线LL1（LL2）与振幅控制部4的晶体管42（41）的栅极端子之间设置延迟电路44（45）这点外，其他结构与图4所示的结构相同。
另外，在图1所示的结构中，振幅控制部4将与在电平变换级2生成的数据信号RN及RNB对应的电流供给至平衡传输线BL1及BL2，但也可以将与差分放大信号AN及ANB对应的电流供给至平衡传输线BL1及BL2。
图6是示出鉴于所涉及的点而做出的、图1所示的数据接收电路的变形例的电路图。
此外，在图6所示的数据接收电路中，除了振幅控制部4的晶体管42的栅极端子与中继线RL1连接、振幅控制部4的晶体管41的栅极端子与中继线RL2连接这点以外，其他结构与图1所示的结构相同。
差分放大信号AN（ANB）的电平越低则图6所示的振幅控制部4向平衡传输线BL1（BL2）供给越大的电流，从而差分放大信号AN（ANB）的电平越低则使接收差分信号IN（INB）的电平越大幅增加，并使该接收差分信号IN（INB）的振幅降低。由此，与图1所示的结构同样，在图6所示的结构中，利用振幅控制部4能将差分放大信号AN（ANB）及数据信号RN（RNB）中的振幅限制在能保证高速动作的上限振幅APMAX以下。
此外，在图6所示的结构中，也可以与图3所示的结构同样，在振幅控制部4的晶体管42（41）的栅极端子的正前方设置延迟电路。
图7是示出鉴于所涉及的点而做出的、图6所示的数据接收电路的变形例的电路图。
此外，在图7所示的数据接收电路中，除了在差分放大级1及电平变换级2间的中继线RL1（RL2）与振幅控制部4的晶体管42（41）的栅极端子之间设置延迟电路44（45）这点外，其他结构与图6所示的结构相同。
总之，本发明将数据接收电路搭载于振幅控制部（4），该数据接收电路包括：放大处理级（差分放大级1），送出对接收数据信号（IN、INB）实施放大处理而得的放大数据信号（AN、ANB），以及电平变换处理级（电平变换级2），送出对放大数据信号（AN、ANB）实施电平变换处理而得的电平变换数据信号（RN、RNB）。
此时，如图1、图3～图7所示，振幅控制部（4）将从放大处理级（1）及电平变换处理级（2）之中的一个处理级送出的放大数据信号（AN、ANB）或电平变换数据信号（RN、RNB）的电平的增减负反馈到该一个处理级的前一级。
例如，在图1及图3所示的结构中，如图8（a）所示那样，利用振幅控制部（4）将从电平变换处理级（2）送出的电平变换数据信号（RN、RNB）的电平的增减的量，反映至接收数据信号（IN、INB）。另外，在图4及图5所示的结构中，如图8（b）所示那样，利用振幅控制部（4）将从电平变换处理级（2）送出的电平变换数据信号（RN、RNB）的电平的增减的量反映到放大数据信号（AN、ANB）。另外，在图6及图7所示的结构中，如图8（c）所示那样，利用振幅控制部（4）将从放大处理级（1）送出的放大数据信号（AN、ANB）的电平的增减的量反映到接收数据信号（IN、INB）。
由此，从上述一个处理级送出的信号的电平越低则供给至该一个处理级的信号或接收数据信号的电平越增加。因此，依据振幅控制部（4），数据接收电路内的内部信号（IN、INB、AN、ANB）的振幅越大则其振幅越大幅降低，能使该振幅设定在能保证高速动作的上限振幅以下。因此，依据本发明，即使由于制造上的偏差而数据接收电路的内部信号的振幅比能保证高速动作的上限振幅大，也能将该振幅限制于上限振幅内，能够从高速且高密度地传输的信号精度良好地取得与信息数据对应的数据信号。
另外，在图1、图3～图7所示的各数据接收电路中，对于电平变换后的数据信号RN或RDS，也可以设置边缘增强电路，其使在该信号电平的上升及下降边缘部（以下，简称为边缘部）的伴随着时间经过的电平变迁变得陡峭。例如，如图9（a）所示，将根据放大数据信号（AN、ANB）使在数据信号RN的边缘部的电平变迁变得陡峭的边缘增强电路5，设置于图1、图3～图7所示的数据接收电路。或者，如图9（b）所示，将根据放大数据信号（AN、ANB）使在数据信号RDS的边缘部的电平变迁变得陡峭的边缘增强电路5，设置于如图1、图3～图7所示的数据接收电路。此外，在图9（a）及图9（b）中未图示振幅控制部4。
图10是示出所述边缘增强电路5的内部结构的电路图。
此外，在图10中，差分放大级1、电平变换级2及输出级3各自的内部结构与图1所示的结构相同。
如图10所示，边缘增强电路5包括p沟道MOS型晶体管51～54，以及n沟道MOS型晶体管55～58。此外，边缘增强电路5由以下部件构成：由上述的晶体管51、52、55及56构成的电平变换部，以及由上述的晶体管53、54、57及58构成的缓冲器部。
在晶体管51及52各自的源极端子施加电源电压VCC，各自的栅极端子彼此互相连接。晶体管51的栅极端子及漏极端子经由作为电平变换部的输出线的线LL3与晶体管55的漏极端子连接。向晶体管55的栅极端子供给从差分放大级1经由中继线RL2供给的差分放大信号AN，向其源极端子施加接地电位VSS。晶体管52的漏极端子经由线LL4与晶体管56的漏极端子连接。向晶体管56的栅极端子供给从差分放大级1经由中继线RL1供给的差分放大信号ANB，向其源极端子施加接地电位VSS。晶体管53的栅极端子与上述线LL4连接，其源极端子与晶体管54的漏极端子连接。向晶体管54的源极端子施加电源电压VCC。晶体管57的漏极端子分别与晶体管53的漏极端子以及作为电平变换级2的输出线的线LL2连接。晶体管57的源极端子与晶体管58的漏极端子连接。向晶体管58的源极端子施加接地电位VSS，其栅极端子分别与晶体管54的栅极端子及输出级3的反相器32的输出端子连接。
利用上述结构，边缘增强电路5的电平变换部（51、52、55、56）将使放大数据信号（AN、ANB）的电平变换为与数据信号RN相同的电平而得的电平变换信号，经由线LL4供给至缓冲器部（53、54、57、58）。这里，在线LL4上的信号电平为低电平时，缓冲器部的各晶体管53及晶体管57之中仅晶体管53为导通状态，电源电压VCC经由晶体管53及晶体管54施加于上述线LL2。另一方面，在线LL4上的信号电平为高电平的情况下，晶体管53及晶体管57之中仅晶体管57成为导通状态，接地电位GND经由晶体管57及晶体管58施加至上述线LL2。由此，边缘增强电路5的缓冲器部将与放大数据信号（AN、ANB）对应的比较大的电流供给到线LL2。利用所述电流供给，在线LL2上的数据信号RN的边缘部的伴随时间经过的电平变迁，与未设置边缘增强电路5时相比变得陡峭。例如，图11的实线示出未设置边缘增强电路5时的数据信号RN的波形，图11的虚线示出设置边缘增强电路5时的数据信号RN的波形。
这样，边缘增强电路5通过将与放大数据信号（AN、ANB）对应的电流供给到作为电平变换级2的输出线的线LL2，使在数据信号RN的上升及下降边缘部的伴随时间经过的电平迁移变得陡峭。
此外，在边缘增强电路5的缓冲器部中，通过根据从输出级3送出的数据信号RDS的电平设定晶体管54及58为断开状态，防止送出所需以上的电流。
另外，通过在图8（a）及图8（b）所示的结构设置上述的边缘增强电路5，能降低在电平变换级2的线LL2上寄生的寄生负载量。
例如，如图12所示，在将边缘增强电路5设置于图8（a）所示的结构时，振幅控制部4的晶体管42的栅极端子与图1、图3～图5所示的各结构同样，连接到电平变换级2的线LL1。然而，振幅控制部4的晶体管41的栅极端子与作为边缘增强电路5的电平变换部的输出线的线LL3连接而不是与电平变换级2的线LL2连接。由此，振幅控制部4将与向边缘增强电路5的电平变换部的输出线（LL3）送出的上述电平变换数据信号相同的电平的信号的增减，负反馈至放大处理级（1）的前一级。
因此，依据图12所示的结构，由于晶体管的栅极端子未连接到作为数据信号RN的送出线的线LL2，所以如图1、图3～图5所示那样，与振幅控制部4的晶体管42的栅极端子连接到线LL2的结构相比，能降低在线LL2寄生的寄生负载。

Claims (6)

1.一种数据接收电路，包括：放大处理级，将对接收数据信号实施放大处理而得的放大数据信号供给至第1线上；以及电平变换处理级，将对所述放大数据信号实施电平变换处理而得的电平变换数据信号经由第2线送出，所述数据接收电路的特征在于，
还具有振幅控制部，将从所述放大处理级及所述电平变换处理级之中的一个处理级送出的所述放大数据信号或所述电平变换数据信号的电平的增减负反馈到所述一个处理级的前一级。
2.如权利要求1所述的数据接收电路，其特征在于，从所述一个处理级送出的数据信号的电平越低，则所述振幅控制部越增加向所述一个处理级供给的信号或所述接收数据信号的电平。
3.如权利要求1或权利要求2所述的数据接收电路，其特征在于，所述接收数据信号是极性互不相同的一对差分信号，所述放大处理级包含差分放大处理。
4.如权利要求1~3的任一项所述的数据接收电路，其特征在于，还具有边缘增强电路，通过向所述第2线施加与所述放大数据信号对应的电流，使在所述电平变换数据信号的上升及下降边缘部的伴随时间经过的电平变迁变得陡峭。
5.如权利要求4所述的数据接收电路，其特征在于，所述边缘增强电路由电平变换部以及缓冲器部构成，其中所述电平变换部通过对所述放大数据信号实施电平变换处理而向输出线送出与所述电平变换数据信号相同的电平的信号，所述缓冲器部对所述第2线施加与所述输出线上的信号对应的电流，所述振幅控制部将与向所述输出线送出的所述电平变换数据信号相同的电平的信号的增减负反馈至所述一个处理级的前一级。
6.一种数据接收方法，输出电平变换数据信号，所述电平变换数据信号通过在电平变换单元中对在放大处理级中放大接收数据信号而得的放大数据信号进行电平变换而得，所述方法的特征在于，
将所述放大数据信号或所述电平变换数据信号的电平的增减负反馈至前一级。
CN201310098301.8A 2012-03-26 2013-03-26 数据接收电路及数据接收方法 Active CN103368556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012069681A JP5993174B2 (ja) 2012-03-26 2012-03-26 データ受信回路及びデータ受信方法
JP2012-069681 2012-03-26

Publications (2)

Publication Number Publication Date
CN103368556A true CN103368556A (zh) 2013-10-23
CN103368556B CN103368556B (zh) 2020-11-03

Family

ID=49211813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310098301.8A Active CN103368556B (zh) 2012-03-26 2013-03-26 数据接收电路及数据接收方法

Country Status (3)

Country Link
US (1) US8861659B2 (zh)
JP (1) JP5993174B2 (zh)
CN (1) CN103368556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104901677A (zh) * 2014-03-05 2015-09-09 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101748A (zh) * 1993-07-28 1995-04-19 三星电子株式会社 电平移动器及其适用的数据输出缓冲器
US6625433B1 (en) * 2000-09-29 2003-09-23 Agere Systems Inc. Constant compression automatic gain control circuit
CN1574672A (zh) * 2003-06-20 2005-02-02 恩益禧电子股份有限公司 用于低压差分信号的数据传输设备
CN101060324A (zh) * 2007-04-06 2007-10-24 中兴通讯股份有限公司 一种差分信号接口电路
US20110230156A1 (en) * 2010-03-19 2011-09-22 SiTune Corporation Dynamic Gain Assignment in Analog Baseband Circuits
CN102723922A (zh) * 2012-06-15 2012-10-10 钜泉光电科技(上海)股份有限公司 自动幅度控制环路及其控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543533Y2 (zh) * 1988-05-11 1993-11-02
JP4456737B2 (ja) * 2000-07-26 2010-04-28 Ｏｋｉセミコンダクタ株式会社 入力回路
US7260377B2 (en) * 2002-12-02 2007-08-21 Broadcom Corporation Variable-gain low noise amplifier for digital terrestrial applications
US7680473B2 (en) * 2006-09-19 2010-03-16 Mediatek Inc. Circuits and methods for signal gain control
JP4237219B2 (ja) 2006-11-10 2009-03-11 Ｎｅｃエレクトロニクス株式会社 データ受信回路とデータドライバ及び表示装置
JP5075605B2 (ja) * 2007-12-13 2012-11-21 株式会社東芝 受信装置
JP2010206300A (ja) * 2009-02-27 2010-09-16 Sony Corp コンパレータ回路及びそのコンパレータ回路を備えたｌｖｄｓレシーバ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101748A (zh) * 1993-07-28 1995-04-19 三星电子株式会社 电平移动器及其适用的数据输出缓冲器
US6625433B1 (en) * 2000-09-29 2003-09-23 Agere Systems Inc. Constant compression automatic gain control circuit
CN1574672A (zh) * 2003-06-20 2005-02-02 恩益禧电子股份有限公司 用于低压差分信号的数据传输设备
CN101060324A (zh) * 2007-04-06 2007-10-24 中兴通讯股份有限公司 一种差分信号接口电路
US20110230156A1 (en) * 2010-03-19 2011-09-22 SiTune Corporation Dynamic Gain Assignment in Analog Baseband Circuits
CN102723922A (zh) * 2012-06-15 2012-10-10 钜泉光电科技(上海)股份有限公司 自动幅度控制环路及其控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104901677A (zh) * 2014-03-05 2015-09-09 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统
CN104901677B (zh) * 2014-03-05 2018-09-07 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统

Also Published As

Publication number Publication date
CN103368556B (zh) 2020-11-03
JP2013201674A (ja) 2013-10-03
US8861659B2 (en) 2014-10-14
JP5993174B2 (ja) 2016-09-14
US20130251077A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
US10298238B2 (en) Differential driver with pull up and pull down boosters
CN102684619A (zh) 放大器电路和方法
CN104467804A (zh) 缓冲电路和包括缓冲电路的源极驱动电路
CN103858395A (zh) 信号传输电路
US11005476B2 (en) Level shift circuit and fingerprint identification device
US8947135B2 (en) Output circuit and voltage signal output method
US6753700B2 (en) Universal single-ended parallel bus
CN104158526A (zh) 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路
CN110729995A (zh) 一种电平转换电路及电平转换方法
CN105183061A (zh) 一种电压缓冲器电路
US20140292379A1 (en) Output circuit
CN103368556A (zh) 数据接收电路及数据接收方法
CN101739963B (zh) 驱动电路系统以及提高运算放大器回转率的方法
CN102007687B (zh) 振幅控制电路、极化调制发送电路以及极化调制方法
US8456196B2 (en) High-speed comparator
US8929466B2 (en) Data receiving circuit and semiconductor device
CN103762985A (zh) 采样保持电路
CN103761964B (zh) 自动语音识别电路
CN103873066A (zh) 平方根压缩电路
CN102904552A (zh) 差分到单端转换器
CN105808486A (zh) 以有源电感为负载的高速驱动电路的实现
US20180131359A1 (en) High-speed current comparator suitable for nano-power circuit design
US20160294372A1 (en) Signal potential converter
CN102386897A (zh) 一种对信号进行比较的装置和方法
CN117318697B (zh) 电平移位电路和电源设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Yokohama City, Kanagawa Prefecture, Japan

Applicant after: Lapis Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Lapis Semiconductor Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant