CN102904552A - 差分到单端转换器 - Google Patents

Abstract

一种差分到单端转换器，包括：放大电路，用于接收第一输入信号和第二输入信号，并将所述第一输入信号放大后输出第一放大信号，将所述第二输入信号放大后输出第二放大信号，所述第一输入信号相对于所述第二输入信号反相；反相电路，用于接收第二放大信号，并将所述第二放大信号反相后输出第二反相放大信号；叠加电路，用于接收所述第一放大信号和第二反相放大信号，并将所述第一放大信号和第二反相放大信号叠加后输出叠加信号。所述差分到单端转换器能够应用于射频电路。

Description

差分到单端转换器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种差分到单端转换器。

背景技术

在现有技术的集成电路中，通常会采用具有双端差分输出的器件，例如振荡器。为了适应集成电路中的单端时钟的应用需求，通常需要将双端信号转换为单端信号，这时需要采用差分到单端转换器（Differential to Single-EndedConvertor，D2C）来实现所述转换。

现有技术的差分到单端转换器如图1所示，包括：由第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2构成的第一放大电路，第一差分信号由所述第一NMOS管MN1的栅极输入，并由所述第二PMOS管MP2的源极输出第一放大信号；由第二NMOS管MN2、第三PMOS管MP3和第四PMOS管MP4构成的第二放大电路，第二差分信号由所述第二NMOS管MN2的栅极输入，并由所述第四PMOS管MP4的源极输出第二放大信号；所述第一差分信号和第二差分信号互为反相；由第三NMOS管MN3和第四NMOS管MN4构成的电流镜电路用于对所述第一放大信号和第二放大信号进行比较，并输出单一的输出信号；所述输出信号输入由第五PMOS管MP5和第五NMOS管MN5构成的缓冲电路，由所述缓冲电路输出单端信号VOUT。

然而，现有技术的差分到单端转换器在高频条件下的功耗过高，而输出信号的幅度较低，无法运用于射频电路中，应用范围有限。

更多的差分到单端转换器请参考公开号为CN101005282A的中国专利文件。

发明内容

本发明解决的问题是，提供一种差分到单端转换器，降低差分到单端转换器的功耗，并提高输出信号幅度，使所述差分到单端转换器能够应用于射频电路中。

为解决上述问题，本发明提供一种差分到单端转换器，包括：放大电路，用于接收第一输入信号和第二输入信号，并将所述第一输入信号放大后输出第一放大信号，将所述第二输入信号放大后输出第二放大信号，所述第一输入信号相对于所述第二输入信号反相；反相电路，用于接收第二放大信号，并将所述第二放大信号反相后输出第二反相放大信号；叠加电路，用于接收所述第一放大信号和第二反相放大信号，并将所述第一放大信号和第二反相放大信号叠加后输出叠加信号。

可选地，所述放大电路包括：第一偏置反相器，所述第一偏置反相器的输入端接收第一输入信号，所述第一偏置反相器的输出端输出第一放大信号；第二偏置反相器，所述第二偏置反相器的输入端接收第二输入信号，所述第二偏置反相器的输出端输出第二放大信号。

可选地，所述第一偏置反相器包括：第一晶体管、第二晶体管、第一电阻、第一端口和第二端口，所述第一晶体管和第二晶体管相互反型；所述第一晶体管的栅极和第二晶体管的栅极分别与第一端口连接，所述第一端口接收所述第一输入信号；所述第一晶体管的源极和第二晶体管的漏极分别与第二端口连接，所述第二端口输出第一放大信号；所述第一晶体管漏极与电源连接，所述第二晶体管的源极接地；所述第一电阻的一端与第一晶体管和第二晶体管的栅极连接，另一端与第一晶体管的源极和第二晶体管的漏极连接。

可选地，所述第一电阻的电阻值为10千欧姆-100千欧姆。

可选地，所述第二偏置反相器包括：第三晶体管、第四晶体管、第二电阻、第三端口和第四端口，所述第三晶体管和第四晶体管相互反型；所述第三晶体管的栅极和第四晶体管的栅极分别与第三端口连接，所述第三端口接收所述第二输入信号；所述第三晶体管的源极和第四晶体管的漏极分别与第四端口连接，所述第四端口输出第二放大信号；所述第三晶体管漏极与电源连接，所述第四晶体管的源极接地；所述第二电阻的一端与第三晶体管和第四晶体管的栅极连接，另一端与第三晶体管的源极和第四晶体管的漏极连接。

可选地，所述第二电阻的电阻值为10千欧姆-100千欧姆。

可选地，所述放大电路还包括：第一电容和第二电容；所述第一电容的一端接收第一输入信号，另一端与第一偏置反相器的输入端连接，所述第一电容用于将第一输入信号中的直流偏置信号去除，并将去除直流偏置信号的第一输入信号输入所述第一偏置反相器；所述第二电容的一端接收第二输入信号，另一端与第二偏置反相器的输入端连接，所述第二电容用于将第二输入信号中的直流偏置信号去除，并将去除直流偏置信号的第二输入信号输入所述第二偏置反相器。

可选地，所述反相电路包括：第五晶体管、第六晶体管、第五端口和第六端口，所述第五晶体管和第六晶体管相互反型；所述第五晶体管和第六晶体管的栅极分别与第五端口连接，所述第五端口接收所述第二放大信号；所述第五晶体管的源极和所述第六晶体管的漏极分别与第六端口连接，所述第六端口输出所述第二反相放大信号；所述第五晶体管的漏极连接电源，所述第六晶体管的源极接地。

可选地，所述叠加电路包括：第第七晶体管、第八晶体管和第七端口，所述第七晶体管为PMOS管，所述第八晶体管为NMOS管；所述第七晶体管的栅极接收第一放大信号；所述第八晶体管的栅极接收第二反相放大信号；所述第七晶体管的源极和所述第八晶体管的漏极分别与第七端口连接，所述第七端口输出叠加信号；所述第七晶体管的漏极连接电源，所述第八晶体管的源极接地。

与现有技术相比，本发明的技术方案具有以下优点：

将相互反相的第一输入信号和第二输入信号通过放大电路放大，并输出第一放大信号和第二放大信号；之后，将第二放大信号通过反相电路进行反向，并输出第二反相放大信号；再将所述第二反相放大信号和第一放大信号通过叠加电路进行叠加，输出单一的叠加信号；由于所述第二反相放大信号为第二放大信号的反相输出，而所述第二放大信号与第一放大信号互为反相，因此所述第二反相放大信号与所述第一放大信号同相；将所述第二反相放大信号与所述第一放大信号叠加后，能够进一步提高输出信号的幅度，从而使所述差分到单端转换器能够应用于射频电路中。

进一步的，所述放大电路包括第一偏置反相器和第二偏置反相器，分别用于反相放大第一输入信号和第二输入信号；由于所述第一偏置反相器和第二偏置反相器具有自偏置能力，能够对所述第一输入信号和第二输入信号施加直流偏置，以抬高所述第一输入信号和第二输入信号，从而使构成所述第一偏置反相器和第二偏置反相器的晶体管更易开启，有利于在高频条件下被驱动，且输出信号幅度更大；此外，所述第一偏置反相器和第二偏置反相器能够控制输出信号的幅度范围，从而能够实现信号的缓冲，使输出信号更为稳定；因此，所述放大电路能够适用于射频电路。

进一步的，所述差分到单端转换器的电路结构简单，电路中的器件少，从而能够减少电路中的杂散电容和杂散电感，而且能够减小电路的功耗，适用于射频电路。

附图说明

图1是现有技术的差分到单端转换器；

图2是本发明实施例的差分到单端转换器的电路示意图；

图3是本发明实施例所述差分到单端转换器的放大电路的结构示意图；

图4是本发明实施例所述差分到单端转换器的反相电路的结构示意图；

图5是本发明实施例所述差分到单端转换器的叠加电路的结构示意图；

图6是本发明实施例所述差分到单端转换器的时序示意图。

具体实施方式

如背景技术所述，现有技术的差分到单端转换器在高频条件下的功耗过高，而输出信号的幅度较低，无法运用于射频电路中，应用范围有限。

对于现有的射频电路来说，随着频率的增加，杂散电容和杂散电感越多，对于电路性能的影响越大，于是射频电路中应尽量减少杂散电容和杂散电感，以提高电路的响应，减少延迟，并减少射频电路中的功耗；其中，所述杂散电感存在于电路中的导线以及器件内的自感，而所述杂散电容存在于半导体器件内的寄生电容，以及器件与接地端之间，所以电路中的杂散电容和杂散电感无法避免；由上可知，在射频电路中，为了减少杂散电容和杂散电感，需要减少电路中的器件，简化电路结构，从而提高电路响应，减少功耗。然而，如图1所示现有的差分到单端转换器的电路结构过于复杂，电路内的器件过多，其输出信号的幅度过低，且功耗过大，无法适用于射频电路。

为了解决上述问题，本发明的发明人经过研究，提出了一种适用于射频电路的差分到单端转换器：通过放大电路分别对两路互为反相的差分信号进行放大；再以反相电路对上述两路放大过的差分信号的其中之一进行反相，使该路放大的差分信号与另一路放大后的差分信号同相；最后将所述反相后的放大差分信号与另一路放大差分信号叠加并单路输出，得到的输出信号的幅度较大，易于使射频电路得到响应。此外，所述放大电路分别采用偏置反相器放大所输入的差分信号，由于所述偏置反相器能够对输入信号施予自偏置，从而抬高所输入的信号，因此所述放大电路更易于驱动响应，且输出信号幅度更高更稳定。进一步的，该差分到单端转换器的电路结构简单，电路中的器件少，因此该差分到单端转换器杂散电容和杂散电感少、功耗更低、适用于射频电路。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

请参考图2，图2是本发明实施例的差分到单端转换器的电路示意图，包括：

放大电路100，用于接收第一输入信号VIN和第二输入信号VIP，并将所述第一输入信号VIN放大后输出第一放大信号VIN1，将所述第二输入信号VIP放大后输出第二放大信号VIP1，所述第一输入信号VIN相对于所述第二输入信号VIP反相。

反相电路200，用于接收第二放大信号VIP1，并将所述第二放大信号VIP1反相后输出第二反相放大信号VIP2。

叠加电路300，用于接收所述第一放大信号VIN1和第二反相放大信号VIP2，并将所述第一放大信号VIN1和第二反相放大信号VIP2叠加后输出叠加信号VOUT。

其中，所述放大电路100包括：第一偏置反相器101和第二偏置反相器102；所述第一偏置反相器101，所述第一偏置反相器101的输入端接收第一输入信号VIN，所述第一偏置反相器101的输出端输出第一放大信号VIN1；第二偏置反相器102，所述第二偏置反相器102的输入端接收第二输入信号VIP，所述第二偏置反相器102的输出端输出第二放大信号VIP1。

本实施例中，所述第一输入信号VIN和第二输入信号VIP为差分信号，因此互为反相，所述第一输入信号VIN和第二输入信号VIP之间的相位相差180度。

所述放大电路100通过第一偏置反相器101和第二偏置反相器102分别对第一输入信号VIN和第二输入信号VIP进行放大；因此，所述第一输入信号VIN经过第一偏置反相器101后输出的第一放大信号VIN1，相对于第一输入信号VIN反相，且所述第一放大信号VIN1的幅度较所述第一输入信号VIN增大；而所述第二输入信号VIP经过第二偏置反相器102后输出的第二放大信号VIP1，相对于第二输入信号VIP反相，且所述第二放大信号VIP1的幅度较所述第二输入信号VIP增大；由此可知，所述放大电路100输出的第一放大信号VIN1和第二放大信号VIP1依旧互为反相，其相位差为180度。

为了使经过放大电路100后互为反相的第一放大信号VIN1和第二放大信号VIP1合并后输出的单端信号的幅度足够大，以适应射频电路的工作，需要将所述互为反相的第一放大信号VIN1和第二放大信号VIP1转换为同相后再进行叠加，能够提高所输出的单端信号的幅度，从而使所述单端信号满足射频电路的信号需求。

在本实施例中，将所述第二放大信号VIP1输入反相电路200使其反相，从而，所述反相电路200输出的第二反相放大信号VIP2与所述第一放大信号VIN1同相；将所述第二反相放大信号VIP2与所述第一放大信号VIN1输入叠加电路300进行叠加后，所输出的叠加信号VOUT的幅度进一步提高，满足了射频电路的信号需求。

在另一实施例中，还能够将所述第一放大信号VIN1输入反相电路200使其反相，并输出第一反相放大信号（未示出）；之后将所述第一反相放大信号和所述第二放大信号VIP1输入叠加电路300进行叠加，所输出的叠加信号VOUT的幅度提高。

请参考图3，图3是本发明实施例图2所示的放大电路100的结构示意图，包括：第一偏置反相器101和第二偏置反相器102。

所述第一偏置反相器101包括：第一晶体管M1、第二晶体管M2、第一电阻R1、第一端口D1和第二端口D2，所述第一晶体管M1和第二晶体管M2相互反型；所述第一晶体管M1的栅极和第二晶体管M2的栅极分别与第一端口D1连接，所述第一端口D1接收所述第一输入信号VIN；所述第一晶体管M1的源极和第二晶体管M2的漏极分别与第二端口D2连接，由所述第二端口D2输出第一放大信号VIN1；所述第一晶体管M1漏极与电源VDD连接，所述第二晶体管M2的源极接地VSS；所述第一电阻R1的一端与第一晶体管M1和第二晶体管M2的栅极连接，另一端与第一晶体管M1的源极和第二晶体管M2的漏极连接。

在本实施例中，所述第一晶体管M1为PMOS管，所述第二晶体管M2为NMOS管；所述第一晶体管M1和第二晶体管M2构成CMOS反相器，对所输入的第一输入信号VIN进行反向并放大；而且，通过对所述第一晶体管M1和第二晶体管M2阈值电压的比例进行调节，能够调整所输出的第一放大信号VIN1的幅度，从而实现对信号的缓冲，使输出的第一放大信号VIN1更为平稳，适用于射频电路；所述第一电阻R1用于在所述第一偏置反相器101中实现自偏置，用于对所输入的第一输入信号VIN施加直流偏置，将所述第一输入信号VIN抬高，从而使第一晶体管M1和第二晶体管M2更易开启；因此，所述第一偏置反相器101更易被驱动，适用于在高频条件下工作；其中，所述第一电阻R1的电阻值为10千欧姆-100千欧姆，能够产生足够大的自偏置直流电压使器件实现高频驱动。

所述第二偏置反相器102包括：第三晶体管M3、第四晶体管M4、第二电阻R2、第三端口D3和第四端口D4，所述第三晶体管M3和第四晶体管M4相互反型；所述第三晶体管M3的栅极和第四晶体管M4的栅极分别与第三端口D3连接，所述第三端口D3接收所述第二输入信号VIP；所述第三晶体管M3的源极和第四晶体管M4的漏极分别与第四端口D4连接，所述第四端口D4输出第二放大信号VIP2；所述第三晶体管M3漏极与电源VDD连接，所述第四晶体管M4的源极接地VSS；所述第二电阻R2的一端与第三晶体管M3和第四晶体管M4的栅极连接，另一端与第三晶体管M3的源极和第四晶体管M4的漏极连接。

在本实施例中，所述第三晶体管M3为PMOS管，所述第四晶体管M4为NMOS管；所述第三晶体管M3和第四晶体管M4构成CMOS反相器，对所输入的第二输入信号VIP进行反向并放大；而且，通过对所述第三晶体管M3和第四晶体管M4阈值电压的比例进行调节，能够调整所输出的第二放大信号VIP1的幅度，从而实现对信号的缓冲，使输出的第二放大信号VIP1更为平稳，适用于射频电路；所述第二电阻R2用于在所述第二偏置反相器102中实现自偏置，用于对所输入的第二输入信号VIP施加直流偏置，将所述第二输入信号VIP抬高，从而使第三晶体管M3和第四晶体管M4更易开启；因此，所述第二偏置反相器102更易被驱动，适用于在高频条件下工作；其中，所述第二电阻R2的电阻值为10千欧姆-100千欧姆，能够产生足够大的自偏置直流电压使器件实现高频驱动。

需要说明的是，本实施例所述差分到单端转换器的放大电路100还包括：第一电容C1和第二电容C2；所述第一电容C1的一端接收第一输入信号VIN，另一端与第一端口D1连接；所述第二电容C2的一端接收第二输入信号VIP，另一端与第三端口D3连接。

所述第一电容C1用于将第一输入信号VIN中原有的直流偏置信号去除，并将所述去除直流偏置信号的第一输入信号VIN输入所述第一偏置反相器101；所述第二电容C2用于将第二输入信号VIP中原有的直流偏置信号去除，并将所述去除直流偏置信号的第二输入信号VIP输入所述第二偏置反相器102；所述第一电容C1和第二电容C2能够使所述放大电路输出的第一放大信号VIN1和第二放大信号VIP1的幅度和频率更为可控，从而使所述差分到单端转换器对信号的控制更为精确。

请参考图4，图4是本发明实施例图2所示的反相电路200的结构示意图，包括：第五晶体管M5、第六晶体管M6、第五端口D5和第六端口D6，所述第五晶体管M5和第六晶体管M6相互反型；所述第五晶体管M5和第六晶体管M6的栅极分别与第五端口D5连接，所述第五端口接收所述第二放大信号VIP1；所述第五晶体管M5的源极和所述第六晶体管M6的漏极分别与第六端口D6连接，所述第六端口D6输出所述第二反相放大信号VIP2；所述第五晶体管M5的漏极连接电源VDD，所述第六晶体管M6的源极接地VSS。

在本实施例中，所述反相电路200为CMOS反相器，用于反相所述第二放大信号VIP1，而且对于信号具有放大作用，从而使输出的第二反相放大信号VIP2和第一放大信号VIN同相，则所述第二反相放大信号VIP2和第一放大信号VIN叠加输出的单端信号幅度更大。

在另一实施例中，所述反相电路200用于反相第一放大信号VIN1；使所述第五晶体管M5和第六晶体管M6的栅极连接后，接收所述第一放大信号VIN1；而所述第五晶体管M5的源极和所述第六晶体管M6的漏极连接，输出所述第一反相放大信号（未示出）；将所述第一反相放大信号和第二放大信号VIP2进行叠加后，输出单端信号。

请参考图5，图5是本发明实施例图2所示的叠加电路300的结构示意图，包括：第七晶体管M7、第八晶体管M8和第七端口D7，所述第七晶体管M7为PMOS管，所述第八晶体管M8为NMOS管；所述第七晶体管M7的栅极接收第一放大信号VIN1；所述第八晶体管M8的栅极接收第二反相放大信号VIP2；所述第七晶体管M7的源极和所述第八晶体管M8的漏极分别与第七端口D7连接，所述第七端口D7输出叠加信号VOUT；所述第七晶体管M7的漏极连接电源VDD，所述第八晶体管M8的源极接地VSS。

所述叠加电路300用于叠加所述第一放大信号VIN1和第二反相放大信号VIP2，由于所述第一放大信号VIN1和第二反相放大信号VIP2同相，因此叠加后输出的叠加信号VOUT的幅度进一步增大，适用于在射频电路中使用。

在另一实施例中，将所述第一放大信号VIN1反相并输出第一反相放大信号后，再与所述第二放大信号VIP1叠加，即所述第七晶体管M7的栅极接收第一反相放大信号，所述第八晶体管M8的栅极接收第二放大信号VIP1；由于所述第一反相放大信号与第二放大信号VIP1同相，叠加后输出的叠加信号VOUT的幅度提高，能够适用于高频条件下的工作。

请参考图6，图6是本发明实施例所述差分到单端转换器的时序示意图。

所述第一输入信号VIN和第二输入信号VIP互为反相，且所述第一输入信号VIN和第二输入信号VIP的幅度相同，均为V1；当所述第一输入信号VIN经过反相放大后，输出第一放大信号VIN2，所述第一放大信号VIN1的幅度为V2，且所述V2大于V1；而所述第二输入信号VIP经过反相放大后，输出的第二放大信号（未示出）依旧与所述第一放大信号VIN1反相，而所述第二放大信号的幅度也为V2；将所述第二放大信号再进行一次反相后，输出第二反相放大信号VIP2，此时所述第二反相放大信号VIP2与所述第一放大信号VIN1同相；而由于，所述反相电路为CMOS反相器，所述第二反相放大信号VIP2经过反相后，信号得到进一步放大，因此所述幅度V3大于第一放大信号VIN1的幅度V2；之后，将同相的第二反相放大信号VIP2与第一放大信号VIN1叠加，得到的叠加信号VOUT的幅度V4进一步提高，幅度V4大于V3或V2。

本实施例所述的差分到单端转换器的电路结构简单，电路中的器件较少，因此电路中的杂散电容和杂散电感较少，有利于所述差分到单端转换器在射频电路中的运用；此外，所述第一输入信号VIN和第二输入信号VIP互为反相，当所述第一输入信号VIN和第二输入信号VIP经过放大电路后依旧互为反相；本实施例中，将放大后的第二放大信号VIP1通过反相电路后输出第二反相放大信号VIP2，所述第二反相放大信号VIP2与所述第一放大信号VIN1同相；因此，将所述第二反相放大信号VIP2与所述第一放大信号VIN1叠加后，得到的叠加信号VOUT幅度进一步提高，能够满足射频电路对于信号的需求。

综上所述，将相互反相的第一输入信号和第二输入信号通过放大电路放大，并输出第一放大信号和第二放大信号；之后，将第二放大信号通过反相电路进行反向，并输出第二反相放大信号；再将所述第二反相放大信号和第一放大信号通过叠加电路进行叠加，输出单一的叠加信号；由于所述第二反相放大信号为第二放大信号的反相输出，而所述第二放大信号与第一放大信号互为反相，因此所述第二反相放大信号与所述第一放大信号同相；将所述第二反相放大信号与所述第一放大信号叠加后，能够进一步提高输出信号的幅度，从而使所述差分到单端转换器能够应用于射频电路中。

进一步的，所述放大电路包括第一偏置反相器和第二偏置反相器，分别用于反相放大第一输入信号和第二输入信号；由于所述第一偏置反相器和第二偏置反相器具有自偏置能力，能够对所述第一输入信号和第二输入信号施加直流偏置，以抬高所述第一输入信号和第二输入信号，从而使构成所述第一偏置反相器和第二偏置反相器的晶体管更易开启，有利于在高频条件下被驱动，且输出信号幅度更大；此外，所述第一偏置反相器和第二偏置反相器能够控制输出信号的幅度范围，从而能够实现信号的缓冲，使输出信号更为稳定；因此，所述放大电路能够适用于射频电路。

进一步的，所述差分到单端转换器的电路结构简单，电路中的器件少，从而能够减少电路中的杂散电容和杂散电感，而且能够减小电路的功耗，适用于射频电路。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种差分到单端转换器，其特征在于，包括：

放大电路，用于接收第一输入信号和第二输入信号，并将所述第一输入信号放大后输出第一放大信号，将所述第二输入信号放大后输出第二放大信号，所述第一输入信号相对于所述第二输入信号反相；

反相电路，用于接收第二放大信号，并将所述第二放大信号反相后输出第二反相放大信号；

叠加电路，用于接收所述第一放大信号和第二反相放大信号，并将所述第一放大信号和第二反相放大信号叠加后输出叠加信号。

2.如权利要求1所述差分到单端转换器，其特征在于，所述放大电路包括：

第一偏置反相器，所述第一偏置反相器的输入端接收第一输入信号，所述第一偏置反相器的输出端输出第一放大信号；

第二偏置反相器，所述第二偏置反相器的输入端接收第二输入信号，所述第二偏置反相器的输出端输出第二放大信号。

3.如权利要求2所述差分到单端转换器，其特征在于，所述第一偏置反相器包括：第一晶体管、第二晶体管、第一电阻、第一端口和第二端口，所述第一晶体管和第二晶体管相互反型；所述第一晶体管的栅极和第二晶体管的栅极分别与第一端口连接，所述第一端口接收所述第一输入信号；所述第一晶体管的源极和第二晶体管的漏极分别与第二端口连接，所述第二端口输出第一放大信号；所述第一晶体管漏极与电源连接，所述第二晶体管的源极接地；所述第一电阻的一端与第一晶体管和第二晶体管的栅极连接，另一端与第一晶体管的源极和第二晶体管的漏极连接。

4.如权利要求3所述差分到单端转换器，其特征在于，所述第一电阻的电阻值为10千欧姆-100千欧姆。

5.如权利要求2所述差分到单端转换器，其特征在于，所述第二偏置反相器包括：第三晶体管、第四晶体管、第二电阻、第三端口和第四端口，所述第三晶体管和第四晶体管相互反型；所述第三晶体管的栅极和第四晶体管的栅极分别与第三端口连接，所述第三端口接收所述第二输入信号；所述第三晶体管的源极和第四晶体管的漏极分别与第四端口连接，所述第四端口输出第二放大信号；所述第三晶体管漏极与电源连接，所述第四晶体管的源极接地；所述第二电阻的一端与第三晶体管和第四晶体管的栅极连接，另一端与第三晶体管的源极和第四晶体管的漏极连接。

6.如权利要求5所述差分到单端转换器，其特征在于，所述第二电阻的电阻值为10千欧姆-100千欧姆。

7.如权利要求2所述差分到单端转换器，其特征在于，所述放大电路还包括：第一电容和第二电容；所述第一电容的一端接收第一输入信号，另一端与第一偏置反相器的输入端连接，所述第一电容用于将第一输入信号中的直流偏置信号去除，并将去除直流偏置信号的第一输入信号输入所述第一偏置反相器；所述第二电容的一端接收第二输入信号，另一端与第二偏置反相器的输入端连接，所述第二电容用于将第二输入信号中的直流偏置信号去除，并将去除直流偏置信号的第二输入信号输入所述第二偏置反相器。

8.如权利要求1所述差分到单端转换器，其特征在于，所述反相电路包括：第五晶体管、第六晶体管、第五端口和第六端口，所述第五晶体管和第六晶体管相互反型；所述第五晶体管和第六晶体管的栅极分别与第五端口连接，所述第五端口接收所述第二放大信号；所述第五晶体管的源极和所述第六晶体管的漏极分别与第六端口连接，所述第六端口输出所述第二反相放大信号；所述第五晶体管的漏极连接电源，所述第六晶体管的源极接地。

9.如权利要求1所述差分到单端转换器，其特征在于，所述叠加电路包括：

第七晶体管、第八晶体管和第七端口，所述第七晶体管为PMOS管，所述第八晶体管为NMOS管；所述第七晶体管的栅极接收第一放大信号；所述第八晶体管的栅极接收第二反相放大信号；所述第七晶体管的源极和所述第八晶体管的漏极分别与第七端口连接，所述第七端口输出叠加信号；所述第七晶体管的漏极连接电源，所述第八晶体管的源极接地。

Images