CN103532522B - 占空比调整电路、双端转单端电路及振荡器 - Google Patents

Abstract

一种占空比调整电路、双端转单端电路及振荡器，所述双端转单端电路包括：驱动电路和占空比调整电路，所述驱动电路用于接收第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50%的第三时钟信号；其中，所述第一时钟信号和第二时钟信号的相位相差180度。所述振荡器包括振荡时钟信号产生电路、驱动电路和占空比调整电路。本发明技术方案的电路结构简单、功耗较低，且能使得其单端输出信号的占空比为50%。

Description

占空比调整电路、双端转单端电路及振荡器

技术领域

本发明涉及集成电路技术领域，特别涉及一种占空比调整电路、双端转单端电路及振荡器。

背景技术

现代高速大规模集成电路中对时钟信号的质量要求越来越高。时钟信号的质量除了传统的时钟抖动外，时钟占空比也越来越成为影响高速集成电路性能的关键因素，其中占空比为50%的时钟信号在高速大规模集成电路中尤为重要。

现有技术中，振荡器的输出通常为双端信号，且所述双端信号经常是摆幅很小且共模电压变化很大的一对差分信号。为了适应单端时钟的应用需求，通常需要将双端信号转换为单端信号，这时需要采用双端转单端电路来实现上述转换。

现有技术中双端转单端电路一般采用差分运放加锁存器的结构，但是其结构比较复杂、功耗较大，并且输出信号的占空比较差，为调节其时钟信号的占空比需要增加额外的较为复杂的电路。

发明内容

本发明解决的问题是提供一种占空比调整电路、双端转单端电路及振荡器，其输出时钟信号的占空比为50%且结构简单、功耗比较低。

为解决上述问题，本发明提供一种双端转单端电路，包括：驱动电路和占空比调整电路，所述驱动电路用于接收第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；所述第一时钟信号和第二时钟信号的相位相差180度；

所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50%的第三时钟信号；其中，所述占空比调整电路包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收所述第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收所述第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

可选地，所述驱动电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一反相器和第二反相器；

所述第一MOS管的栅极接收第一时钟信号，源极接地，漏极连接第三MOS管的漏极；所述第二MOS管的栅极接收第二时钟信号，源极接地，漏极连接第四MOS管的漏极；所述第三MOS管的源极连接电源，栅极与第四MOS管的栅极相连且接收偏置电压；第四MOS管的源极连接电源；所述第一反相器的输入端连接第一MOS管的漏极，输出端连接第二MOS管的漏极；所述第二反相器的输入端连接第二MOS管的漏极，输出端连接第一MOS管的漏极；其中，所述第三MOS管的漏极输出第一驱动信号，第四MOS管的漏极输出第二驱动信号。

为解决上述问题，本发明还提供一种振荡器，包括振荡时钟信号产生电路、驱动电路和占空比调整电路；所述振荡时钟信号产生电路用于产生第一时钟信号和第二时钟信号，所述第一时钟信号和第二时钟信号的相位相差180度；

所述驱动电路用于接收所述第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；

所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50%的第三时钟信号；其中，所述占空比调整电路包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收所述第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收所述第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

为解决上述问题，本发明还提供一种占空比调整电路，包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

与现有技术相比，本发明技术方案至少具有以下优点：

本发明技术方案的双端转单端电路包括驱动电路和占空比调整电路。第一时钟信号和第二时钟信号在所述占空比调整电路的调整后形成第三时钟信号，所述第三时钟信号的占空比为50%。从而将双端输入信号转换为了单端输出信号，并且将输出信号的占空比调整为了50%，进而为后续电路提供了高性能的时钟信号。

另外，可选方案中，所述驱动电路仅包括四个MOS管和两个反相器，而占空比调整电路也仅包括了三个反相器，其结构非常简单，不需要再增加额外的复杂电路即可实现双端转单端的功能，并且还将输出信号的占空比调节为50%，其电路的整体功耗也非常低。

附图说明

图1是现有技术中双端转单端电路一实施例的示意图；

图2是本发明双端转单端电路的一实施方式的示意图；

图3是本发明双端转单端电路一实施例的示意图；

图4是图3所示电路中各信号的时序示意图。

具体实施方式

正如背景技术中所述，现有双端转单端电路的输出信号的占空比比较差，从而对集成电路造成不良影响。为了调节输出信号的占空比，现有技术中提出了多种技术方案，例如，公开号为CN102361453A的中国专利申请公开了一种用于锁相环的高速占空比调节和双端转单端电路。

参考图1，该电路的输入为相位相差180度的时钟信号CLK和bCLK，输出为单端时钟信号CLKOUT。该电路包括三个部分：输入时钟整形级10、单边沿检测级20和占空比恢复电路30。其中，输入时钟整形级10包括两个输入时钟整形电路；单边沿检测级20包括两个单边沿检测电路。

该电路虽然可以将锁相环压控振荡器的输出波形的占空比调节为50%，但是其电路结构复杂且功耗较大。

而本发明技术方案的双端转单端电路不仅可以将双端输入信号转换为单端输出信号而且还将输出信号的占空比调整为50%。另一方面，本发明技术方案的双端转单端电路结构更为简单、功耗更低。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图2示出了本发明双端转单端电路的示意图。参考图2，所述双端转单端电路包括驱动电路100和占空比调整电路200。

所述驱动电路100，用于对接收到的第一时钟信号CKP和第二时钟信号CKN进行驱动放大，并输出第一驱动信号net1和第二驱动信号net1b。其中，所述第一时钟信号CKP和第二时钟信号CKN的相位相差180度；所述第一驱动信号net1和第二驱动信号net1b均被放大为轨至轨（railtorail）的信号，并且其相位也相差180度。

所述占空比调整电路200，用于对接收到的所述第一驱动信号net1和第二驱动信号net1b进行整形和叠加，并输出占空比为50%的第三时钟信号net2。具体地，所述第三时钟信号net2的频率与第一驱动信号net1（或第二驱动信号net1b）的频率相同。

具体地，图3示出了本发明双端转单端电路一实施例的示意图。参考图3，所述驱动电路100包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一反相器inv1和第二反相器inv2。

所述第一MOS管M1和第二MOS管M2构成双端输入电路，第三MOS管M3和第四MOS管M4为电流源负载；第一反相器inv1和第二反相器inv2形成正反馈结构。

所述第三MOS管M3的漏极输出第一驱动信号net1，第四MOS管M4的漏极输出第二驱动信号net1b。所述第一驱动信号net1和第二驱动信号net1b之间的相位相差180度。

具体地，所述第一MOS管M1的栅极接收第一时钟信号CKP，源极接地，漏极连接第三MOS管M3的漏极、第一反相器inv1的输入端和第二反相器inv2的输出端。

所述第二MOS管M2的栅极接收第二时钟信号CKN，源极接地，漏极连接第四MOS管M4的漏极、第一反相器inv1的输出端和第二反相器inv2的输入端。

所述第三MOS管M3和第四MOS管M4的源极接电源VDD，所述第三MOS管M3和第四MOS管M4的栅极相连并接收偏置电压Vp1。

在上述驱动电路100的作用下，双端输入的第一时钟信号CPK和第二时钟信号CPK分别被放大至轨至轨的第一驱动信号net1和第二驱动信号net1b。但是所述第一驱动信号net1和第二驱动信号net1b可能是占空比比较差的信号，如其上升沿或下降沿比较差。所述第一驱动信号net1和第二驱动信号net1b的时序可参考图4所示。

需要说明的是，此处轨至轨指的是：第一驱动信号net1和第二驱动信号net1b的最小幅值为GND，而最大幅值为VDD。

所述占空比调整电路200用于对所述第一驱动信号net1和第二驱动信号net1b的占空比进行调整。

继续参考图3，所述占空比调整电路200包括：第三反相器inv3、第四反相器inv4和第五反相器inv5。

所述第三反相器inv3的输入端接收所述第一驱动信号net1，输出端连接第四反相器inv4的输入端。所述第四反相器inv4的输出端输出第四时钟信号net3。

所述第五反相器inv5的输入端接收所述第二驱动信号net1b，输出端输出第五时钟信号net4。所述第四时钟信号net3和第五时钟信号net4经过叠加后形成第三时钟信号net2。

由前述分析可知，所述第一驱动信号net1和第二驱动信号net1b是一对反相的信号，但是其上升沿上升缓慢。所述第一驱动信号net1经过第三反相器inv3和第四反相器inv4的延迟之后得到第四时钟信号net3；所述第二驱动信号net1b经过第五反相器inv5的反相后得到第五时钟信号net4。

所述第四时钟信号net3和第五时钟信号net4相加后得到第三时钟信号net2，这样就相当于把两个互补的信号的占空比取其平均，最后得到的第三时钟信号net2即为一个占空比非常接近50%的时钟信号。

发明人对图3所示电路进行了仿真，并得出了上述各信号的时序图，如图4所示，利用图3所示电路不仅将双端输入信号转换为单端信号进行输出，而且其形成的输出信号（即第三时钟信号net2）的占空比为50%。

另外，与现有技术相比，图3所示双端转单端电路结构更为简单，不需要额外增加复杂的电路，从而也可以大大降低电路的功耗。

继续参考图3，所述双端转单端电路还可以包括第六反相器inv6。所述第六反相器inv6的输入端接收第三时钟信号net2，输出端输出第六时钟信号net2b。所述第六反相器inv6用于对所述第三时钟信号net2进行整形，通过增加所述第六反相器inv6可以使所述双端转单端电路的输出信号更加平整，减小其上升沿和下降沿的陡度。

需要说明的是，在图3所示实施例中，所述第一MOS管M1和第二MOS管M2均为NMOS管，第三MOS管M3和第四MOS管M4均为PMOS管，但是本发明对此不做限制。本领域技术人员应当理解的是，在其他实施例中，还可将所述第一MOS管M1和第二MOS管M2设置为PMOS管，将第三MOS管M3和第四MOS管M4设置为NMOS管，并且通过相应地改变各MOS管之间的连接关系来实现其功能。

另外，图3所示实施例中，所述第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第五反相器inv5、第六反相器inv6均可以采用CMOS反相器来实现。当然，在其他实施例中，也可以采用现有技术中的其他反相器结构来实现，本发明对此不做限制。

本发明还提供了一种振荡器，所述振荡器包括振荡时钟信号产生电路、驱动电路和占空比调整电路。

所述振荡时钟信号产生电路用于产生第一时钟信号和第二时钟信号；所述第一时钟信号和第二时钟信号的相位相差180度；

所述驱动电路用于接收第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；

所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50%的第三时钟信号；其中，所述占空比调整电路包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收所述第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收所述第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

所述驱动电路和占空比调整电路分别为上述双端转单端电路中的驱动电路和占空比调整电路，在此不再赘述。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种双端转单端电路，其特征在于，包括：驱动电路和占空比调整电路，所述驱动电路用于接收第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；所述第一时钟信号和第二时钟信号的相位相差180度；

所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50％的第三时钟信号；其中，所述占空比调整电路包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收所述第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收所述第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

2.如权利要求1所述的双端转单端电路，其特征在于，所述驱动电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一反相器和第二反相器；

所述第一MOS管的栅极接收第一时钟信号，源极接地，漏极连接第三MOS管的漏极；所述第二MOS管的栅极接收第二时钟信号，源极接地，漏极连接第四MOS管的漏极；所述第三MOS管的源极连接电源，栅极与第四MOS管的栅极相连且接收偏置电压；第四MOS管的源极连接电源；所述第一反相器的输入端连接第一MOS管的漏极，输出端连接第二MOS管的漏极；所述第二反相器的输入端连接第二MOS管的漏极，输出端连接第一MOS管的漏极；其中，所述第三MOS管的漏极输出第一驱动信号，第四MOS管的漏极输出第二驱动信号。

3.如权利要求2所述的双端转单端电路，其特征在于，所述第一反相器、第二反相器、第三反相器、第四反相器和第五反相器均为CMOS反相器。

4.如权利要求1所述的双端转单端电路，其特征在于，还包括第六反相器，所述第六反相器的输入端接收所述第三时钟信号，输出端输出第六时钟信号。

5.如权利要求4所述的双端转单端电路，其特征在于，所述第六反相器为CMOS反相器。

6.如权利要求1所述的双端转单端电路，其特征在于，所述第一驱动信号和第二驱动信号的摆幅均为轨至轨。

7.一种振荡器，其特征在于，包括振荡时钟信号产生电路、驱动电路和占空比调整电路；所述振荡时钟信号产生电路用于产生第一时钟信号和第二时钟信号；所述第一时钟信号和第二时钟信号的相位相差180度；

所述驱动电路用于接收所述第一时钟信号和第二时钟信号，并在对分别所述第一时钟信号和第二时钟信号进行驱动放大后输出第一驱动信号和第二驱动信号；

所述占空比调整电路，用于接收所述第一驱动信号和第二驱动信号，形成占空比为50％的第三时钟信号；其中，所述占空比调整电路包括：第三反相器、第四反相器和第五反相器；所述第三反相器的输入端接收所述第一驱动信号，输出端连接第四反相器的输入端；所述第四反相器的输出端输出第四时钟信号；所述第五反相器的输入端接收所述第二驱动信号，输出端输出第五时钟信号；所述第四时钟信号和第五时钟信号叠加后形成第三时钟信号。

8.如权利要求7所述的振荡器，其特征在于，所述驱动电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一反相器和第二反相器；

所述第一MOS管的栅极接收第一时钟信号，源极接地，漏极连接第三MOS管的漏极；所述第二MOS管的栅极接收第二时钟信号，源极接地，漏极连接第四MOS管的漏极；所述第三MOS管的源极连接电源，栅极与第四MOS管的栅极相连且接收偏置电压；第四MOS管的源极连接电源；所述第一反相器的输入端连接第一MOS管的漏极，输出端连接第二MOS管的漏极；所述第二反相器的输入端连接第二MOS管的漏极，输出端连接第一MOS管的漏极；其中，所述第三MOS管的漏极输出第一驱动信号，第四MOS管的漏极输出第二驱动信号。

9.如权利要求8所述的振荡器，其特征在于，所述第一反相器、第二反相器、第三反相器、第四反相器和第五反相器均为CMOS反相器。

10.如权利要求7所述的振荡器，其特征在于，还包括：第六反相器，所述第六反相器的输入端接收所述第三时钟信号，输出端输出第六时钟信号。

11.如权利要求10所述的振荡器，其特征在于，所述第六反相器为CMOS反相器。

12.如权利要求7所述的振荡器，其特征在于，所述第一驱动信号和第二驱动信号的摆幅均为轨至轨。