CN108055033A - 电平转换电路、集成电路芯片和电子设备 - Google Patents

Abstract

本申请提供一种电平转换电路、集成电路芯片和电子设备，电平转换电路包括反相器单元、第一NMOS管和第二NMOS管，反相器单元包括电源输入端，用于接收第一电压；信号输入端，用于接收逻辑高电平等于第一电压的脉冲信号；同相输出端；反相输出端；第一NMOS管的漏极用于接收第二电压，栅极与同相输出端连接；第二NMOS管的栅极与反相输出端连接，源极接地；第一电压与脉冲信号中逻辑低电平的电压差值大于反相器单元中PMOS管的阈值电压，第一电压与第二电压的差值大于第一NMOS管的阈值电压。与现有技术相比，无论第二电压多低，本申请提供的电平转换电路中的各MOS管均能够快速导通，且电路能够正常有效地工作。

Description

电平转换电路、集成电路芯片和电子设备

技术领域

本申请涉及集成电路技术领域，尤其涉及一种电平转换电路、集成电路芯片和电子设备。

背景技术

在现代集成电路系统中，为了获得高速的工作状态，其核心逻辑单元通常设计在低电压下工作，例如0.9V、0.7V或0.6V，而其输入单元基于稳定考虑，通常设计在高电压下工作，例如，3.3V、2.5V或1.8V。这样，由于工作电压的不同，输入单元和核心逻辑单元之间需设计电平转换电路。

现有的电平转换电路，通常包括依序串接的两个CMOS反相器，每个CMOS反相器中的PMOS管的源极，用于接收上述低电压。此外，为使第一个CMOS反相器能够耐高压，组成第一个COMS反相器的MOS管均采用厚栅型MOS管。

但是，厚栅型MOS管的阈值电压较高(大约在0.7V左右)，这样，当上述低电压较低时，例如，小于0.7V，第一个CMOS反相器中的PMOS管的源极电压也较低，此时，在输入的脉冲信号跳变为逻辑低电平时，例如，在逻辑低电平的电压为0V时，由于第一个CMOS反相器中的PMOS管的源极与栅极之间的压差小于其阈值电压，将导致该PMOS管无法导通，进而导致整个电平转换电路失效。

发明内容

有鉴于此，本申请提供一种电平转换电路、集成电路芯片和电子设备，以解决现有的电平转换电路在CMOS反相器中PMOS管的源极电压较低时，PMOS管无法导通，电路容易失效的问题。

本申请第一方面提供一种电平转换电路，包括反相器单元、第一NMOS管和第二NMOS管；

所述反相器单元包括电源输入端，用于接收第一电压；信号输入端，用于接收逻辑高电平等于所述第一电压的脉冲信号；同相输出端，用于输出与所述脉冲信号相位相同的信号；以及反相输出端，用于输出与所述脉冲信号相位相反的信号；

所述第一NMOS管的漏极用于接收第二电压，栅极与所述同相输出端连接；所述第二NMOS管的栅极与所述反相输出端连接，源极接地；所述第一NMOS管的源极和所述第二NMOS管的漏极相连，构成所述电平转换电路的信号输出端；

所述第一NMOS管、所述第二NMOS管和所述反相器单元中NMOS管的阈值电压相同，所述第一电压与所述脉冲信号中逻辑低电平的电压差值大于所述反相器单元中PMOS管的阈值电压，所述第一电压与所述第二电压的差值大于所述第一NMOS管的阈值电压。

本申请第二方面提供一种集成电路芯片，包括电源管理电路和本申请第一方面提供的任一电平转换电路，所述电源管理电路用于提供第一电压和第二电压。

本申请第三方面提供一种电子设备，包括本申请第二方面提供的集成电路芯片。

本申请提供的电平转换电路、集成电路芯片和电子设备，由于反相器单元的电源输入端接收的是第一电压，而第一电压与脉冲信号中逻辑低电平的电压差值大于反相器单元中PMOS管的阈值电压，这样，在脉冲信号为逻辑低电平时，反相器单元中的PMOS管的栅极电压等于逻辑低电平的电压，该PMOS管的源极电压(等于第一电压)与栅极电压之间的差值大于其阈值电压，该PMOS管能够快速导通；进一步地，由于反相器单元中NMOS管和第一NMOS管的阈值电压相同，而第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一电压必然也大于反相器单元中的NMOS管的阈值电压，这样，在脉冲信号为逻辑高电平(等于第一电压)时，反相器单元中的NMOS管的栅极电压等于第一电压，该NMOS管的栅极电压与源极电压(等于0V)之间的差值大于其阈值电压，该NMOS管能够快速通道。即在脉冲信号跳变时，反相器单元能够有效地工作。

进一步地，当脉冲信号为一个从逻辑低电平到逻辑高电平(等于第一电压)跳变的脉冲信号时，该反相器单元的同相输出端输出的信号也为一个从逻辑低电平到逻辑高电平(等于第一电压)跳变的脉冲信号，同样地，该反相器单元的反相输出端输出的信号为一个从逻辑高电平(等于第一电压)到逻辑低电平跳变的脉冲信号。这样，由于第一NMOS管的漏极电压等于第二电压，在同相输出端输出第一电压时，第一NMOS管的栅极电压等于第一电压，此时，无论第二电压多低，由于第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一NMOS管的栅极与漏极之间的压差大于其阈值电压，第一NMOS管能够快速导通。

进一步地，由于第二NMOS管的源极电压等于0V，在反相输出端输出第一电平时，第二NMOS管的栅极电压等于第一电压，此时，由于第二NMOS管和第一NMOS管的阈值电压相同，而第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一电压必然也大于第二NMOS管的阈值电压，这样，第二NMOS管的栅极与源极之间的压差大于其阈值电压，第二NMOS管能够快速导通。

综上，本申请提供的电平转换电路，能够将逻辑高电平等于第一电压的脉冲信号转换为逻辑高电平等于第二电压的脉冲信号，且无论第二电压多低，组成该电平转换电路的各MOS管均能够快速导通，该电平转换电路都能够有效地工作。

附图说明

图1为本申请提供的电平转换电路实施例一的示意图；

图2为一示例性实施例示出的脉冲信号的波形图；

图3为图2所示脉冲信号经本申请提供的电平转换电路转换后得到的输出信号的波形图；

图4为本申请一示例性实施例示出的电平转换电路的示意图；

图5为本申请另一示例性实施例示出的电平转换电路的示意图；

图6为本申请一示例性实施例示出的集成电路芯片的示意图。

附图标记说明：

1：反相器单元；

11：反相器单元的电源输入端；

12：反相器单元的接地端；

13：反相器单元的信号输入端；

14：反相器单元的同相输出端；

15：反相器单元的反相输出端；

2：第一NMOS管；

3：第二NMOS管；

4：信号输出端；

C1、C2：CMOS反相器；

C11：CMOS反相器C1的输入端；

C12：CMOS反相器C1的输出端；

C13：CMOS反相器C1的电源输入端；

C14：CMOS反相器C1的接地端；

C22：CMOS反相器C2的输出端；

MP1、MP2：PMOS管；

MN1、MN2：NMOS管。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

本申请提供一种电平转换电路、集成电路芯片和电子设备，以解决现有的电平转换电路在CMOS反相器中PMOS管的源极电压较低时，PMOS管无法导通，电路容易失效的问题。

下面给出几个具体的实施例，用于详细介绍本申请的技术方案，下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本申请提供的电平转换电路实施例一的结构示意图。本实施例提供的电平转换电路，包括反相器单元1、第一NMOS管2和第二NMOS管3，其中，

反相器单元1包括电源输入端11，用于接收第一电压；信号输入端13，用于接收逻辑高电平等于上述第一电压的脉冲信号；同相输出端14，用于输出与上述脉冲信号相位相同的信号；以及反相输出端15，用于输出与上述脉冲信号相位相反的信号；

第一NMOS管2的漏极用于接收第二电压，栅极与同相输出端14连接；第二NMOS管3的栅极与反相输出端15连接，源极接地；第一NMOS管2的源极和第二NMOS管3的漏极相连，构成电平转换电路的信号输出端4；

第一NMOS管2、第二NMOS管3和反相器单元1中NMOS管的阈值电压相同，上述第一电压与上述脉冲信号中逻辑低电平的电压差值大于反相器单元1中PMOS管的阈值电压，上述第一电压与上述第二电压的差值大于第一NMOS管2的阈值电压。

参照图1，反相器单元1还包括接地端12。需要说明的是，反相器单元1包括至少一个CMOS反相器。下面将给出具体的实施例对反相器单元1的具体结构进行说明，此处不再赘述。

可选地，在本申请一种可能的实现方式中，第一NMOS管2的阈值电压为0.7V。

具体的，参见前面的介绍，第一NMOS管2、第二NMOS管3和反相器单元1中的NMOS管的阈值电压相同，因此，本实施例中，第一NMOS管2、第二NMOS管3和反相器单元1中的NMOS管的阈值电压均为0.7V。

可选地，上述脉冲信号中逻辑低电平的电压为0V。

需要说明的是，由于第一NMOS管2、第二NMOS管3和反相器单元1中NMOS管的阈值电压相同，且第一电压与第二电压的差值大于第一NMOS管2的阈值电压。因此，第一电压必然也大于反相器单元1中NMOS管的阈值电压以及第二NMOS管3的阈值电压。

下面简单介绍一下本申请提供的电平转换电路的工作原理。

需要说明的是，本申请提供的电平转换电路，由于第一电压与脉冲信号的逻辑低电平的差值大于反相器单元1中的PMOS管的阈值电压，因此，当脉冲信号跳变为逻辑低电平时，此时，反相器单元1中的PMOS管的栅极电压等于逻辑低电平的电压，反相器单元中的PMOS管的源极电压(等于第一电压)与栅极电压之间的差值大于其阈值电压，反相器单元1中的PMOS管能够快速导通。进一步地，由于反相器单元1中的NMOS管与第一NMOS管2的阈值电压相同，且第一电压与第二电压的差值大于第一NMOS管2的阈值电压，因此，第一电压必然也大于反相器单元1中的NMOS管的阈值电压，这样，当脉冲信号跳变为逻辑高电平(等于第一电压)时，反相器单元1中的NMOS管的栅极电压等于第一电压，反相器单元中的NMOS管的栅极电压与源极电压(等于0V)之间的差值大于其阈值电压，反相器单元1中的NMOS管也能够快速导通。即在脉冲信号跳变时，反相器单元1能够有效地工作。

因此，当脉冲信号为逻辑低电平时，反相器单元1的同相输出端14输出逻辑低电平，反相输出端15输出第一电压。进一步地，当反相输出端15输出第一电压时，此时，与反相输出端15连接的第二NMOS管3的栅极的电压等于第一电压，源极的电压等于0V，而第二NMOS管3和第一NMOS管2的阈值电压相同，且第一电压与第二电压的差值大于第一NMOS管2的阈值电压，因此，第一电压必然也大于第二NMOS管3的阈值电压，第二NMOS管2能够快速导通，信号输出端4输出0V。

进一步地，当脉冲信号为第一电压时，此时，反相器单元11的同相输出端14输出第一电压，反相输出端15输出逻辑低电平。进一步地，当同相输出端14输出第一电压时，与同相输出端14连接的第一NMOS管2的栅极的电压等于第一电压，漏极的电压等于第二电压，而第一电压与第二电压的差值大于第一NMOS管2的阈值电压，因此，第一NMOS管2能够导通，信号输出端4输出第二电压。这样，即将逻辑高电平等于第一电压的脉冲信号转换为逻辑高电平等于第二电压的脉冲信号。

需要说明的是，参见前面的介绍可知，本实施例提供的电平转换电路，无论第二电压多低，该电平转换电路均能够有效地工作。

此外，现有的电平转换电路，在第一个CMOS反相器中的PMOS管的源极电压大于0.7V时，此时，在输入的脉冲信号跳变为逻辑低电平时，该PMOS管虽然能够导通，但是，存在一定的延迟，这样，容易使输出的脉冲信号的占空比偏离输入的脉冲信号的占空比。而本申请提供的电平转换电路，参见前面的介绍可知，组成该电平转换电路的各MOS管均能够快速导通，不存在延迟，不会使输出的脉冲信号的占空比偏离输入的脉冲信号的占空比。

下面给出一个具体的例子，用于详细介绍本申请的技术方案。下面以第一电压为3.3V，第二电压为0.7V，脉冲信号为一个从0V到3.3V跳变的脉冲信号为例进行说明。

请同时参照图1至图3(图2为一示例性实施例示出的脉冲信号的波形图，图3为图2所示脉冲信号经本申请提供的电平转换电路转换后得到的输出信号的波形图。)，当脉冲信号为0V时，反相器单元11的同相输出端14输出0V，反相输出端15输出3.3V，进一步地，当反相输出端15输出3.3V时，此时，第二NMOS管3的栅极电压等于3.3V，源极电压等于0V，第二NMOS管3的栅极与源极之间的压差大于其阈值电压，第二NMOS管2导通，信号输出端4输出0V。

进一步地，当脉冲信号为3.3V时，此时，反相器单元11的同相输出端14输出3.3V，反相输出端15输出0V，当同相输出端14输出3.3V时，第一NMOS管2的栅极电压等于3.3V，漏极电压等于0.7V，第一NMOS管2的栅极与漏极之间的压差大于其阈值电压，第一NMOS管2导通，信号输出端4输出0.7V。这样，即将一个逻辑高电平为3.3V的脉冲信号转换为一个逻辑高电平为0.7V的脉冲信号。

参见前面有关电平转换电路的工作原理中的介绍，由此可知，本实施例提供的电平转换电路，由于反相器单元的电源输入端接收的是第一电压，而第一电压与脉冲信号中逻辑低电平的电压差值大于反相器单元中PMOS管的阈值电压，这样，在脉冲信号为逻辑低电平时，反相器单元中的PMOS管的栅极电压等于逻辑低电平的电压，该PMOS管的源极电压(等于第一电压)与栅极电压之间的差值大于其阈值电压，该PMOS管能够快速导通；进一步地，由于反相器单元中NMOS管和第一NMOS管的阈值电压相同，而第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一电压必然也大于反相器单元中的NMOS管的阈值电压，这样，在脉冲信号为逻辑高电平(等于第一电压)时，反相器单元中的NMOS管的栅极电压等于第一电压，该NMOS管的栅极电压与源极电压(等于0V)之间的差值大于其阈值电压，该NMOS管能够快速通道。即在脉冲信号跳变时，反相器单元能够有效地工作。

进一步地，当脉冲信号为一个从逻辑低电平到逻辑高电平(等于第一电压)跳变的脉冲信号时，该反相器单元的同相输出端输出的信号也为一个从逻辑低电平到逻辑高电平(等于第一电压)跳变的脉冲信号，同样地，该反相器单元的反相输出端输出的信号为一个从逻辑高电平(等于第一电压)到逻辑低电平跳变的脉冲信号。这样，由于第一NMOS管的漏极电压等于第二电压，在同相输出端输出第一电压时，第一NMOS管的栅极电压等于第一电压，此时，无论第二电压多低，由于第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一NMOS管的栅极与漏极之间的压差大于其阈值电压，第一NMOS管能够快速导通；

进一步地，由于第二NMOS管的源极电压等于0V，在反相输出端输出第一电平时，第二NMOS管的栅极电压等于第一电压，此时，由于第二NMOS管和第一NMOS管的阈值电压相同，而第一电压与第二电压的差值大于第一NMOS管的阈值电压，第一电压必然也大于第二NMOS管的阈值电压，这样，第二NMOS管的栅极与源极之间的压差大于其阈值电压，第二NMOS管能够快速导通。综上，本申请提供的电平转换电路，能够将逻辑高电平等于第一电压的脉冲信号转换为逻辑高电平等于第二电压的脉冲信号，且无论第二电压多低，组成该电平转换电路的各MOS管均能够快速导通，该电平转换电路都能够有效地工作。

下面给出几个具体的实施例，用以详细介绍本申请的技术方案。

图4为本申请一示例性实施例示出的电平转换电路的示意图。请参照图4，在上述实施例的基础上，本实施例提供的电平转换电路，反相器单元1包括一个CMOS反相器C1，同相输出端14为CMOS反相器C1的输入端C11，反相输出端15为CMOS反相器C1的输出端C12。

具体的，请参照图4，该CMOS反相器C1包括PMOS管MP1和NMOS管MN1，PMOS管MP1的栅极与NMOS管MN1的栅极相连，构成该CMOS反相器C1的输入端C11，PMOS管MP1的漏极与NMOS管MN1的漏极相连，构成该CMOS反相器C1的输出端C12，PMOS管MP1的源极为该CMOS反相器C1的电源输入端C13，NMOS管MN1的源极为该CMOS反相器C1的接地端C14。

需要说明的是，参照图4，反相器单元1的同相输出端14为该CMOS反相器C1的输入端C11，反相器单元1的反相输出端15为该CMOS反相器C1的输出端C12，反相器单元1的信号输入端13为该CMOS反相器C1的输入端C11，反相器单元1的电源输入端11为该CMOS反相器C1的电源输入端C13，反相器单元1的接地端12为该CMOS反相器的接地端C14。

下面简单介绍一下图4所示电平转换电路的工作原理。

具体的，下面以第一电压为3.3V，第二电压为0.7V、脉冲信号为占空比为50％、从逻辑低电平(电压为0V)到逻辑高电平(电压为3.3V)跳变的脉冲信号为例进行说明。

表一为脉冲信号跳变时电平转换电路中的各MOS管的导通情况。请同时参照图2、图4和表一，当脉冲信号为逻辑低电平时，此时，MP1的源极电压等于第一电压，栅极电压等于0V，而第一电压与逻辑低电平的电压差值大于反相器单元1中的PMOS管的阈值电压，因此，MP1导通，该CMOS反相器C1的输出端C12输出第一电压，本例中，输出3.3V。进一步地，此时，第二NMOS管3的栅极电压等于第一电压(3.3V)，源极电压等于0V，第二NMOS管3导通，信号输出端4输出0V。需要说明的是，当脉冲信号为逻辑低电平时，此时，第一NMOS管2的栅极电压等于0V，漏极电压等于第二电压，第一NMOS管2的栅极电压小于其漏极电压，第一NMOS管2不导通。

进一步地，当脉冲信号为逻辑高电平时，此时，MN1的栅极电压等于3.3V，源极电压等于0V，MN1导通，该CMOS反相器C1的输出端C12输出0V，此时，第二NMOS管3的栅极电压等于0V，源极电压也为0V，第二NMOS管3不导通；相应地，此时，第一NMOS管2的栅极电压等于3.3V，漏极电压等于0.7V，第一NMOS管2导通，信号输出端4输出第二电压，本例中，输出0.7V。这样，即将逻辑高电平等于第一电压的脉冲信号转换为逻辑高电平等于第二电压的脉冲信号，本例中，即将逻辑高电平等于3.3V的脉冲信号转换为逻辑高电平等于0.7V的脉冲信号。

表一各MOS管的导通情况

需要说明的是，结合前面的介绍可知，本实施例提供的电平转换电路，当脉冲信号为从0到3.3V跳变的脉冲信号时，同相输出端14的输出的是从0V到3.3V跳变的脉冲信号，反相输出端15输出的是从3.3V到0V跳变的脉冲信号，这样，无论第二电压多低，该第一NMOS管2和第二NMOS管3均能够快速导通。因此，本实施例提供的电平转换电路，无论第二电压多低，组成该电平转换电路的各MOS管均能够快速导通，该电平转换电路都能够有效地工作。

图5为本申请另一示例性实施例示出的电平转换电路的示意图。请参照图5，本实施例提供的电平转换电路，反相器单元1包括依序串接的两个CMOS反相器C1和C2，其中，

同相输出端14为第二个CMOS反相器C2的输出端C22，反相输出端15为第一个CMOS反相器C1的输出端C12。

需要说明的是，CMOS反相器的具体结构可以参见前面实施例的介绍，此处不再赘述。此外，当反相器单元1包括依序串接的两个CMOS反相器时，反相器单元1的信号输入端13为第一个CMOS反相器C1的输入端C11，反相器单元1的电源输入端11包括各个CMOS反相器的电源输入端，反相器单元1的接地端12包括各个CMOS反相器的接地端。

下面以第一电压为3.3V，第二电压为0.7V、脉冲信号为占空比为50％、从逻辑低电平(电压为0V)到逻辑高电平(电压为3.3V)跳变的脉冲信号为例进行说明。

表二为脉冲信号跳变时电平转换电路中的各MOS管的导通情况。请同时参照图5和表二，当脉冲信号为逻辑低电平时，第一个CMOS反相器C1中的MP1导通，第一个CMOS反相器C1的输出端C12输出3.3V，此时，第二个CMOS反相器C2中的MN2导通，第二个CMOS反相器C2的输出端C22输出0V，与第二个CMOS反相器C2的输出端C22连接的第一NMOS管2不导通，相应地，与第一个CMOS反相器C1的输出端C12连接的第二NMOS管3导通，信号输出端4输出0V。

进一步地，当脉冲信号为逻辑高电平时，此时，第一个CMOS反相器C1中的MN1导通，第一个CMOS反相器C1的输出端C12输出0V，此时，第二个CMOS反相器C2中的MP2导通，第二个CMOS反相器C2的输出端C22输出3.3V，与第二个CMOS反相器C2的输出端C22连接的第一NMOS管2导通，相应地，与第一个CMOS反相器C1的输出端C12连接的第二NMOS管3不导通，此时，信号输出端4输出0.7V。这样，即将逻辑高电平等于3.3V的脉冲信号转换为逻辑高电平等于0.7V的脉冲信号。

表二各MOS管的导通情况

具体的，有关各MOS管的导通原理可以参见前面实施例的介绍，此处不再赘述。

需要说明的是，结合前面的介绍可知，本实施例提供的电平转换电路，当脉冲信号为从0到3.3V跳变的脉冲信号时，同相输出端14的输出的是从0V到3.3V跳变的脉冲信号，反相输出端15输出的是从3.3V到0V跳变的脉冲信号，这样，无论第二电压多低，第一NMOS管2和第二NMOS管3均能够快速导通。因此，本实施例提供的电平转换电路，无论第二电压多低，组成该电平转换电路的各MOS管均能够快速导通，该电平转换电路都能够有效地工作。

图6为本申请一示例性实施例示出的集成电路芯片的示意图。请参照图6，本申请提供的集成电路芯片，包括电源管理电路601和本申请提供的任一电平转换电路602，电源管理电路601用于提供第一电压和第二电压。

具体的，有关集成电路芯片的具体工作原理可以参见前面实施例的介绍，此处不再赘述。

进一步地，本申请还提供一种电子设备，包括本申请提供的集成电路芯片。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (8)

1.一种电平转换电路，其特征在于，包括反相器单元、第一NMOS管和第二NMOS管；

所述反相器单元包括电源输入端，用于接收第一电压；信号输入端，用于接收逻辑高电平等于所述第一电压的脉冲信号；同相输出端，用于输出与所述脉冲信号相位相同的信号；以及反相输出端，用于输出与所述脉冲信号相位相反的信号；

所述第一NMOS管的漏极用于接收第二电压，栅极与所述同相输出端连接；所述第二NMOS管的栅极与所述反相输出端连接，源极接地；所述第一NMOS管的源极和所述第二NMOS管的漏极相连，构成所述电平转换电路的信号输出端；

所述第一NMOS管、所述第二NMOS管和所述反相器单元中NMOS管的阈值电压相同，所述第一电压与所述脉冲信号中逻辑低电平的电压差值大于所述反相器单元中PMOS管的阈值电压，所述第一电压与所述第二电压的差值大于所述第一NMOS管的阈值电压。

2.根据权利要求1所述的电平转换电路，其特征在于，所述反相器单元包括一个CMOS反相器，其中，

所述同相输出端为所述CMOS反相器的输入端，所述反相输出端为所述CMOS反相器的输出端。

3.根据权利要求1所述的电平转换电路，其特征在于，所述反相器单元包括依序串接的两个CMOS反相器，其中，

所述同相输出端为第二个CMOS反相器的输出端，所述反相输出端为第一个CMOS反相器的输出端。

4.根据权利要求1所述的电平转换电路，其特征在于，所述第一NMOS管的阈值电压为0.7V。

5.根据权利要求1所述的电平转换电路，其特征在于，所述脉冲信号中逻辑低电平的电压为0V。

6.根据权利要求1所述的电平转换电路，其特征在于，所述脉冲信号的占空比等于50％。

7.一种集成电路芯片，其特征在于，包括电源管理电路以及如权利要求1-6任一项所述的电平转换电路，所述电源管理电路用于提供第一电压和第二电压。

8.一种电子设备，其特征在于，包括如权利要求7所述的集成电路芯片。