CN207801891U - 一种多张显卡的分时启动电路 - Google Patents
一种多张显卡的分时启动电路 Download PDFInfo
- Publication number
- CN207801891U CN207801891U CN201820155625.9U CN201820155625U CN207801891U CN 207801891 U CN207801891 U CN 207801891U CN 201820155625 U CN201820155625 U CN 201820155625U CN 207801891 U CN207801891 U CN 207801891U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- delay
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型公开了一种多张显卡的分时启动电路，该分时启动电路包括多个延时启动模块，且多个延时启动模块并联，且每个延时启动模块的一端均与分时启动电路的输入端连接；每个延时启动模块均包括相互串联的延时单元和启动单元，且每个延时单元的延时时间不同。在本实用新型当中，通过设置多组延时启动模块，其中根据其中每个延时单元的延时时间不同，从而可以让机器启动时错开每张显卡的启动时间，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的目的。
Description
技术领域
本实用新型属于分时启动电路领域，特别涉及一种多张显卡的分时启动电路。
背景技术
一般使用显卡挖矿的矿机都有多张显卡，当按下矿机的开机按钮时，可能导致全部的显卡在同一时间全部启动，这样使得所需的电流突然大增，一般的电源模块不能瞬间承受如此巨大的负载，而可能导致矿机无法启动的情况。
举例一张显卡的功耗大约为200W，电流有16A，而在一台矿机可能存在十张显卡，总功耗就有2000W，电流有160A，所以当同一时间启动可能需要一百多安培的电流，对电源模块造成非常大的挑战。
若有一种分时启动的机制，可以去错开每张显卡的启动时间，对多显卡矿机是实为不可或缺的。
在专利号为的对比文件公开了
因此，提出一种分时启动系统，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机。
实用新型内容
为解决上述问题，本实用新型的目的在于提供一种利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的一种多张显卡的分时启动电路；
本实用新型的另一个目的在于提供一种多张显卡的分时启动电路，该电路结构简单，易于广泛推广，使用价值高。
为实现上述目的，本实用新型的技术方案如下。
本实用新型提供一种多张显卡的分时启动电路，该分时启动电路包括多个延时启动模块，且所述多个延时启动模块并联，且每个延时启动模块的一端均与分时启动电路的输入端连接；每个延时启动模块均包括相互串联的延时单元和启动单元，且每个延时单元的延时时间不同。在本实用新型当中，通过设置多组延时启动模块，其中根据其中每个延时单元的延时时间不同，从而可以让机器启动时错开每张显卡的启动时间，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的目的。
进一步地，所述延时单元为四组，且启动单元为四组，每组延时单元均包括缓冲器、延时电阻、第一延时电容和第二延时电容，每组启动单元均包括启动MOS管，所述缓冲器的第一端口与输入端连接，所述第一延时电容的一端与缓冲器第五端口相连接另一端接地，所述延时电阻的一端与所述缓冲器的第六端口连接，且其另一端与所述启动MOS管的栅极相连接，所述第二延时电容一端与所述延时电阻连接另一端接地，其中每组延时单元的延时电阻阻值不同。
进一步地，所述多个启动单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管，所述第一MOS管的源极接地，栅极与延时电阻耦接，漏极分别与第一电阻和第五MOS管的栅极耦接，所述第二MOS管的源极接地，栅极与延时电电阻耦接，漏极分别与第二电阻和第六MOS管的栅极耦接，所述第三MOS管的源极接地，栅极与延时电阻耦接，漏极分别与第三电阻和第七MOS管的栅极耦接，所述第四MOS管的源极接地，栅极与延时电阻耦接，漏极分别与第四电阻和第八MOS管的栅极耦接，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管的漏极分别与第一电源、第二电源、第三电源和第四电源耦接，所述所述第五MOS管、第六MOS管、第七MOS管和第八MOS管的源极均接地，所述第五MOS管漏极分别与第五电阻和第五电源耦接，所述第六MOS管漏极分别与第六电阻和第六电源耦接，所述第七MOS管漏极分别与第七电阻和第七电源耦接，所述第八MOS管漏极分别与第八电阻和第八电源耦接。
进一步地，所述多个延时电路由多个电容和多个电阻组成，其中每个电阻阻值不同。
进一步地，所述延时单元中的缓冲器为SN74LVC2G17DCKR。
进一步地，所述MOS管为2N7002。
本实用新型的优势在于：相比于现有技术，在本实用新型当中，通过设置多组延时启动模块，其中根据其中每个延时单元的延时时间不同，从而可以让机器启动时错开每张显卡的启动时间，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的目的。
附图说明
图1是本实用新型一种多张显卡的分时启动电路中延时单元的电路图。
图2是本实用新型一种多张显卡的分时启动电路的一种实施例图的电路图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
为实现上述目的，本实用新型的技术方案如下。
参见图1-2所示，本实用新型提供一种多张显卡的分时启动电路，该分时启动电路包括多个延时启动模块，且多个延时启动模块并联，且每个延时启动模块的一端均与分时启动电路的输入端连接；每个延时启动模块均包括相互串联的延时单元和启动单元，且每个延时单元的延时时间不同。buffer电路与RC延时电路结合，其中根据RC延时电路中不同的电阻值，会生成不同的延时时间，从而可以让机器启动时错开每张显卡的启动时间，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的目的。
在本实施例中，延时单元为四组，且启动单元为四组，每组延时单元均包括缓冲器U68A、延时电阻R840、第一延时电容C652和第二延时电容C670，每组启动单元均包括启动MOS管，缓冲器U68A的第一端口与输入端连接，第一延时电容C652的一端与缓冲器第五端口相连接另一端接地，延时电阻R840的一端与缓冲器U68A的第六端口连接，且其另一端与启动MOS管的栅极相连接，第二延时电容C670一端与延时电阻R840连接另一端接地，其中每组延时单元的延时电阻阻值不同。其中四组延时单元的结构完全相同。
在本实施例中，多个启动单元包括第一MOS管Q66、第二MOS管Q67、第三MOS管Q68、第四MOS管Q69、第五MOS管Q70、第六MOS管Q63、第七MOSQ64管和第八MOS管Q65，第一MOS管Q66的源极接地，栅极与延时电路耦接，漏极分别与第一电阻R550和第五MOS管Q70的栅极耦接，第二MOS管Q67的源极接地，栅极与延时电阻R840耦接，漏极分别与第二电阻R549和第六MOS管Q63的栅极耦接，第三MOS管Q68的源极接地，栅极与延时电阻R818耦接，漏极分别与第三电阻R557和第七MOS管Q64的栅极耦接，第四MOS管Q69的源极接地，栅极与延时电阻R858耦接，漏极分别与第四电阻R559和第八MOS管的栅极耦接，第一MOS管Q66、第二MOS管Q67、第三MOS管Q68和第四MOS管Q69的漏极分别与第一电源4.5、第二电源6.7、第三电源8.9和第四电源10.11耦接，第五MOS管Q70、第六MOS管Q63、第七MOS管Q64和第八MOS管Q65的源极均接地，第五MOS管Q70漏极分别与第五电阻R549和第五电源12耦接，第六MOS管Q63漏极分别与第六电阻R553和第六电源34耦接，第七MOS管Q64漏极分别与第七电阻R555和第七电源56耦接，第八MOS管Q65漏极分别与第八电阻R556和第八电源78耦接。
在本实施例中，延时单元中的缓冲器为SN74LVC2G17DCKR。实现数据或者时钟的同步传输。
在本实施例中，MOS管为2N7002。用于信号切换。
本实用新型的优势在于：相比于现有技术，在本实用新型当中，通过设置多组延时启动模块，其中根据其中每个延时单元的延时时间不同，从而可以让机器启动时错开每张显卡的启动时间，该分时启动系统利用分时启动的方式，每隔一段时间去逐步启动一张显卡，使得整机的总电流不会因为瞬间很大导致机器无法开机的目的。
以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种多张显卡的分时启动电路，其特征在于，该分时启动电路包括多个延时启动模块，且所述多个延时启动模块并联，且每个延时启动模块的一端均与分时启动电路的输入端连接；每个延时启动模块均包括相互串联的延时单元和启动单元，且每个延时单元的延时时间不同。
2.如权利要求1所述的一种多张显卡的分时启动电路，其特征在于，所述延时单元为四组，且启动单元为四组，每组延时单元均包括缓冲器、延时电阻、第一延时电容和第二延时电容，每组启动单元均包括启动MOS管，所述缓冲器的第一端口与输入端连接，所述第一延时电容的一端与缓冲器第五端口相连接另一端接地，所述延时电阻的一端与所述缓冲器的第六端口连接，且其另一端与所述启动MOS管的栅极相连接，所述第二延时电容一端与所述延时电阻连接另一端接地，其中每组延时单元的延时电阻阻值不同。
3.如权利要求2所述的一种多张显卡的分时启动电路，其特征在于，所述启动单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管，所述第一MOS管的源极接地，栅极与延时电路耦接，漏极分别与第一电阻和第五MOS管的栅极耦接，所述第二MOS管的源极接地，栅极与延时电路耦接，漏极分别与第二电阻和第六MOS管的栅极耦接，所述第三MOS管的源极接地，栅极与延时电路耦接，漏极分别与第三电阻和第七MOS管的栅极耦接，所述第四MOS管的源极接地，栅极与延时电路耦接，漏极分别与第四电阻和第八MOS管的栅极耦接，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管的漏极分别与第一电源、第二电源、第三电源和第四电源耦接，所述第五MOS管、第六MOS管、第七MOS管和第八MOS管的源极均接地，所述第五MOS管漏极分别与第五电阻和第五电源耦接，所述第六MOS管漏极分别与第六电阻和第六电源耦接，所述第七MOS管漏极分别与第七电阻和第七电源耦接，所述第八MOS管漏极分别与第八电阻和第八电源耦接。
4.如权利要求2所述的一种多张显卡的分时启动电路，其特征在于，所述延时单元中的缓冲器型号为SN74LVC2G17DCKR。
5.如权利要求2所述的一种多张显卡的分时启动电路，其特征在于，所述启动MOS管型号为2N7002。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820155625.9U CN207801891U (zh) | 2018-01-30 | 2018-01-30 | 一种多张显卡的分时启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820155625.9U CN207801891U (zh) | 2018-01-30 | 2018-01-30 | 一种多张显卡的分时启动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207801891U true CN207801891U (zh) | 2018-08-31 |
Family
ID=63268369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820155625.9U Expired - Fee Related CN207801891U (zh) | 2018-01-30 | 2018-01-30 | 一种多张显卡的分时启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207801891U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111104352A (zh) * | 2019-12-05 | 2020-05-05 | 深圳智锐通科技有限公司 | 一种自动切换显示输出的方法及ops电脑主机 |
| US11569803B2 (en) | 2021-03-09 | 2023-01-31 | Changxin Memory Technologies, Inc. | Stagger signal generation circuit |
| US11621707B2 (en) | 2021-03-09 | 2023-04-04 | Changxin Memory Technologies, Inc. | Signal output circuit and circuit for outputting delayed signal |
| US11817862B2 (en) | 2021-03-09 | 2023-11-14 | Changxin Memory Technologies, Inc. | Pulse generation circuit and stagger pulse generation circuit |
-
2018
- 2018-01-30 CN CN201820155625.9U patent/CN207801891U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111104352A (zh) * | 2019-12-05 | 2020-05-05 | 深圳智锐通科技有限公司 | 一种自动切换显示输出的方法及ops电脑主机 |
| US11569803B2 (en) | 2021-03-09 | 2023-01-31 | Changxin Memory Technologies, Inc. | Stagger signal generation circuit |
| US11621707B2 (en) | 2021-03-09 | 2023-04-04 | Changxin Memory Technologies, Inc. | Signal output circuit and circuit for outputting delayed signal |
| US11817862B2 (en) | 2021-03-09 | 2023-11-14 | Changxin Memory Technologies, Inc. | Pulse generation circuit and stagger pulse generation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207801891U (zh) | 一种多张显卡的分时启动电路 | |
| CN103761937B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
| CN101593016B (zh) | 电源控制电路 | |
| CN203224819U (zh) | 一种主板 | |
| CN201051600Y (zh) | 电路板热插拔接口 | |
| CN104408007A (zh) | 一种usb信号切换电路及具有该电路的usb数据线 | |
| EP3490100A1 (en) | Charging system, terminal, power adapter and charging line | |
| CN105898493A (zh) | 异步收发传输器和通用串行总线接口复用电路及电路板 | |
| CN201956990U (zh) | 一种低电平复位电路及数字电视接收终端 | |
| CN102777403A (zh) | 风扇系统 | |
| CN102487274A (zh) | 延时电路及具有该延时电路的时序控制器 | |
| CN101477918A (zh) | 一种强制性延时关机电路 | |
| CN106548748B (zh) | 时钟信号传输电路及驱动方法、栅极驱动电路、显示装置 | |
| CN101958652B (zh) | 电源多组输出电路 | |
| CN104836438A (zh) | 一种开关电路装置及驱动电路 | |
| CN201348763Y (zh) | 一种实现系统开关机的装置 | |
| CN204833261U (zh) | USB Type-C接口的识别电路 | |
| CN208689541U (zh) | 电脑来电自动开机装置 | |
| CN104242901A (zh) | 单io口同时实现输入输出功能的装置及其实现方法 | |
| CN103258560B (zh) | 一种串行接口快闪存储器及时钟倍频电路 | |
| CN216286655U (zh) | 接口切换装置和系统 | |
| CN105373509A (zh) | 一种平板电脑usb端口扩展结构 | |
| CN114825542A (zh) | 一种无电压损耗的充电线电路 | |
| CN209560480U (zh) | 一种多电压输出的电源板 | |
| CN201674648U (zh) | 耳机静音电路以及电视机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180831 Termination date: 20220130 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |