JP5576078B2 - Ｄｃ−ｄｃコンバータ制御回路 - Google Patents

Description

本発明は、オン時間固定方式ＤＣ/ＤＣコンバータのスペクトラム拡散に関するものである。

電子機器において、ＥＭＩ（Electromagnetic Interference）の規格が存在する。そのため、ＥＭＩの規格を満たすために、製作者はＥＭＩの対策を行う必要がある。

ＰＷＭ制御方式のＤＣ−ＤＣコンバータにおいて、ＥＭＩの対策の１つとしてスペクトラム拡散が挙げられる（例えば、特許文献１）。三角波の周波数を変調させることによってスイッチング周波数をスペクトラム拡散する。一定の三角波で機能している時と比較して、発生するノイズのピークを低減させる技術である。

特開平７−２６４８４９

ＰＷＭ制御方式のＤＣ−ＤＣコンバータにおいては、三角波の周波数を変調させることにより、スイッチング周波数のスペクトラム拡散を実現するものである。しかしながら、ＰＷＭ制御方式以外の制御方式によってスイッチング動作するＤＣ−ＤＣコンバータでは、三角波によって制御されない場合も存在する。このような制御方式のＤＣ−ＤＣコンバータについては、スイッチング周波数のスペクトラム拡散を実現するために特許文献１に記載されている方式を用いることはできない。

本発明は、上記の課題に鑑み提案されたものであり、オン時間固定方式のＤＣ−ＤＣコンバータにおいて、オン時間を可変することにより、スイッチング周波数を可変して、スイッチング周波数のスペクトラム拡散を可能とするオン時間固定方式ＤＣ−ＤＣコンバータを提供することを目的とする。

本発明に係る第１の態様によれば、オン時間を、設定時間を平均値としてスイッチング周期に応じて可変に制御するオン時間計時回路を備えている。

また、本発明に係る第２の態様によれば、出力電圧を設定する基準電圧を、設定電圧を平均値として可変に制御する基準電圧回路を備えている。

本発明に係る第１及び第２の態様によれば、オン時間固定方式のＤＣ−ＤＣコンバータにおいて、オン時間の平均値を設定時間に維持しながら個々のスイッチング周期におけるオン時間を可変することにより、スイッチング周波数のスペクトラム拡散を可能とするオン時間固定方式ＤＣ−ＤＣコンバータを提供することができる。また、基準電圧の平均値を設定電圧に維持しながら個々のスイッチング周期における基準電圧を可変することにより、スイッチング周波数のスペクトラム拡散を可能とするオン時間固定方式ＤＣ−ＤＣコンバータを提供することができる。

第１実施形態のオン時間固定方式ＤＣ−ＤＣコンバータ オン時間計時回路 可変容量回路 乱数信号における対応表 可変容量回路における静電容量の変化分布 第２実施形態のオン時間固定方式ＤＣ−ＤＣコンバータ 第１の基準電圧生成回路 第２の基準電圧生成回路

図１を参照し、実施形態の一例としてオン時間固定方式ＤＣ−ＤＣコンバータについて説明する。図１に示す１００は、オン時間固定方式ＤＣ−ＤＣコンバータの一例である。１５０は、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路の一例である。

オン時間固定方式ＤＣ−ＤＣコンバータ１００では、出力電圧（ＶＯ）の電圧値を設定値にするように制御が行われる。基準電圧（ＶＲＥＦ）の電圧値をＶＲＥＦ、抵抗素子Ｒ１の抵抗値をＲＶ１、及び抵抗素子Ｒ２の抵抗値をＲＶ２として、設定値を数式で表すなら、設定値＝（（ＲＶ１＋ＲＶ２）/ＲＶ２）×ＶＲＥＦとなる。以下、オン時間固定方式ＤＣ−ＤＣコンバータ１００のうち、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０以外の部分について説明する。

入力電圧（ＶＩＮ）が、ＮＭＯＳトランジスタＭ１のドレインに入力されている。ＮＭＯＳトランジスタＭ１のゲートは、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０の出力端子Ｏ１に接続されている。ＮＭＯＳトランジスタＭ１のソースは、ＮＭＯＳトランジスタＭ２のドレイン、及びコイルＬ１の一端に接続されている。ＮＭＯＳトランジスタＭ２のゲートは、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０の出力端子Ｏ２に接続されている。ＮＭＯＳトランジスタＭ２のソースは接地されている。

コイルＬ１の他端は、出力容量素子ＣＯの一端、オン時間固定方式ＤＣ−ＤＣコンバータ１００の出力端子ＶＯ、及び抵抗素子Ｒ１の一端に接続されている。ここで、出力端子ＶＯから出力される電圧が、オン時間固定方式ＤＣ−ＤＣコンバータ１００の出力電圧（ＶＯ）である。また、コイルＬ１に流れる電流がコイル電流（ＩＬ）である。ここで、出力容量素子ＣＯの他端は接地されている。

抵抗素子Ｒ１の他端は、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０の帰還端子ＦＢ、及び抵抗素子Ｒ２の一端に接続されている。抵抗素子Ｒ２の他端は接地されている。抵抗素子Ｒ１と抵抗素子Ｒ２とは出力電圧（ＶＯ）を分圧する分圧回路の一例である。抵抗素子Ｒ１の他端と抵抗素子Ｒ２の一端との接続点が、分圧回路の分圧点である。ここで分圧回路からは分圧電圧（ＶＦＢ）が出力される。

以上が、オン時間固定方式ＤＣ−ＤＣコンバータ１００のうち、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０以外の部分である。なお、抵抗素子Ｒ１、抵抗素子Ｒ２、ＮＭＯＳトランジスタＭ１、及びＮＭＯＳトランジスタＭ２の少なくともいずれか１つは、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０に備えられるものとしても良い。

次に、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０について説明する。

帰還端子ＦＢは、誤差比較器ＥＲＣの反転入力端子に接続されている。誤差比較器ＥＲＣの非反転入力端子には、基準電圧（ＶＲＥＦ）が入力される。ここで、誤差比較器ＥＲＣとは、一般的な比較器を備えるものである。

誤差比較器ＥＲＣの出力端子は、ＲＳフリップフロップＲＳＦＦのセット端子Ｓに接続されている。ここで、誤差比較器ＥＲＣの出力端子から出力される信号を（ＥＲＲＯ）とする。ＲＳフリップフロップＲＳＦＦのリセット端子Ｒには、オン時間計時回路１から出力される計時信号（ＴＯＮＯ）が入力される。ＲＳフリップフロップＲＳＦＦの出力端子Ｑは、駆動回路ＤＬの入力端子ＩＮに接続されている。

オン時間計時回路１の詳しい説明については後述するが、ここで、簡単にオン時間計時回路１について説明する。オン時間計時回路１は、後述するＲＳフリップフロップＲＳＦＦの出力端子Ｑから出力される信号ＲＳＦＦＱがハイレベルに遷移してからの時間経過を計時する回路である。信号ＲＳＦＦＱがハイレベルに遷移してから所定時間が経過すると、オン時間計時回路１はハイレベルの計時信号（ＴＯＮＴ）を出力する。また、所定時間は、回生信号（ＤＶＲＬ）がローレベルに遷移するごとに、一定の規則性をもって可変されるものとする。

ここで、一定の規則性とは、オン時間固定方式ＤＣ−ＤＣコンバータ１００において、設定時間のオン時間でスイッチング動作が行われる割合を最も多くして、この設定時間を中心に、ある時間幅と出現頻度とでオン時間を増減することである。更に、設定時間を可変するオン時間の平均時間とする。これにより、最頻出である設定時間のオン時間を中心としてスイッチング周波数の増加、減少の何れの方向にも均等にばらつくこととなる。スイッチング周波数は、最頻出周波数に設定される周波数を中心に、周波数の増減何れの方向にも均等に周波数変位するスペクトラム拡散した状態とすることができる。

駆動回路ＤＬの出力端子Ｑ１は、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０の出力端子Ｏ１に接続されている。また、駆動回路ＤＬの出力端子Ｑ２は、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路１５０の出力端子Ｏ２に接続されている。ここで駆動回路ＤＬの出力端子Ｑ１から出力される信号を駆動信号（ＤＲＶＨ）、駆動回路ＤＬの出力端子Ｑ２から出力される信号を回生信号（ＤＲＶＬ）とする。

駆動回路ＤＬは、入力端子ＩＮに入力される信号がハイレベルになると、出力端子Ｑ１からハイレベルの駆動信号（ＤＲＶＨ）を出力する。また、出力端子Ｑ２からローレベルの回生信号（ＤＲＶＬ）を出力する。逆に、入力端子ＩＮにローレベル信号が入力されると、出力端子Ｑ１からローレベルの駆動信号（ＤＲＶＨ）を出力する。また、出力端子Ｑ２からハイレベルの回生信号（ＤＲＶＬ）を出力する。

図２を参照して、オン時間計時回路１について説明する。図２がオン時間計時回路１の一例である。図２のオン時間計時回路１は、可変容量回路ＣＴＣを備えて、オン時間の変調を行う回路の例示である。

オン時間固定方式ＤＣ−ＤＣコンバータ１００の入力電圧（ＶＩＮ）が抵抗素子Ｒ３の一端に入力されている。抵抗素子Ｒ３の他端は、抵抗素子Ｒ４の一端、及び増幅器ＡＭＰ１の非反転入力端子に接続されている。抵抗素子Ｒ４の他端は接地されている。

増幅器ＡＭＰ１の出力端子は、ＮＰＮトランジスタＴＲ１のベースに接続されている。ＮＰＮトランジスタＴＲ１のエミッタは、抵抗素子Ｒｔの一端、及び増幅器ＡＭＰ１の反転入力端子に接続されている。抵抗素子Ｒｔの他端は接地されている。

ＮＰＮトランジスタＴＲ１のコレクタは、ＰＭＯＳトランジスタＭ３のドレイン、ゲート、及びＰＭＯＳトランジスタＭ４のゲートに接続されている。ＰＭＯＳトランジスタＭ３、Ｍ４のソースには入力電圧（ＶＩＮ）が入力されている。

ＰＭＯＳトランジスタＭ４のドレインは、可変容量回路ＣＴＣの一端、ＮＭＯＳトランジスタＭ５のドレイン、及び増幅器ＡＭＰ２の非反転入力端子に接続されている。可変容量回路ＣＴＣの他端は接地されている。ＮＭＯＳトランジスタＭ５のソースは接地されている。ＮＭＯＳトランジスタＭ５のゲートには信号ＲＳＦＦＱの反転信号が入力される。

比較器ＣＭＰ１の反転入力端子は、抵抗素子Ｒ５の一端と抵抗素子Ｒ６の一端が接続されている。抵抗素子Ｒ５の他端には出力電圧（ＶＯ）が入力されている。抵抗素子Ｒ６の他端は接地されている。比較器ＣＭＰ１の出力端子から出力される信号が、オン時間設定信号（ＴＯＮＯ）である。

次に、オン時間計時回路１の作用について説明する。増幅器ＡＭＰ１により、抵抗素子Ｒｔの一端は、入力電圧（ＶＩＮ）を抵抗素子Ｒ３、Ｒ４で分圧した電圧に制御される。この電圧と抵抗素子Ｒｔにより、ＮＰＮトランジスタＴＲ１を介してＰＭＯＳトランジスタＭ３に流れる電流が設定される。カレントミラー動作により、ＰＭＯＳトランジスタＭ３に流れる電流はＰＭＯＳトランジスタＭ４から流れでる。

回生信号（ＤＲＶＬ）がローレベルに遷移し、信号ＲＳＦＦＱがハイレベルになり、合わせて駆動信号（ＤＲＶＨ）がハイレベルに遷移して、オン時間固定方式ＤＣ−ＤＣコンバータ１００のＮＭＯＳトランジスタＭ１の導通が開始する。このタイミングに同期して、ＮＭＯＳトランジスタＭ５が非導通となり、ＰＭＯＳトランジスタＭ４から流れでる電流は可変容量回路ＣＴＣの容量素子を充電する。充電により電位レベルが上昇し、抵抗素子Ｒ５、Ｒ６の分圧電圧値を超えると、比較器ＣＭＰ１の出力信号であるオン時間設定信号（ＴＯＮＯ）がハイレベルに遷移する。

オン時間設定信号（ＴＯＮＯ）がハイレベルに遷移するとオン期間が終了する。後述するように、信号ＲＳＦＦＱがローレベルになり、駆動信号（ＤＲＶＨ）がローレベルに遷移し、合わせて回生信号（ＤＲＶＬ）がハイレベルに遷移して、ＮＭＯＳトランジスタＭ１が非導通になると共にＮＭＯＳトランジスタＭ２が導通する。また、ＮＭＯＳトランジスタＭ５が導通して、可変容量回路ＣＴＣの容量素子を放電する。

次に図３を参照し、可変容量回路ＣＴＣについて説明する。容量素子ＣＴ１〜ＣＴ３、及びＣＴを備えている。容量素子ＣＴ１の一端は、スイッチ素子ＳＷ１の一端に接続されている。容量素子ＣＴ２の一端は、スイッチ素子ＳＷ２の一端に接続されている。容量素子ＣＴ３の一端は、スイッチ素子ＳＷ３の一端に接続されている。スイッチ素子ＳＷ１〜ＳＷ３の他端は、容量素子ＣＴの一端に接続されている。容量素子ＣＴ１〜ＣＴ３、及びＣＴの他端は接地されている。ここで各々の容量素子ＣＴ１〜ＣＴ３が有する静電容量は、ＣＴ１＜ＣＴ２＜ＣＴ３との関係を有しているものとする。

スイッチ素子ＳＷ１〜ＳＷ３の各々の制御端子には、乱数発生回路ＰＲＮから出力されている乱数信号ｖｓｍ１〜ｖｓｍ３が入力される。乱数信号ｖｓｍ１〜ｖｓｍ３によって、スイッチ素子ＳＷ１〜ＳＷ３が選択され導通する。図４に示すように、乱数信号ｖｓｍ１によりスイッチ素子ＳＷ１が導通し、容量素子ＣＴと容量素子ＣＴ１とが並列に接続される。また、乱数信号ｖｓｍ２によりスイッチ素子ＳＷ２が導通し、容量素子ＣＴと容量素子ＣＴ２とが並列に接続される。また、乱数信号ｖｓｍ３によりスイッチ素子ＳＷ３が導通し、容量素子ＣＴと容量素子ＣＴ３とが並列に接続される。

また、乱数発生回路ＰＲＮには回生信号（ＤＲＶＬ）が入力される。乱数信号は、回生信号（ＤＲＶＬ）に同期して発生する乱数を更新する。回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移するごとに、乱数信号が更新され、次の回生信号（ＤＲＶＬ）のローレベル遷移によるオン時間の計時開始に備える。また、回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて可変とする場合を示したが、これに限られるものではない、スイッチング周期とは異なる外部のクロックに同期するようにしても良い。この場合、クロックの周波数をスイッチング動作に応じて可変に制御してもよい。

前述したオン時間の一定の規則性は、容量素子ＣＴに容量素子ＣＴ１〜ＣＴ３の何れかが並列接続されることにより可変とされる。この場合、最頻出の中心周波数となるオン時間（設定時間）を計時する容量素子を、容量素子ＣＴと容量素子ＣＴ２との並列接続に設定する。また、ＣＴ１〜ＣＴ３の静電容量の平均値を、容量素子ＣＴ２の静電容量となるように各容量素子ＣＴ１〜ＣＴ３を設定する。以上の設定に対して、乱数信号ｖｓｍ１〜ｖｓｍ３のうち、乱数信号ｖｓｍ２の発生頻度を最も多くすると共に、乱数信号ｖｓｍ１、ｖｓｍ３の発生頻度を互いに同等とする。これにより、可変容量回路ＣＴＣの静電容量の変化分布は図５のごとく、ＣＴ＋ＣＴ２の静電容量を中心として、左右対象に末広がりの分布に制御される。

次にオン時間固定方式ＤＣ−ＤＣコンバータ１００の作用について説明する。

分圧電圧（ＶＦＢ）が基準電圧（ＶＲＥＦ）よりも低く誤差比較器ＥＲＣの出力信号（ＥＲＲＯ）がハイレベルになることに応じて、ＲＳフリップフロップＲＳＦＦがセット状態になる。すると、ＲＳフリップフロップＲＳＦＦがハイレベル信号を出力する。このハイレベル信号が、駆動回路ＤＬの入力端子ＩＮに入力されることにより、駆動回路ＤＬの出力端子Ｑ１からハイレベルの駆動信号（ＤＲＶＨ）が、出力信号Ｑ２からローレベルの回生信号（ＤＲＶＬ）が出力される。

これにより、ＮＭＯＳトランジスタＭ１がオン状態、ＮＭＯＳトランジスタＭ２がオフ状態となる。入力電圧（ＶＩＮ）からコイルＬ１にコイル電流（ＩＬ）が供給される。これに伴い、出力電圧（ＶＯ）が増加する。

コイルＬ１に入力電圧（ＶＩＮ）から供給されるコイル電流（ＩＬ）は、ＲＳフリップフロップＲＳＦＦがリセット状態になるまで流れ続ける。ＲＳフリップフロップＲＳＦＦのリセットにより、駆動回路ＤＬの入力端子ＩＮにローレベルの信号が入力され、駆動回路ＤＬの出力端子Ｑ１からローレベルの駆動信号（ＤＲＶＨ）が、出力信号Ｑ２からハイレベルの回生信号（ＤＲＶＬ）が出力される。

ＲＳフリップフロップＲＳＦＦのセットにより、信号ＲＳＦＦＱがハイレベル、回生信号（ＤＶＲＬ）がローレベルに遷移してから所定時間が経過するまで、オン時間計時回路１はハイレベルの信号を出力することは先述したとおりである。その後ＲＳフリップフロップＲＳＦＦは、セット後の所定時間でリセットされる。これに伴い、駆動回路ＤＬからは、ローレベルの駆動信号（ＤＲＶＨ）、及びハイレベルの回生信号（ＤＲＶＬ）が出力される。これにより、入力電圧（ＶＩＮ）からコイルＬ１へのコイル電流（ＩＬ）の供給が遮断される。それまでにコイルＬ１に蓄積された電磁エネルギーは、ＮＭＯＳトランジスタＭ２を介してコイル電流（ＩＬ）として、出力端子ＶＯに放出される。

ＲＳフリップフロップＲＳＦＦのリセット状態であるオフ時間は、ＲＳフリップフロップＲＳＦＦのセット状態であるオン時間と共に、ＤＣ−ＤＣコンバータの１周期となる。ＤＣ−ＤＣコンバータは、入出力電圧や負荷電流により１周期でのオンデューティが定まる。オン時間固定方式ＤＣ−ＤＣコンバータ１００では、１周期でのオン時間が定められているので、入出力電圧や負荷電流に応じてオフ時間が調整され、所定の周波数でスイッチング動作が行われる。スペクトラム拡散は、この設定に対してオン時間を可変とすることで実現する。

第１実施形態の効果について説明する。

オン時間計時回路１によって、オン時間固定方式ＤＣ−ＤＣコンバータ１００では、設定時間のオン時間でスイッチング動作する割合を最も多くして、このオン時間を中心に、ある時間幅と頻度でオン時間が増減してスイッチング動作が行われる。入出力電圧や負荷電流によってＤＣ−ＤＣコンバータ１００のオンデューティは一定であるため、オン時間が変化することによりスイッチング周期が変化することとなる。これにより、オン時間固定方式のＤＣ−ＤＣ１００において、設定時間のオン時間でのスイッチング周波数を最頻出の周波数としてスペクトラム拡散を実現することができる。スイッチング動作によるノイズ成分のピークを減少することができる。

なお、計時回路１においては、図５に記されている通り、可変容量回路ＣＴＣの静電容量の変化分布を、ＣＴ＋ＣＴ２の静電容量を中心として左右対象に末広がりの分布に制御する。なお、この場合、容量値の切り替えは、ＲＳフリップフロップＲＳＦＦがセット状態に遷移されることに応じて行われる。静電容量の中心値（ＣＴ＋ＣＴ２）により設定時間のオン時間が設定され、この設定時間がオン時間の平均値となる。スペクトラム拡散されたスイッチング動作の平均周波数は、入出力電圧や負荷電流によって設定されるオンデューティと設定時間のオン時間とにより定められる周波数とされる。

また、可変容量回路ＣＴＣの容量値の可変制御の方式として、図３に示す容量値の切り替えによる制御を説明した。この他の方式として、可変容量回路ＣＴＣとして可変容量素子を備えることもできる。乱数発生回路ＰＲＮから出力される乱数信号ｖｓｍ１〜ｖｓｍ３をアナログ電圧信号とし可変容量素子にバイアスすることにより、容量値を可変に制御することができる。

また、オン時間計時回路１において、可変容量回路ＣＴＣの容量値の可変制御を行う以外にもオン時間を可変に制御してスペクトラム拡散を行うことは可能である。例えば、可変容量回路ＣＴＣの静電容量を固定として、可変容量回路ＣＴＣを充電する電流を可変させても良い。

この場合、オン時間計時回路１（図２）における可変容量回路ＣＴＣに代えて容量素子ＣＴを備え、抵抗素子Ｒｔに代えて可変抵抗回路を備えればよい。ここで、可変抵抗回路
の一例について示す。

不図示ではあるが可変容量回路は、図３にて記載した容量素子ＣＴの個所に抵抗素子ＲＴが接続され、容量素子ＣＴ１の個所に抵抗素子ＲＴ１が接続され、容量素子ＣＴ２の個所に抵抗素子ＲＴ２が接続され、容量素子ＣＴ３の個所に抵抗素子ＲＴ３が接続されている。ここで各々の抵抗素子ＲＴ１〜ＲＴ３が有する抵抗成分は、ＲＴ１＜ＲＴ２＜ＲＴ３との関係を有しているものとする。

スイッチ素子ＳＷ１〜ＳＷ３の各々の制御端子には、乱数発生回路ＰＲＮから出力されている乱数信号ｖｓｍ１〜ｖｓｍ３が入力される。乱数信号ｖｓｍ１〜ｖｓｍ３によって、スイッチ素子ＳＷ１〜ＳＷ３が選択され導通すること及び導通する制御端子は可変容量回路と同様である。

なお、乱数発生回路ＰＲＮに回生信号（ＤＲＶＬ）が入力されること。乱数信号は、回生信号（ＤＲＶＬ）に同期して発生する乱数を更新すること。回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移するごとに、乱数信号が更新され、次の回生信号（ＤＲＶＬ）のローレベル遷移によるオン時間の計時開始に備えることは可変容量回路ＣＴＣと同様である。また、回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて可変とする場合を示したが、これに限られるものではない、スイッチング周期とは異なる外部のクロックに同期するようにしても良い。この場合、クロックの周波数をスイッチング動作に応じて可変に制御してもよい。

図５は、可変容量回路ＣＴＣの静電容量の変化分布を左右対象に末広がりに制御する場合の分布である。横軸を静電容量でなく可変容量回路ＣＴＣを充電する電流として、設定電流の電流値を中心として、左右対象に末広がりの分布に制御することにより、可変容量回路ＣＴＣの容量値を可変制御した場合に得られるオン時間の制御と同様の制御が得られ、同様のスペクトラム拡散を行うことができる。

また、オン時間計時回路１（図２）における可変容量回路ＣＴＣに代えて容量素子ＣＴを備え、容量素子ＣＴを充電する電流も一定値である場合、抵抗素子Ｒ５、Ｒ６の少なくとも何れか一方を可変として、増幅器ＡＭＰ２の反転入力端子に入力される電圧を可変させても良い。図５において、横軸を静電容量でなく比較器ＣＭＰ１の反転入力端子に入力される電圧として、比較器ＣＭＰ１の反転入力端子に入力される設定電圧値を中心として、左右対象に末広がりの分布に制御することにより、可変容量回路ＣＴＣの容量値を可変制御した場合に得られるオン時間の制御と同様の制御が得られ、同様のスペクトラム拡散を行うことができる。

更に、可変容量回路ＣＴＣまたは容量素子ＣＴを充電する電流を可変に制御するその他の方式として、ＰＭＯＳトランジスタＭ３、Ｍ４を備えるカレントミラー回路に流れる電流に対して、可変電流を加算あるいは減算すればよい。例えば、ＰＭＯＳトランジスタＭ３、Ｍ４から出力される電流に可変電流を加算して可変容量回路ＣＴＣまたは容量素子ＣＴを充電することができる。また、ＰＭＯＳトランジスタＭ３、Ｍ４から出力される電流に可変電流を減算して可変容量回路ＣＴＣまたは容量素子ＣＴを充電することができる。

次に、図６を参照し、第２実施形態のオン時間固定方式ＤＣ−ＤＣコンバータについて説明する。ここで、第１実施形態と同様な個所は、第１実施形態と同符号で記し説明を省略する。図６に記す２００が、第２実施形態のオン時間固定方式ＤＣ−ＤＣコンバータである。２５０が、オン時間固定方式ＤＣ−ＤＣコンバータ制御回路である。

オン時間固定方式ＤＣ−ＤＣコンバータ２００では、オン時間固定方式ＤＣ−ＤＣコンバータ１００におけるオン時間計時回路１に代えて、固定時間計時回路２が備えられている。また、誤差比較器ＥＲＣの非反転入力端子には、基準電圧（ＶＲＥＦ）に代えて、第１の基準電圧生成回路３から出力される基準電圧（ＶＲＥＦ１）が入力される。なお、第１の基準電圧生成回路３には回生信号（ＤＲＶＬ）が入力される。

ここで、固定時間計時回路２について説明する。固定時間計時回路２は、第１実施形態に記載したオン時間計時回路１と同様にオン時間を計時する回路である。不図示であるが、固定時間計時回路２は、オン時間計時回路１に記載した可変容量回路ＣＴＣに代えて容量素子ＣＴを備える回路である。オン時間を一定の時間に計時してハイレベル信号を出力する。

更に、第１の基準電圧生成回路３について説明する。図７に例示する。抵抗素子Ｒ７の一端には、定電圧（ＶＲＥＦ０）が入力されている。また抵抗素子Ｒ７の一端は、スイッチ素子ＳＷ４の一端に接続されている。抵抗素子Ｒ７の他端は、抵抗素子Ｒ８の一端及びスイッチ素子ＳＷ５の一端に接続されている。抵抗素子Ｒ８の他端は、抵抗素子Ｒ９の一端及びスイッチ素子ＳＷ６の一端に接続されている。抵抗素子Ｒ９の他端は接地されている。

抵抗素子Ｒ７〜Ｒ９は分圧器の一例である。スイッチ素子ＳＷ４の他端、スイッチ素子ＳＷ５の他端、及びスイッチ素子ＳＷ６の他端は共通に接続されている。この接続点から基準電圧（ＶＲＥＦ１）が出力される。

スイッチ素子ＳＷ４〜ＳＷ６の各々の制御端子には、乱数発生回路ＰＲＮから出力されている乱数信号ｖｓｍ１〜ｖｓｍ３が入力される。乱数信号ｖｓｍ１〜ｖｓｍ３によって、スイッチ素子ＳＷ４〜ＳＷ６が選択され導通する。

乱数信号ｖｓｍ１によりスイッチ素子ＳＷ４が導通し、基準電圧（ＶＲＥＦ１）の電圧値が、定電圧（ＶＲＥＦ０）の電圧値として出力される。乱数信号ｖｓｍ２によりスイッチ素子ＳＷ５が導通し、定電圧（ＶＲＥＦ０）の電圧値から抵抗素子Ｒ７で電圧降下された電圧が基準電圧（ＶＲＥＦ１）として出力される。また、乱数信号ｖｓｍ３によってスイッチ素子ＳＷ６が導通し、定電圧（ＶＲＥＦ０）から抵抗素子Ｒ７及びＲ８で電圧降下された電圧が基準電圧（ＶＲＥＦ１）として出力される。

また、乱数発生回路ＰＲＮには回生信号（ＤＲＶＬ）が入力される。乱数信号は、回生信号（ＤＲＶＬ）に同期して発生する乱数を更新する。回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて乱数信号が更新され、次の回生信号（ＤＲＶＬ）のローレベル遷移によるオン時間の計時開始に備える。乱数信号の更新に応じて、基準電圧（ＶＲＥＦ１）が段階的に切り替えられる。なお、乱数信号ｖｓｍ２の発生頻度を最も多くすると共に、乱数信号ｖｓｍ１、ｖｓｍ３の発生頻度を互いに同等とする。従って、乱数信号ｖｓｍ２によりスイッチ素子ＳＷ５が導通し、定電圧（ＶＲＥＦ０）の電圧値から抵抗素子Ｒ７で電圧降下された電圧が設定値である基準電圧（ＶＲＥＦ１）となるように設定される。また、回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて可変とする場合を示したが、これに限られるものではない、スイッチング周期とは異なる外部のクロックに同期するようにしても良い。この場合、クロックの周波数をスイッチング動作に応じて可変に制御してもよい。

次にオン時間固定方式ＤＣ−ＤＣコンバータ２００の作用について説明する。

分圧電圧（ＶＦＢ）が基準電圧（ＶＲＥＦ１）よりも低く誤差比較器ＥＲＣの出力信号（ＥＲＲＯ）がハイレベルになることに応じて、ＲＳフリップフロップＲＳＦＦがセット状態になる。すると、ＲＳフリップフロップＲＳＦＦがハイレベル信号を出力する。このハイレベル信号が、駆動回路ＤＬの入力端子ＩＮに入力されることにより、駆動回路ＤＬの出力端子Ｑ１からハイレベルの駆動信号（ＤＲＶＨ）が、出力信号Ｑ２からローレベルの回生信号（ＤＲＶＬ）が出力される。

これにより、ＮＭＯＳトランジスタＭ１がオン状態、ＮＭＯＳトランジスタＭ２がオフ状態となる。入力電圧（ＶＩＮ）からコイルＬ１にコイル電流（ＩＬ）が供給される。これに伴い、出力電圧（ＶＯ）が増加する。

コイルＬ１に入力電圧（ＶＩＮ）から供給されるコイル電流（ＩＬ）は、ＲＳフリップフロップＲＳＦＦがリセット状態になるまで流れ続ける。ＲＳフリップフロップＲＳＦＦのリセットにより、駆動回路ＤＬの入力端子ＩＮにローレベルの信号が入力され、駆動回路ＤＬの出力端子Ｑ１からローレベルの駆動信号（ＤＲＶＨ）が、出力信号Ｑ２からハイレベルの回生信号（ＤＲＶＬ）が出力される。

ＲＳフリップフロップＲＳＦＦのセットにより、信号ＲＳＦＦＱがハイレベルに遷移してから所定時間が経過するまで、固定オン時間計時回路２はハイレベルの信号を出力する。その後、ＲＳフリップフロップＲＳＦＦは、セット後の所定時間でリセットされる。これに伴い、駆動回路ＤＬからは、ローレベルの駆動信号（ＤＲＶＨ）、及びハイレベルの回生信号（ＤＲＶＬ）が出力される。これにより、入力電圧（ＶＩＮ）からコイルＬ１へのコイル電流（ＩＬ）の供給が遮断される。それまでにコイルＬ１に蓄積された電磁エネルギーは、ＮＭＯＳトランジスタＭ２を介してコイル電流（ＩＬ）として、出力端子ＶＯに放出される。

ＲＳフリップフロップＲＳＦＦのリセット状態であるオフ時間は、ＲＳフリップフロップＲＳＦＦのセット状態であるオン時間と共に、ＤＣ−ＤＣコンバータの１周期となる。ＤＣ−ＤＣコンバータは、入出力電圧や負荷電流により１周期でのオンデューティが定まる。オン時間固定方式ＤＣ−ＤＣコンバータ２００では、１周期でのオン時間が定められているので、基本的な動作として、オフ時間も所定の時間となり、結果、スイッチング周波数が定まる。この基本動作に対して、第２実施形態では、出力電圧（ＶＯ）を分圧した分圧電圧（ＶＦＢ）との間で誤差増幅される基準電圧（ＶＲＥＦ１）が可変制御される。これにより、分圧電圧（ＶＦＢ）と基準電圧（ＶＲＥＦ１）との電圧レベルの一致タイミングがずれ、オフ時間が変化する。このオフ時間の変化により、スイッチング周波数が変化しスペクトラム拡散を行うことができる。
この場合、基準電圧（ＶＲＥＦ１）の平均値は、入出力電圧の条件で設定される電圧値とする。更に、この平均値を最頻出値として基準電圧（ＶＲＥＦ１）を可変に制御する。これにより、出力電圧（ＶＯ）の平均値を基準電圧（ＶＲＥＦ１）により設定される電圧値に維持しながら、スイッチング動作に応じたスイッチング周波数を可変とする。

第２実施形態の効果について説明する。

オン時間固定方式ＤＣ−ＤＣコンバータ２００では、基準電圧（ＶＲＥＦ１）が可変制御される。これにより、オン時間が固定であることからオフ時間が変化する。オフ時間が変化することによって、スイッチング周波数が変化しスペクトラム拡散を行うことができる。スイッチング動作によるノイズ成分のピークを減少することができる。

図７に例示した第１の基準電圧生成回路３では、基準電圧（ＶＲＥＦ１）を、回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて、段階的に切り替える回路方式である。しかしながら、基準電圧（ＶＲＥＦ１）の切り替え方式はこれに限られない。段階的な変位に代えて連続的（スロープ状）に可変させても良い。

図８は基準電圧を連続的（スロープ状）に可変させる第２の基準電圧生成回路１０である。増幅器ＡＭＰ３の非反転入力端子に定電圧（ＶＲＥＦ０）が入力されている。誤差増幅器ＡＭＰ３の出力端子は、ＮＰＮトランジスタＴＲ２のベースに接続されている。ＮＰＮトランジスタＴＲ２のコレクタには入力電圧（ＶＩＮ）が入力されている。ＮＰＮトランジスタＴＲ２のエミッタは増幅器ＡＭＰ３の反転入力端子、抵抗素子ＲＳ１の一端、ＮＭＯＳトラジスタＭ６のソース、及び容量素子ＣＴ５の一端に接続されている。

抵抗素子ＲＳ１の他端は、接地されている。容量素子Ｃ２の他端は、可変電流源ＩＳＬＰの一端、及びＮＭＯＳトランジスタＭ６のドレインに接続されている。容量素子Ｃ２の他端から出力される電圧が基準電圧（ＶＲＥＦ１）である。可変電流源ＩＳＬＰの他端には入力電圧（ＶＩＮ）が入力されている。ＮＭＯＳトランジスタＭ６のゲートにはノットゲートＮＯＴ１を介して回生信号（ＤＲＶＬ）が入力されている。

ここで、第２の基準電圧生成回路１０の作用について説明する。第２の基準電圧生成回路１０は、回生信号（ＤＲＶＬ）の論理レベルがハイレベルに遷移することに応じて、基準電圧（ＶＲＥＦ１）にスロープを付加する。可変電流源ＩＳＬＰから出力される電流が容量素子Ｃ２に蓄えられ、基準電圧（ＶＲＥＦ１）の電圧値が徐々に増加する。

そして、回生信号（ＤＲＶＬ）の論理レベルがローレベルに遷移することに応じてＮＭＯＳトランジスタＭ６が導通する。これにより、基準電圧（ＶＲＥＦ１）は定電圧（ＶＲＥＦ０）に初期化される。

ここで、可変電流回路ＩＳＬＰによって流れる電流を可変とすることにより、回生信号（ＤＲＶＬ）の論理レベルがハイレベルに遷移した後、ローレベルに遷移するまでの間、基準電圧（ＶＲＥＦ１）に付与される電圧値のスロープを可変とすることができる。これにより、図６において、誤差比較器ＥＲＣにて基準電圧（ＶＲＥＦ１）からの分圧電圧（ＶＦＢ）が比較されて誤差比較器ＥＲＣの出力端子から出力される。出力端子から出力される信号の反転タイミングが変化してスイッチング周期が変化する。

ここで、可変電流回路ＩＳＬＰによって流れる電流を可変とすることに代えて、定電圧（ＶＲＥＦ０）または容量素子Ｃ２の少なくともいずれか一方を可変としても良い。また、回生信号（ＤＲＶＬ）の論理レベルがローレベルからハイレベルに遷移することに応じて可変とする場合を示したが、これに限られるものではない、スイッチング周期とは異なる外部のクロックに同期するようにしても良い。この場合、クロックの周波数をスイッチング動作に応じて可変に制御してもよい。

ここで、オン時間計時回路１は、請求項のオン時間計時回路の一例である。抵抗素子Ｒ３、抵抗素子Ｒ４、増幅器ＡＭＰ１、ＮＰＮトランジスタＴＲ１、抵抗素子Ｒｔ、ＰＭＯＳトランジスタＭ３、及びＰＭＯＳトランジスタＭ４の接続関係は、請求項の定電流回路の一例である。可変容量回路ＣＴＣは、請求項の参照電圧回路の一例である。ＮＭＯＳトランジスタＭ５は、請求項のリセット回路の一例である。基準電圧（ＶＲＥＦ１）は、請求項の基準電圧の一例である。基準電圧生成回路３は、請求項の基準電圧回路の一例である。

以上、詳細に説明したように、本実施形態によれば、オン時間固定方式のＤＣ−ＤＣコンバータにおいて、オン時間を可変することにより、スイッチング周波数を可変して、スイッチング周波数のスペクトラム拡散を行うことができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。

以下、発明の諸態様を付記としてまとめる。

（付記１）
オン時間を、設定時間を平均値としてスイッチング周期に応じて可変に制御するオン時間計時回路を備えることを特徴とするオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記２）
前記オン時間計時回路は、
定電流回路と、
計時開始を契機に前記定電流回路からの電流を充電または放電する容量素子と、
前記容量素子から出力される電圧と参照電圧とを比較する比較器と、
前記参照電圧を出力する参照電圧回路とを備え、
前記定電流回路から出力される電流値、前記容量素子の容量値、または前記参照電圧回路から出力される前記参照電圧の電圧値の少なくとも何れか一つが可変に制御されることを特徴とする付記１に記載のオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記３）
オフ時間に、前記容量素子を初期化するリセット回路を備えることを特徴とする付記２に記載のオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記４）
出力電圧を設定する基準電圧を、設定電圧を平均値として可変に制御する基準電圧回路を備えることを特徴とするオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記５）
前記基準電圧回路は、前記基準電圧をスイッチング周期に応じて可変に制御することを特徴とする付記４に記載のオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記６）
前記基準電圧回路は、前記基準電圧をスイッチング周期とは異なる同期信号に応じて可変に制御することを特徴とする付記４に記載のオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記７）
前記同期信号は、その周期が可変とされることを特徴とする付記６に記載のオン時間固定方式ＤＣ−ＤＣコンバータ。
（付記８）
前記基準電圧回路が前記基準電圧を連続的に変化する場合、前記基準電圧、又は前記基準電圧の変化傾きの少なくとも何れか一方は、可変に制御されることを特徴とする付記４乃至７の少なくとも何れか１つに記載のオン時間固定方式ＤＣ−ＤＣコンバータ。

１ オン時間計時回路
３ 第１の基準電圧生成回路
ＡＭＰ１ 増幅器
ＣＴＣ 可変容量回路
Ｍ３、Ｍ４ ＰＭＯＳトランジスタ
Ｍ５ ＮＭＯＳトランジスタ
Ｒ３、Ｒ４、Ｒｔ 抵抗素子
ＴＲ１ ＮＰＮトランジスタ

Claims (4)

1. 駆動回路と、
   帰還端子に接続された第１の入力と基準電圧に接続された第２の入力とを有する誤差比較器と、
   前記駆動回路が出力した回生信号がローレベルに遷移することに応じて、一定の規則性で設定時間を変化させるオン時間計時回路と、
   前記誤差比較器の出力に接続された第１の入力と、前記オン時間計時回路の出力に接続された第２の入力と、前記駆動回路に接続された出力とを有するフリップフロップと、
   を備え、
   前記オン時間計時回路は、
   前記回生信号に同期して乱数を発生させる乱数発生回路と、
   前記乱数に基づいて容量が制御され、定電流回路からの電流を充電または放電する可変容量素子と、
   を備える、ＤＣ−ＤＣコンバータ制御回路。
2. 前記駆動回路は、
   前記フリップフロップの前記出力がハイレベルの信号のときに、第１の出力端子からハイレベルの駆動信号を出力し、第２の出力端子からローレベルの駆動信号を出力し、
   前記フリップフロップの前記出力がローレベルの信号のときに、第１の出力端子からローレベルの駆動信号を出力し、第２の出力端子からハイレベルの駆動信号を出力する、
   請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
3. 前記オン時間計時回路は、さらに、
   定電流回路と、
   前記容量素子からの出力と、第２基準電圧とを比較する比較器と、
   前記比較器の結果を出力する参照電圧回路と、
   を備える、
   請求項１又は２に記載のＤＣ−ＤＣコンバータ制御回路。
4. 前記オン時間計時回路は、さらに、
   オフ時間中に、前記可変容量素子をリセットするリセット回路を備える、請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータ制御回路。

Images