JP5634028B2 - Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御方法 - Google Patents

Description

ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、及びＤＣ−ＤＣコンバータの制御方法に関するものである。

スイッチをオンオフ制御して直流入力電圧を昇圧・降圧して出力電圧を生成するＤＣ−ＤＣコンバータは、負荷に供給する上記出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている（例えば、特許文献１，２参照）。スイッチを制御する方式として、ＰＷＭ（Pulse Width Modulation）方式やＰＦＭ（Pulse Frequency Modulation）方式などが知られている。

ＰＷＭ方式のＤＣ−ＤＣコンバータは、スイッチング周波数を固定し、出力電圧と基準電圧とに基づいて生成されるエラーアンプ出力と、鋸歯状の信号波形との比較結果に応じてスイッチのオン時間を調整することで、出力電圧を調整する。このＰＷＭ方式は、スイッチング周波数が固定されているため、既知の周波数のスイッチング動作等に起因するノイズの発生が予想しやすく、設計において、システム側としてはノイズを回避しやすい。

ＰＷＭ方式では、エラーアンプの周波数特性を、例えばスイッチング素子のスイッチング周波数の１／１０〜１／２０程度にしないと、ダブルパルシング等の誤動作を生ずるおそれがある。すなわち、ＤＣ−ＤＣコンバータの出力電圧に応じたフィードバック応答の帯域をスイッチング周波数よりも十分に低くしないと、異常なスイッチング動作を起こしてしまうおそれがある。このため、負荷急変に対して高速に応答ができないという問題がある。

ＰＦＭ方式のＤＣ−ＤＣコンバータは、スイッチのオン時間を固定出力電圧と基準電圧を比較してスイッチをオンオフ制御する制御信号の周波数を調整することで、出力電圧を調整する。このため、ＰＦＭ方式のＤＣ−ＤＣコンバータは、エラーアンプを必要としないため、負荷急変に対して高速応答が可能である。

米国特許出願公開第２００５／０２８６２６９号明細書 米国特許出願公開第２００７／０１２０５４７号明細書

しかしながら、上記ＰＦＭ方式のＤＣ−ＤＣコンバータでは、入出力電圧差や負荷変動などによってスイッチング周波数が変動するため、ノイズ対策が困難となり、一般にＡＶ機器のような高周波の微小信号を扱う機器では性能低下を招くおそれがある。

このＤＣ−ＤＣコンバータで、固定されたスイッチング周波数で動作し、高速な応答を可能とすることを目的とする。

開示の回路は、入力電圧が印加される入力端子と出力電圧が出力される出力端子との間に接続されるインダクタと前記入力端子との間に接続されるスイッチを、参照電圧と前記出力電圧との比較結果に応じてオンさせ、パルス信号に応じてオフさせる制御信号生成回路と、前記スイッチがオンするタイミングに同期して基準電圧から第１の傾斜で増加し、前記スイッチがオフするタイミングに同期して前記基準電圧にリセットされる参照電圧を生成するスロープ信号生成回路と、前記参照電圧と前記出力電圧とを比較した結果に応じた信号を生成し、前記制御信号生成回路へ出力する比較器と、前記パルス信号を一定周期で生成する発振器と、を有し、前記第１の傾斜は、前記入力電圧と前記出力電圧との差電圧に応じて変化する。

開示の方法は、固定されたスイッチング周波数で動作し、高速な応答を可能とすることができる。

第１実施形態にかかるＤＣ−ＤＣコンバータのブロック回路図である。 （ａ）（ｂ）は図１のＤＣ−ＤＣコンバータの基本動作を示す波形図である。 図１の制御回路１２の回路図である。 図１のＤＣ−ＤＣコンバータの動作波形図である。 図１のＤＣ−ＤＣコンバータの別の動作波形図である。 第２実施形態にかかるＤＣ−ＤＣコンバータのブロック回路図である。 図６のスロープ信号生成回路２２ａの回路図である。 図６の制御回路１２ａの回路図である。 図６のＤＣ−ＤＣコンバータの動作波形図である。 第３実施形態にかかるＤＣ−ＤＣコンバータの制御回路の回路図である。 第４実施形態にかかるＤＣ−ＤＣコンバータの制御回路の回路図である。 第５実施形態にかかる制御回路の回路図である。 図１２の制御回路の動作を示す波形図である。 図１２の制御回路の動作を示す特性図である。 第６実施形態にかかる制御回路の回路図である。 図１５の制御回路の動作を示す波形図である。 第７実施形態にかかるＤＣ−ＤＣコンバータのブロック回路図である。 第８実施形態にかかるＤＣ−ＤＣコンバータのブロック回路図である。

（第１実施形態）
以下、第１実施形態を図１〜図５に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２とを含む。

コンバータ部１１は、スイッチＳＷ、ダイオードＤ１、インダクタＬ１、平滑用コンデンサＣ１を含む。スイッチＳＷは入力電圧Ｖｉを供給する電源線とダイオードＤ１との間に接続されている。スイッチＳＷの制御端子には、制御回路１２から制御信号Ｓｃが供給される。スイッチＳＷは例えばＮチャネルＭＯＳトランジスタであり、第１端子（ドレイン端子）は入力電圧Ｖｉを供給する電源線に接続され、第２端子（ソース端子）はダイオードＤ１に接続され、制御端子（ゲート端子）には制御信号Ｓｃが供給される。

ダイオードＤ１のアノードは入力電圧Ｖｉより低い電位の電源線（本実施形態ではグランド）に接続され、ダイオードＤ１のカソードはスイッチＳＷに接続されている。スイッチＳＷとダイオードＤ１との間の接続点は、インダクタＬ１の第１端子（入力側端子）に接続されている。インダクタＬ１の第２端子（出力側端子）は平滑用コンデンサＣ１の第１端子に接続され、コンデンサＣ１の第２端子はグランドに接続されている。コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、図１には、コンデンサＣ１とグランドとの間に接続された抵抗Ｒ１を図示しているが、この抵抗Ｒ１はコンデンサＣ１を形成することによりインダクタＬ１とグランドとの間に生成される抵抗成分（等価直列抵抗ＥＳＲ）である。

スイッチＳＷは、制御信号Ｓｃに応答してオンオフする。スイッチＳＷがオンした場合、インダクタＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたインダクタ電流ＩＬが流れ、インダクタＬ１はエネルギーを蓄積する。スイッチＳＷがオフすると、インダクタＬ１は蓄えたエネルギーを放出し、誘導電流（インダクタ電流ＩＬ）を流す。

制御回路１２は、比較器２１、スロープ信号生成回路２２、制御信号生成回路としてのＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４、基準電源Ｅ１を含む。

比較器２１の反転入力端子には出力電圧Ｖｏが供給されている。従って、出力電圧Ｖｏの変動分は、迅速に比較器２１に伝達される。比較器２１の非反転入力端子には、スロープ信号生成回路２２が接続されている。スロープ信号生成回路２２には、基準電源Ｅ１から基準電圧Ｖｒｅｆが供給される。基準電圧Ｖｒｅｆは、出力電圧Ｖｏの目標電圧に応じて設定されている。

スロープ信号生成回路２２は、所定の傾斜を有する波形のスロープ信号を生成する。このスロープ信号は、スイッチＳＷをオンしてから次にスイッチをオンするまでのスイッチングサイクルにおいて、リセット電位から所定の傾斜で増加し、スイッチＳＷをオフするタイミングに同期してリセット電圧にリセットされる信号である。例えば、スロープ信号生成回路２２は、このスロープ信号の電圧を基準電圧Ｖｒｅｆに重畳する。即ち基準電圧Ｖｒｅｆをリセット電圧として所定の傾斜を有する波形の参照電圧Ｖｓを生成する。つまり、参照電圧Ｖｓは、スイッチＳＷをオンしてから次にスイッチＳＷをオンするまでの期間、即ちスイッチング期間に、基準電圧Ｖｒｅｆから所定の傾斜（変化量）にて増加し、基準電圧Ｖｒｅｆにリセットされる信号である。例えば、リセット電圧は基準電圧Ｖｒｅｆであって、スロープ信号は基準電圧Ｖｒｅｆから所定の傾斜で増加し、スイッチＳＷをオフするタイミングに同期して基準電圧Ｖｒｅｆにリセットされる。

ところで、スロープ信号のスロープ量が少ないと、１スイッチングサイクル内で出力電圧Ｖｏが参照電圧Ｖｓを下回らなくなる。即ち出力電圧Ｖｏの波形と参照電圧Ｖｓの波形が交わらなくなる。つまり、１スイッチングサイクル内でスイッチＳＷがオンされずにスイッチングサイクルの飛び越しが発生する。または、極めて短い時間しかスイッチＳＷがオンされない場合が発生する。すると、平滑化されたインダクタ電流ＩＬ（出力電圧Ｖｏ）の値が下がってしまう。その結果、低調波発振が発生する。

そこで、スロープ信号生成回路２２においてスロープ信号の振幅（スロープ量）は、比較器２１の反転入力端子における電圧のリップル量よりも大きく設定されている。本実施形態では、比較器２１に出力電圧Ｖｏが帰還されているため、スロープ信号のスロープ量は、出力電圧Ｖｏのリップルよりも大きく設定されている。そのため、電圧Ｖｏが上昇する傾斜よりも、スロープ信号が上昇する傾斜の方が大きく、このように設定されるスロープ信号が基準電圧Ｖｒｅｆに与えられている。

上述するスロープ量を設定することにより、低調波発振が抑制される。なお、後述するように、スロープ量は可変としてもよい。
比較器２１は、出力電圧Ｖｏと参照電圧Ｖｓとを比較し、その比較結果に応じた出力信号Ｓ１を生成する。具体的には、比較器２１は、出力電圧Ｖｏが参照電圧Ｖｓよりも高いときはリセット信号であるＬレベルの出力信号Ｓ１（検出信号）を生成する。一方、比較器２１は、出力電圧Ｖｏが参照電圧Ｖｓよりも低いときはＨレベルの出力信号Ｓ１を生成する。

ＲＳ−ＦＦ回路２３は、セット端子Ｓに比較器２１が接続され、リセット端子Ｒに発振器２４が接続されている。発振器２４は、所定周波数のクロック信号ＣＬＫ（例えば、一定周期で生成されるパルス信号を有する）を生成する。ＲＳ−ＦＦ回路２３は、セット端子Ｓに供給されるＨレベルの信号Ｓ１に応答してＨレベルの制御信号Ｓｃを出力し、リセット端子Ｒに供給されるＨレベルのクロック信号ＣＬＫに応答してＬレベルの制御信号Ｓｃを出力する。この制御信号ＳｃがスイッチＳＷに供給され、スイッチＳＷは制御信号Ｓｃに応答してオン・オフする。

上記したように、参照電圧Ｖｓは所定の傾斜にて増加する電圧である。従って、制御回路１２は、出力電圧Ｖｏに応じてＨレベルの制御信号Ｓｃを出力するタイミングを変更する。出力電圧Ｖｏが高いとき、その出力電圧Ｖｏが参照電圧Ｖｓを下回るタイミングは、出力電圧Ｖｏが低いときと比べて遅くなる。即ちＬレベルの制御信号Ｓｃを出力してからＨレベルの出力信号Ｓｃを出力するまでの期間が長くなる。制御回路１２は、一定周期で制御信号ＳｃをＬレベルにリセットする。従って、制御回路１２は、出力電圧Ｖｏが高いときに、出力電圧Ｖｏが低いときと比べてＨレベルの制御信号Ｓｃを出力する期間を短くする。つまり、制御回路１２は、出力電圧Ｖｏに反比例してＨレベルの制御信号Ｓｃのパルス幅を変更する。

即ち、制御回路１２は、出力電圧Ｖｏに基づいてスイッチＳＷを第１の状態（オン状態）に制御するための制御信号Ｓｃを生成し、所定の周期にてスイッチＳＷを第２の状態（オフ状態）に制御するための制御信号Ｓｃを生成する。上記に例示したスイッチＳＷはＮチャネルＭＯＳトランジスタである。以下、この例示に従って、回路構成、信号レベルを説明する。即ち、制御回路１２は、スイッチＳＷをオンするためにＨレベルの制御信号Ｓｃを生成し、スイッチＳＷをオフするためにＬレベルの制御信号Ｓｃを生成する。

更に、制御回路１２は、出力電圧Ｖｏに基づいてＨレベルの制御信号Ｓｃを生成するタイミングを変更する。つまり、制御回路１２は、一定の周期でスイッチＳＷをオフするように制御信号Ｓｃを生成するとともに、出力電圧Ｖｏに基づいて制御信号Ｓｃのパルス幅を調整する。このスイッチＳＷを制御する制御信号Ｓｃの周期がＤＣ−ＤＣコンバータのスイッチング動作の周期、即ちスイッチング周波数である。

次に、スロープ信号生成回路２２の構成例を説明する。
図３に示すように、スロープ信号生成回路２２は、電流生成回路３１と充放電回路３２を含む。

電流生成回路３１は、スロープ信号を生成するための電流を生成する。充放電回路３２は、基準電圧Ｖｒｅｆを基準レベルとして動作し、電流生成回路３１にて生成された電流を充放電することにより、基準電圧Ｖｒｅｆにスロープ信号を重畳した参照電圧Ｖｓを生成する。

電流生成回路３１は、オペアンプ３３、カレントミラー回路３４、抵抗Ｒ１１、及びトランジスタＴ１１を含む。
オペアンプ３３の非反転入力端子には出力電圧Ｖｏが供給されている。オペアンプ３３の反転入力端子は抵抗Ｒ１１の第２端子に接続され、その抵抗Ｒ１１の第１端子には入力電圧Ｖｉが供給されている。また、抵抗Ｒ１１の第２端子はトランジスタＴ１１に接続されている。トランジスタＴ１１はＰチャネルＭＯＳトランジスタであり、ソースが抵抗Ｒ１１に接続され、ゲートがオペアンプ３３の出力端子に接続され、ドレインはカレントミラー回路３４に接続されている。

抵抗Ｒ１１は、この抵抗Ｒ１１に流れる電流と、その抵抗値とに応じた電圧降下を発生させる。従って、抵抗Ｒ１１とトランジスタＴ１１との間のノードＮ１１における電圧Ｖ１１は、入力電圧Ｖｉから抵抗Ｒ１１により降下した電圧となる。この電圧Ｖ１１がオペアンプ３３に供給される。オペアンプ３３は、出力電圧Ｖｏとノード電圧Ｖ１１との差電圧に応じた信号Ｓ１１をトランジスタＴ１１のゲートに出力する。トランジスタＴ１１は、その信号Ｓ１１の電圧に応じた電流を流す。そして、オペアンプ３３は、出力電圧Ｖｏにノード電圧Ｖ１１を一致させるように信号Ｓ１１を生成する。この構成により、トランジスタＴ１１には、入力電圧Ｖｉと出力電圧Ｖｏとの差電圧に応じた電流が流れる。

カレントミラー回路３４は、第１カレントミラー回路３５と第２カレントミラー回路３６を含む。第１カレントミラー回路３５は、トランジスタＴ１２，Ｔ１３を含む。トランジスタＴ１２，Ｔ１３はＮチャネルＭＯＳトランジスタである。トランジスタＴ１２のドレインはトランジスタＴ１１に接続されている。トランジスタＴ１２，Ｔ１３のソースはグランドに接続されている。トランジスタＴ１２のゲートはトランジスタＴ１３のゲートとトランジスタＴ１２のドレインに接続されている。従って、電気的特性に応じて、トランジスタＴ１２，Ｔ１３を含むカレントミラー回路３５により、トランジスタＴ１２に流れる電流と比例した電流がトランジスタＴ１３に流れる。

第２カレントミラー回路３６は、トランジスタＴ１４，Ｔ１５を含む。トランジスタＴ１４，Ｔ１５はＰチャネルＭＯＳトランジスタである。トランジスタＴ１４のドレインはトランジスタＴ１３に接続されている。トランジスタＴ１４，Ｔ１５のソースには入力電圧Ｖｉが供給されている。トランジスタＴ１４のゲートはトランジスタＴ１５のゲートとトランジスタＴ１４のドレインに接続されている。従って、電気的特性に応じて、トランジスタＴ１４，Ｔ１５を含むカレントミラー回路３６により、トランジスタＴ１４に流れる電流と比例した電流がトランジスタＴ１５に流れる。

上記のように構成されたカレントミラー回路３４において、トランジスタＴ１２にはトランジスタＴ１１に流れる電流と等しい入力電流Ｉ０が流れる。そして、トランジスタＴ１５は、トランジスタＴ１２に流れる電流Ｉ０と比例した出力電流Ｉ１を流す。そして、カレントミラー回路３４は、例えば、出力電流Ｉ１を入力電流Ｉ０の１／ｎ倍とする。入力電流Ｉ０と出力電流Ｉ１の比率（ｎ：１）は、このスロープ信号生成回路２２が生成するスロープ信号の傾きに応じて設定されている。そして、本実施形態では、第１カレントミラー回路３５に含まれるトランジスタＴ１２の大きさをトランジスタＴ１３の大きさのｎ倍とし、第２カレントミラー回路３６に含まれるトランジスタＴ１４，Ｔ１５の大きさを互いに等しくしている。これにより、トランジスタＴ１３にはトランジスタＴ１２に流れる入力電流Ｉ０の１／ｎの電流が流れる。そして、トランジスタＴ１５にはトランジスタＴ１３に流れる電流と等しい出力電流Ｉ１、つまり入力電流Ｉ０の１／ｎの電流が流れる。この出力電流Ｉ１は充放電回路３２に供給される。

充放電回路３２は、コンデンサＣ１１、スイッチＳＷ１１を含む。コンデンサＣ１１の第１端子はトランジスタＴ１５のドレインに接続され、コンデンサＣ１１の第２端子は基準電源Ｅ１に接続されている。従って、コンデンサＣ１１の第２端子における電位は、基準電圧Ｖｒｅｆレベルである。スイッチＳＷ１１はコンデンサＣ１１と並列に接続されている。スイッチＳＷ１１は例えばＮチャネルＭＯＳトランジスタであり、そのトランジスタのソース及びドレインがコンデンサＣ１１の両端子にそれぞれ接続され、スイッチＳＷ１１の制御端子、即ちトランジスタのゲートにはクロック信号ＣＬＫが供給されている。スイッチＳＷ１１は供給されるクロック信号ＣＬＫに応答してオンオフする。そして、カレントミラー回路３４と充放電回路３２との間のノード、即ちトランジスタＴ１５とコンデンサＣ１１との間のノードＮ１２が比較器２１に接続されている。

コンデンサＣ１１には、カレントミラー回路３４の出力電流Ｉ１が供給される。スイッチＳＷ１１がオンしているとき、そのオンしたスイッチＳＷ１１によりコンデンサＣ１１の両端子が短絡されるため、ノードＮ１２の電位は基準電圧Ｖｒｅｆレベルとなる。スイッチＳＷ１１がオフすると、出力電流Ｉ１によりコンデンサＣ１１が充電され、ノードＮ１２の電圧Ｖｓは、コンデンサＣ１１の容量値と出力電流Ｉ１に応じて基準電圧Ｖｒｅｆから上昇する。やがて、スイッチＳＷ１１がオンすると、コンデンサＣ１１に蓄積された電荷が放電され、ノードＮ１２の電圧は基準電圧Ｖｒｅｆレベルに戻る、即ちリセットされる。

上記のように構成されたＤＣ−ＤＣコンバータの動作を説明する。
制御回路１２は、図２に示すように、Ｈレベルのクロック信号ＣＬＫに応答してＬレベルの制御信号Ｓｃを出力する。このＬレベルの制御信号ＳｃによりスイッチＳＷがオフすると、インダクタＬ１に蓄積された電磁エネルギーが負荷に向けて放出され、出力電圧Ｖｏが徐々に減少する。また、制御回路１２は、Ｈレベルのクロック信号ＣＬＫに応答して図３に示すスイッチＳＷ１１をオンすることによりコンデンサＣ１１から放電させ、参照電圧Ｖｓを基準電圧Ｖｒｅｆレベルにリセットする。

次に、制御回路１２は、Ｌレベルのクロック信号ＣＬＫに応答して図３に示すスイッチＳＷ１１をオフすることによりコンデンサＣ１１の充電を開始し、参照電圧Ｖｓを所定の傾きで増加させる。やがて、実線で示した出力電圧Ｖｏよりも参照電圧Ｖｓが高くなると、比較器２１の出力信号Ｓ１によってＲＳ−ＦＦ回路２３をセットすることによりＨレベルの制御信号Ｓｃを出力する。このＨレベルの制御信号Ｓｃに応答してスイッチＳＷがオンすると、入力電圧Ｖｉと出力電圧Ｖｏとの差電圧に応じてインダクタＬ１のインダクタ電流ＩＬが増加し、インダクタＬ１に電磁エネルギーが蓄積されて出力電圧Ｖｏが徐々に上昇する。

例えば負荷急変等により、出力電圧Ｖｏが低下すると、出力電圧Ｖｏが参照電圧Ｖｓより低くなるタイミングが早くなり、Ｈレベルの制御信号Ｓｃが出力される期間が長くなる。即ち、スイッチＳＷのオン時間が長くなる。一方、出力電圧Ｖｏが上昇すると、出力電圧Ｖｏが参照電圧Ｖｓより低くなるタイミングが遅くなり、Ｈレベルの制御信号Ｓｃが出力される期間が短くなる。即ち、スイッチＳＷのオン時間が短くなる。

このような動作により、スイッチＳＷが発振器２４の発振周波数に基づいて一定周期でオフされるとともに、スイッチＳＷがオンされるタイミングは、出力電圧Ｖｏと参照電圧Ｖｓとの比較結果に基づいて決定される。したがって、出力電圧Ｖｏの高低に基づいてオンタイミング（オン時間）が調整され、出力電圧Ｖｏが基準電圧Ｖｒｅｆに基づく一定電圧（目標電圧）に維持される。

図４は、本実施形態のＤＣ−ＤＣコンバータの構成を簡略化した回路によりシミュレーションを行った結果を示す。負荷電流が増加すると、負荷電流の増加に応じて、インダクタ電流ＩＬが増加し、出力電圧Ｖｏが低下する。本実施形態のＤＣ−ＤＣコンバータでは、上述のようにスイッチＳＷを一定周期でオフし、出力電圧Ｖｏの高低に基づいてオンタイミングを変化させる。従って、スイッチＳＷをオフした直後に負荷電流が急変した場合にも、スイッチＳＷをオンすることができ、応答性が良い。

なお、図４には、インダクタ電流ＩＬと出力電圧Ｖｏを、それぞれ実線と破線で示している。実線は、図１に示す抵抗Ｒ１、即ち等価直列抵抗ＥＳＲの値を「０Ω」とした場合のシミュレーション結果を示し、破線は等価直列抵抗ＥＳＲの値を「２０ｍΩ」とした場合のシミュレーション結果を示す。制御信号Ｓｃは、等価直列抵抗ＥＳＲの値を「２０ｍΩ」とした場合の波形を示す。また、図２（ａ）に一点鎖線で示す波形は、等価直列抵抗ＥＳＲの値が高いときの出力電圧を示す。この出力電圧の傾きは、参照電圧Ｖｓの傾きよりも傾斜が大きい。このとき、図４に示すように、スイッチング周期内でＨレベルの制御信号Ｓｃが出力されない、いわゆるスイッチングサイクルの飛び越しが発生する。また、図２の例では、出力電圧Ｖｏと参照電圧Ｖｓとの交差するタイミングが大きくずれており、出力電圧Ｖｏのリップルが大きくなることがわかる。このように、本実施形態のＤＣ−ＤＣコンバータは、等価直列抵抗ＥＳＲの値が小さいほうが出力電圧Ｖｏ，インダクタ電流ＩＬのリップルが小さく安定する。

従来のＰＦＭ方式のＤＣ−ＤＣコンバータでは、一般的に平滑用コンデンサの等価直列抵抗ＥＳＲの値が小さいと、フィードバック系が不安定になりやすい。これは、出力電圧Ｖｏ含まれるリップル成分を検出してスイッチング動作を行うので、等価直列抵抗ＥＳＲの値が小さなコンデンサを平滑用コンデンサＣ１に使用すると、リップル成分が小さくなって出力電圧Ｖｏや出力電流の変動検出が困難になってスイッチング制御が不安定になる。

しかし、本実施形態のＤＣ−ＤＣコンバータは、スイッチＳＷのスイッチング周期毎に昇降するスロープ電圧を基準電圧Ｖｒｅｆに重畳して参照電圧Ｖｓを生成し、この参照電圧Ｖｓと出力電圧Ｖｏとを比較してスイッチＳＷをオンするタイミングを決定している。従って、本実施形態のＤＣ−ＤＣコンバータは、出力電圧Ｖｏの等価直列抵抗ＥＳＲによるリップル成分を検出しておらず、等価直列抵抗ＥＳＲの値が小さい、又は抵抗ＥＳＲが無い場合でも、安定してスイッチング動作を行うことができる。

平滑用コンデンサとして、一般的に、導電性高分子コンデンサや積層セラミックコンデンサが用いられる。積層セラミックコンデンサは導電性高分子コンデンサに比べて小型で安価であるが、等価直列抵抗ＥＳＲの値が導電性高分子コンデンサに比べて小さい。従って、従来のＤＣ−ＤＣコンバータでは、積層セラミックコンデンサに直列に抵抗を接続して安定化を図る場合があった。

しかし、本実施形態のＤＣ−ＤＣコンバータは、等価直列抵抗ＥＳＲの値が小さい方が好ましい。従って、積層セラミックコンデンサを用いることが好ましく、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

上記のように、図３に示すスロープ信号生成回路２２は、入力電圧Ｖｉと出力電圧Ｖｏの差に応じた入力電流Ｉ０を生成し、その電流Ｉ０を１／ｎ倍して電流Ｉ１を生成する。そして、この電流Ｉ１を充放電回路３２のコンデンサＣ１１を充電してスロープ信号を基準電圧Ｖｒｅｆに重畳した参照電圧Ｖｓを生成している。従って、制御回路１２は、入力電圧Ｖｉを変更した場合、図５に示すように、その入力電圧Ｖｉに応じて参照電圧Ｖｓのスロープの高さを変更する。

図２（ａ）の一点鎖線で示すように、出力電圧Ｖｏの傾斜は、入力電圧Ｖｉが高いほど急峻となる。即ち入力電圧Ｖｉが高いほど出力電圧Ｖｏの単位時間当たりの変化量が大きい。このため、参照電圧Ｖｓのスロープの高さを一定にしておくと、入力電圧Ｖｉが大きい場合や入力電圧及び出力電圧の電圧差が大きい場合には、スイッチングサイクルの飛び越しや、間欠的なスイッチングが発生し易くなる。これは、出力電圧の変動におけるピーク値のばらつきを引き起こす。

ここで、入力電圧Ｖｉが大きい場合や入力電圧及び出力電圧の電圧差が大きい場合には、図２（ｂ）に実線で示すように、参照電圧Ｖｓのスロープの変化率を出力電圧の変化率よりも大きくしておくことにより、スイッチングサイクルの飛び越しや間欠的なスイッチングを防止することができ、出力電圧Ｖｏの変動におけるピーク値のばらつきが低減する。すなわち、スイッチング周期において、増加した出力電圧Ｖｏを減少させる期間が足りない場合であっても、スロープの傾きを増加させることにより、出力電圧の増加と減少と割合がスイッチング周期内でバランスをとれるようにすることができる。なお、図２（ｂ）において、一点鎖線で示す出力電圧Ｖｏは図２（ａ）に一点鎖線で示した出力電圧と同じ波形である。また、図２（ｂ）に二点鎖線で示す参照電圧Ｖｓは、図２（ａ）に示す参照電圧Ｖｓと同じ波形である。

なお、スロープの高さの範囲で出力電圧Ｖｏが変動しうる、つまり出力電圧Ｖｏの変動が大きくなるため、入力電圧Ｖｉが小さい場合や入力電圧及び出力電圧の電圧差が小さい場合には、出力電圧Ｖｏの変動を低減するために、スロープの高さは小さい方が望ましい。以上に述べたように、本実施形態のスロープ信号生成回路２２は、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じて参照電圧Ｖｓのスロープの高さを調整する。このため、図３に示すように、低い入力電圧Ｖｉの時には参照電圧Ｖｓのスロープの高さを抑えて出力電圧Ｖｏの変動を低減し、高い入力電圧Ｖｉの時には参照電圧Ｖｓのスロープの高さを高くしてスイッチングサイクルの飛び越しや間欠的なスイッチングを防止して動作の安定化を図ることができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スロープ信号生成回路２２は、基準電圧Ｖｒｅｆにスロープ電圧を重畳して参照電圧Ｖｓを生成する。比較器２１は、参照電圧Ｖｓと出力電圧Ｖｏとを比較し、その比較結果に応じた信号Ｓ１を生成する。発振器２４は、一定周期のクロック信号ＣＬＫを生成する。ＲＳ−ＦＦ回路２３は、比較器２１の出力信号Ｓ１によりスイッチＳＷをオンするように制御信号Ｓｃを生成し、クロック信号ＣＬＫによりスイッチＳＷをオフするように制御信号Ｓｃを生成する。即ち、スイッチＳＷを一定周期でオフし、出力電圧Ｖｏと参照電圧Ｖｓとの比較結果に基づいてオンタイミングを変化させるようにした。これにより、エラーアンプを必要としないため、高速応答が可能である。また、スイッチＳＷをオフした直後であっても、出力電圧Ｖｏが参照電圧Ｖｓ以下となった場合にスイッチＳＷをただちにオンするため、負荷変動に対して短時間で応答する。つまり負荷急変に対して高速応答が可能である。なお、この効果は、入力電圧Ｖｉが出力電圧Ｖｏの２倍を超えて、デューティが５０％以下の場合に顕著となる。

（２）スイッチＳＷを一定周期でオフするため、スイッチング周波数の変動が抑制される。これにより、ノイズ対策を容易に行うことができる。
（３）基準電圧Ｖｒｅｆにスロープ信号を重畳して参照電圧Ｖｓを生成するようにした。これにより、負荷電流の変化に対してスイッチＳＷのオン時間が極端に長くなる場合でも、スイッチングサイクルの飛び越しの発生を抑制でき、低調波発振の発生も抑制することができる。

（４）平滑用コンデンサＣ１を接続することによる等価直列抵抗ＥＳＲの抵抗値を小さくすることができるため、コンデンサＣ１に積層セラミックコンデンサを用いることができ、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

（５）スロープ信号生成回路２２は、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じて参照電圧Ｖｓのスロープの高さを調整する。このため、低い入力電圧Ｖｉの時には参照電圧Ｖｓのスロープの高さ（又はスロープの傾き）を抑えて出力電圧Ｖｏの変動を低減し、高い入力電圧Ｖｉの時には参照電圧Ｖｓのスロープの高さを高くしてスイッチングサイクルの飛び越しを防止して動作の安定化を図ることができる。

（第２実施形態）
以下、第２実施形態を図６〜図９に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図６に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２ａとを含む。

制御回路１２ａは、比較器２１、スロープ信号生成回路２２ａ、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４、基準電源Ｅ１、基準電圧補正回路（Ｖｒｅｆ補正回路：電圧補正回路）２５を含む。

スロープ信号生成回路２２ａと基準電圧補正回路２５は、入力電圧Ｖｉが変動した場合、スイッチＳＷのデューティ比が変化することによる出力電圧Ｖｏの変動を抑制するために設けられている。

基準電圧補正回路２５は、スイッチＳＷのデューティ比と、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じて基準電圧Ｖｒｅｆを補正した補正基準電圧Ｖｒ２を生成する。スロープ信号生成回路２２ａは、補正基準電圧Ｖｒ２をリセット電圧としたスロープ波形の参照電圧Ｖｓ２を生成する。従って、この参照電圧Ｖｓ２は、基準電圧Ｖｒｅｆをリセット電圧とする参照電圧Ｖｓをオフセットした電圧となる。この参照電圧Ｖｓに対する参照電圧Ｖｓ２のオフセット量は、スイッチＳＷのデューティ比等による出力電圧Ｖｏの変動量に対応する。従って、参照電圧Ｖｓ２を用いることにより、出力電圧Ｖｏの変動を抑制することができる。

各回路の構成を説明する。
図７に示すように、本実施形態のスロープ信号生成回路２２ａと第１実施形態のスロープ信号生成回路２２の相違点は、オペアンプ３３の非反転入力端子に基準電圧Ｖｒｅｆが供給され、コンデンサＣ１１に補正基準電圧Ｖｒ２が供給されている点である。

後述するが、基準電圧補正回路２５は、スイッチＳＷのデューティ比等に応じて、基準電圧Ｖｒｅｆから低下した補正基準電圧Ｖｒ２を生成する。基準電圧Ｖｒｅｆは一定電圧であり変動せず、通常動作時は、出力電圧Ｖｏとほぼ同電位となるが、出力電圧Ｖｏにはリップル成分が存在する。従って、出力電圧Ｖｏに変えて基準電圧Ｖｒｅｆを用いて電流Ｉ０，Ｉ１を生成することにより、この電流Ｉ０，Ｉ１は出力電圧Ｖｏの変動分を含まない、即ち安定した電流を生成することができ、ひいては安定した参照電圧Ｖｓ２を生成することができる。

図８に示すように、基準電圧補正回路２５は、デューティ変換回路４１、差動回路４２、基準電圧生成回路４３、オペアンプ４４を含む。
デューティ変換回路４１は、図６に示すスイッチＳＷのオンデューティを電圧に変換する。デューティ変換回路４１は、例えば、抵抗Ｒ２１とコンデンサＣ２１とを含むローパスフィルタである。抵抗Ｒ２１の第１端子はＲＳ−ＦＦ回路２３の出力端子Ｑに接続され、抵抗Ｒ２１の第２端子はコンデンサＣ２１の第１端子に接続され、コンデンサＣ２１の第２端子はグランドに接続されている。即ち、抵抗Ｒ２１及びコンデンサＣ２１は、ＲＳ−ＦＦ回路２３の出力端子Ｑとグランドとの間に直列に接続されている。デューティ変換回路４１は、ＲＳ−ＦＦ回路２３から出力される制御信号Ｓｃを平滑化する。従って、抵抗Ｒ２１とコンデンサＣ２１との間の接続点における電圧Ｖ２１は、制御信号Ｓｃのデューティ比に応じた電圧となる。即ち、デューティ変換回路４１は、制御信号Ｓｃのオンデューティ、即ち図６に示すスイッチＳＷのオンデューティを電圧Ｖ２１に変換する。この電圧Ｖ２１は、差動回路４２に供給される。

差動回路４２は、トランジスタＴ２１〜Ｔ２４、抵抗Ｒ２２，Ｒ２３を含む。トランジスタＴ２１〜Ｔ２３はＰチャネルＭＯＳトランジスタであり、トランジスタＴ２４はＮチャネルＭＯＳトランジスタである。トランジスタＴ２１のソースには入力電圧Ｖｉが供給され、ゲートは図７に示すトランジスタＴ１４のゲートに接続されている。そして、トランジスタＴ２１はトランジスタＴ１４と同じ大きさに形成され、同じ電気的特性を有している。従って、トランジスタＴ２１は、図７に示すトランジスタＴ１５に流れる電流Ｉ１と同じ電流Ｉ２を流す。この電流Ｉ２の電流値は、上記したように、入力電圧Ｖｉと基準電圧Ｖｒｅｆ（出力電圧Ｖｏ）の差電圧に対応している。

トランジスタＴ２１のドレインには抵抗Ｒ２２，Ｒ２３の第１端子が接続されている。抵抗Ｒ２２の第２端子はトランジスタＴ２２のソースに接続されている。トランジスタＴ２２のゲートはデューティ変換回路４１の抵抗Ｒ２１とコンデンサＣ２１との間の接続点に接続され、その接続点における電圧Ｖ２１が供給される。トランジスタＴ２２のドレインはトランジスタＴ２４のドレインに接続され、トランジスタＴ２４のソースはグランドに接続されている。トランジスタＴ２４のゲートは同トランジスタＴ２４のドレインに接続されている。抵抗Ｒ２３の第２端子はトランジスタＴ２３のソースに接続されている。トランジスタＴ２３のソースはグランドに接続され、ゲートは基準電圧生成回路４３に接続されている。

基準電圧生成回路４３は、図６に示すスイッチＳＷにおける基準デューティに応じた基準電圧を生成する。基準電圧生成回路４３は、抵抗Ｒ２４，Ｒ２５を含む。抵抗Ｒ２４，Ｒ２５は入力電圧Ｖｉの電源線とグランドの電源線との間に直列に接続されている。両抵抗Ｒ２４，Ｒ２５の抵抗値は、基準電圧に対応して設定されている。両抵抗Ｒ２４，Ｒ２５は、入力電圧Ｖｉとグランドとの間の電位差を、それぞれの抵抗値に応じて分圧して基準電圧を生成する。

基準デューティはスイッチＳＷのオンデューティの範囲に応じて設定され、例えば５０パーセントに設定されている。Ｈレベルの制御信号Ｓｃは、ＲＳ−ＦＦ回路２３に供給される高電位側の電源電圧、即ち入力電圧Ｖｉレベルであり、Ｌレベルの制御信号Ｓｃは、ＲＳ−ＦＦ回路２３に供給される低電位側の電源電圧、即ちグランドレベルである。従って、５０パーセントに対応する電圧は、入力電圧Ｖｉの１／２となる。従って、両抵抗Ｒ２４，Ｒ２５の抵抗値は互いに同じ値に設定されている。基準電圧生成回路４３は、両抵抗Ｒ２４，Ｒ２５間に生成した電圧を基準電圧Ｖ２２として差動回路４２に供給する。

差動回路４２は、トランジスタＴ２１に流れる電流Ｉ２を、抵抗Ｒ２２とトランジスタＴ２２，Ｔ２４を直列接続した経路と、抵抗Ｒ２３とトランジスタＴ２３を直列接続した経路とに分流する。そして、トランジスタＴ２２のゲートにはスイッチＳＷのオンデューティに応じた電圧Ｖ２１が供給され、トランジスタＴ２３のゲートには基準電圧Ｖ２２が供給されている。両トランジスタＴ２２，Ｔ２３は、それぞれゲートに供給される電圧Ｖ２１，Ｖ２２に応じた抵抗値の抵抗体として機能する。

従って、両トランジスタＴ２２，Ｔ２３のゲート電圧が互いに同じ値の場合、それぞれのトランジスタＴ２２，Ｔ２３には、互いに同じ値の電流が流れる。そして、両トランジスタＴ２２，Ｔ２３には、それぞれのゲート電圧の差電圧に応じた電流が流れる。

トランジスタＴ２４のゲートは、電位差発生回路としてのトランジスタＴ２５のゲートに接続されている。トランジスタＴ２５はＮチャネルＭＯＳトランジスタであり、ソースがグランドに接続されている。そして、トランジスタＴ２５は、トランジスタＴ２４と同じ大きさに形成されているため、同じ電気的特性を持つ。従って、トランジスタＴ２４とトランジスタＴ２５とを含むカレントミラー回路により、トランジスタＴ２４に流れる電流がトランジスタＴ２５にミラーされる。そして、トランジスタＴ２４に流れる電流量は、トランジスタＴ２２，Ｔ２３のゲート電圧の差と、両トランジスタＴ２２，Ｔ２３に電流を供給するトランジスタＴ２１の電流量に対応する。従って、トランジスタＴ２５は、入力電圧Ｖｉと基準電圧Ｖｒｅｆ（出力電圧Ｖｏ）の差電圧（入出力電圧差）と、スイッチＳＷのオンデューティに応じた電流を流す。

トランジスタＴ２５のドレインは抵抗Ｒ２６を介して基準電源Ｅ１のプラス端子に接続されている。また、トランジスタＴ２５のドレインはオペアンプ４４の非反転入力端子に接続されている。オペアンプ４４の反転入力端子はオペアンプ４４の出力端子と接続され、バッファアンプの機能を有する。

トランジスタＴ２５は、入出力電圧差とオンデューティに応じた電流を流すため、抵抗Ｒ２６の両端子間には、オンデューティに応じた電位差を生じる。抵抗Ｒ２６は、トランジスタＴ２５と基準電源Ｅ１との間に接続されている。そして、トランジスタＴ２５は、基準電源Ｅ１からグランドに向かって電流を流す。従って、抵抗Ｒ２５には、基準電圧Ｖｒｅｆから、入出力電圧差とスイッチＳＷのオンデューティに応じた電圧降下が発生する。従って、抵抗Ｒ２５とトランジスタＴ２５の間のノードの電位は、基準電圧Ｖｒｅｆから、抵抗Ｒ２５に発生する電圧降下分だけ低下した電位となる。オペアンプ４４は、このノードの電圧と等しい補正基準電圧Ｖｒ２を出力する。

以上説明したように、基準電圧補正回路２５は、入出力電圧差とオンデューティに応じて、基準電圧Ｖｒｅｆから補正した補正基準電圧Ｖｒ２を生成する。そして、スロープ信号生成回路２２ａは、補正基準電圧Ｖｒ２をリセット電圧としてスロープ電圧を重畳した参照電圧Ｖｓ２を生成する。

上記のように構成されたＤＣ−ＤＣコンバータの動作を説明する。
入力電圧Ｖｉが変動する、又は既定値と異なる入力電圧ＶｉをＤＣ−ＤＣコンバータに供給する場合、出力電圧Ｖｏを所望の電圧とするために、入力電圧Ｖｉに応じてスイッチＳＷのデューティ、即ちスロープ信号の振幅（スロープの傾き）を変更する。基準電圧Ｖｒｅｆにスロープ信号を重畳する構成では、スロープ信号の傾きによって比較器２１が出力信号を反転する（Ｈレベルの信号Ｓ１を出力する）ときにその比較器２１の入力端子に供給される電圧、即ち出力電圧Ｖｏがスロープ量の差によってわずかに変化する。このため、充放電回路３２のリセット電圧を、入力電圧Ｖｉに応じて変更することで、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を低減することが望ましい。

図９に示すように、入力電圧Ｖｉが低下すると、その入力電圧Ｖｉに応じて基準電圧補正回路２５は、補正基準電圧Ｖｒ２を上昇させる。この時、スロープ信号生成回路２２ａは、入力電圧Ｖｉに基づいて、生成するスロープ信号の振幅を小さくする。これらの動作により、比較器２１に入力される出力電圧Ｖｏと参照電圧Ｖｓとが交差する電圧をほぼ一定の値に保つ。その結果、制御回路１２ａは、出力電圧Ｖｏをほぼ一定の値に安定化する。

次に、負荷の軽減によってインダクタ電流ＩＬが減少し、インダクタ電流ＩＬが一時的に０となる不連続モードとなると、制御信号Ｓｃのパルス幅が変化する。そのパルス幅の変化により、補正基準電圧Ｖｒ２が低下する。その結果、比較器２１に入力される出力電圧Ｖｏと参照電圧Ｖｓとが交差する電圧をほぼ一定の値に保ち、出力電圧Ｖｏをほぼ一定の値に安定化する。

なお、基準電圧補正回路２５は、入力電圧又は入力電圧と出力電圧との差電圧に応じて制御されたスロープの量（スロープの傾き）の変化量に応じて、補正基準電圧Ｖｒ２を生成してもよい。例えば、図２のように、入力電圧Ｖｉや入力電圧及び出力電圧の差電圧に応じてスロープの傾きを変えた場合に、入力電圧Ｖｉや入力電圧及び出力電圧の差電圧に応じて基準電圧Ｖｒｅｆを変化させてもよい。具体的には、入力電圧Ｖｉが大きい場合や入力電圧及び出力電圧の電圧差が大きい場合に基準電圧Ｖｒｅｆを小さくしたり、入力電圧Ｖｉが小さい場合や入力電圧及び出力電圧の電圧差が小さい場合にＶｒｅｆを大きくなるよう制御してもよい。このような制御により、スロープの量（スロープの傾き）を変化させる前後で、出力電圧の絶対値をそろえることができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路１２ａは、スイッチＳＷのデューティ比と、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じて基準電圧Ｖｒｅｆを補正した補正基準電圧Ｖｒ２を生成し、補正基準電圧Ｖｒ２をリセット電圧としたスロープ波形の参照電圧Ｖｓ２を生成する。従って、この参照電圧Ｖｓ２は、基準電圧Ｖｒｅｆをリセット電圧とする参照電圧Ｖｓをオフセットした電圧となり、この参照電圧Ｖｓに対する参照電圧Ｖｓ２のオフセット量は、スイッチＳＷのデューティ比等による出力電圧Ｖｏの変動量に対応する。従って、参照電圧Ｖｓ２を用いることにより、出力電圧Ｖｏの変動を抑制することができる。

（２）出力電圧Ｖｏに変えて基準電圧Ｖｒｅｆを用いて電流Ｉ０，Ｉ１を生成することにより、この電流Ｉ０，Ｉ１は出力電圧Ｖｏの変動分を含まない、即ち安定した電流を生成することができ、ひいては安定した参照電圧Ｖｓ２を生成することができる。

（第３実施形態）
以下、第３実施形態を図１０に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１０は、本実施形態の制御回路１２ｂの回路図である。この制御回路１２ｂは、上記各実施形態の制御回路と置き換えて用いられる。
制御回路１２ｂは、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、基準電源Ｅ１、基準電圧補正回路（Ｖｒｅｆ補正回路）２５ａを含む。なお、制御回路１２ｂは、図示しないが、第２実施形態の制御回路１２ａと同様に、比較器２１、スロープ信号生成回路２２ａ、発振器２４を含む（図６参照）。

基準電圧補正回路２５ａは、デューティ変換回路４１ａ、差動回路４２、基準電圧生成回路４３ａ、オペアンプ４４、サンプルホールド回路（Ｓ／Ｈ）４５、インバータ回路４６を含む。

デューティ変換回路４１ａは、第２実施形態と同様に、スイッチＳＷ（図１，６参照）のオンデューティを電圧に変換する。基準電圧生成回路４３ａは、スイッチＳＷにおける基準デューティに応じた基準電圧を生成する。

デューティ変換回路４１ａは、定電流源５１、トランジスタＴ３１，Ｔ３２、コンデンサＣ３１を含む。定電流源５１は入力電圧Ｖｉが供給され、一定の電流をトランジスタＴ３１に供給する。トランジスタＴ３１はＮチャネルＭＯＳトランジスタである。トランジスタＴ３１のドレインは定電流源５１に接続され、ソースはコンデンサＣ３１の第１端子に接続され、ゲートには制御信号Ｓｃが供給されている。コンデンサＣ３１の第２端子は基準電源Ｅ２のプラス端子に接続され、基準電源Ｅ２のマイナス端子はグランドに接続されている。コンデンサＣ３１にはトランジスタＴ３２が並列に接続されている。トランジスタＴ３２はＮチャネルＭＯＳトランジスタであり、ソース及びドレインがそれぞれコンデンサＣ３１の両端子に接続されている。トランジスタＴ３２のゲートにはインバータ回路４６の出力端子が接続され、制御信号Ｓｃをインバータ回路４６により論理反転した信号が供給される。

トランジスタＴ３１は、制御信号Ｓｃに従って、スイッチＳＷ（図１，６参照）のオン期間に定電流源５１によって流れる電流をコンデンサＣ３１に供給し、スイッチＳＷのオフ期間に電流供給を停止する。トランジスタＴ３２は、反転された制御信号Ｓｃにより、スイッチＳＷのオン期間にコンデンサＣ３１の両端子間を開放し、スイッチＳＷのオフ期間にコンデンサＣ３１の両端子間を短絡する。そして、コンデンサＣ３１の第２端子には基準電源Ｅ２から基準電圧Ｖｒｅｆが供給されている。

従って、コンデンサＣ３１の第１端子における電圧は、スイッチＳＷのオン期間に、基準電圧Ｖｒｅｆから時間経過に従って上昇し、スイッチＳＷのオフ期間に基準電圧Ｖｒｅｆにリセットされる。そして、定電流源５１の電流量は、コンデンサＣ３１の第１端子における電圧の変化量（傾斜）を決定している。

このコンデンサＣ３１とトランジスタＴ３１の間の電圧Ｖ３１はサンプルホールド回路４５に供給される。サンプルホールド回路４５は、Ｈレベルのクロック信号ＣＬＫに応答して、供給される電圧を保持する。上記したように、ＲＳ−ＦＦ回路２３は、Ｈレベルのクロック信号ＣＬＫに応答して制御信号Ｓｃをリセットする、つまりＬレベルの制御信号Ｓｃを出力する。従って、サンプルホールド回路４５は、Ｌレベルの制御信号Ｓｃに応答してスイッチＳＷがオフする時のコンデンサＣ３１の充電電圧Ｖ３１を保持する。コンデンサＣ３１の充電電圧Ｖ３１は、スイッチＳＷがオンしている期間、基準電圧Ｖｒｅｆから徐々に増加し、スイッチＳＷがオフすると基準電圧Ｖｒｅｆにリセットされる。従って、コンデンサＣ３１の充電電圧Ｖ３１は、スイッチＳＷがオンしている期間に対応する。即ち、サンプルホールド回路４５は、スイッチＳＷのオンデューティに応じた電圧Ｖ３１を保持する。そして、サンプルホールド回路４５は、保持した電圧（デューティ電圧）を、差動回路４２のトランジスタＴ２２に供給する。

基準電圧生成回路４３ａは、定電流源５２と抵抗Ｒ３１を含む。定電流源５２は入力電圧Ｖｉが供給され、一定の電流を抵抗Ｒ３１に供給する。抵抗Ｒ３１の第１端子は定電流源５２に接続され、抵抗Ｒ３１の第２端子は基準電源Ｅ２のプラス端子に接続されている。従って、定電流源５２と抵抗Ｒ３１との間の接続点における電圧Ｖ３２は、基準電圧Ｖｒｅｆから、抵抗Ｒ３１の両端子間電圧だけ高い電圧となる。抵抗Ｒ３１の両端子間電圧は、抵抗Ｒ３１の抵抗値と、定電流源５２が抵抗Ｒ３１に供給する電流量により決定される。そして、抵抗Ｒ３１の抵抗値及び定電流源５１の電流量は、第２実施形態と同様に、基準デューティ（例えば５０パーセント）に対応する値に設定されている。この基準電圧生成回路４３ａにより生成された電圧Ｖ３２は、差動回路４２のトランジスタＴ２３に供給される。

従って、差動回路４２のトランジスタＴ２２，Ｔ２３のゲートには、スイッチＳＷのオンデューティに応じた電圧Ｖ３１と、基準デューティに応じた電圧Ｖ３２が供給される。差動回路４２は、第２実施形態と同様に、入出力電圧差とオンデューティに応じた電流をトランジスタＴ２４に流す。そのトランジスタＴ２４に流れる電流に対応する電流Ｉ３がトランジスタＴ２５に流れる。従って、基準電圧補正回路２５ａは、入出力電圧差とオンデューティに応じて、基準電圧Ｖｒｅｆから補正した補正基準電圧Ｖｒ２を生成する。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）コンデンサＣ３１に対する充放電によりスイッチＳＷのオンデューティに応じた電圧Ｖ３１を生成する。この電圧Ｖ３１をサンプルホールド回路４５により保持する。そして、保持した電圧と、基準デューティに応じた電圧Ｖ３２とに基づいて、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じた電流Ｉ２１を分流した電流を変更する。そして、この変更した電流により抵抗Ｒ２６の両端子間に電位差を生じさせて基準電圧Ｖｒｅｆを入出力電圧とスイッチＳＷのデューティに応じて補正した補正基準電圧Ｖｒ２を生成するようにした。その結果、第２実施形態と同様に、出力電圧Ｖｏの変動を抑制することができる。なお、第２実施形態におけるローパスフィルタを省くことにより、デューティの変化に対して即座に応答するようにしてもよい。

（第４実施形態）
以下、第４実施形態を図１１に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１１は、本実施形態の制御回路１２ｃの一部回路図である。この制御回路１２ｃは、上記各実施形態の制御回路と置き換えて用いられる。
制御回路１２ｃは、比較器２１、スロープ信号生成回路２２ｃ、基準電源Ｅ１、基準電圧補正回路（Ｖｒｅｆ補正回路）２５ｃ、信号合成回路２６を含む。なお、制御回路１２ｃは、図示しないが、第２実施形態の制御回路１２ａと同様に、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４を含む（図６参照）。

スロープ信号生成回路２２ｃは、電流生成回路３１ｃと充放電回路３２を含む。
電流生成回路３１ｃは、スロープ信号を生成するための電流を生成する。充放電回路３２は、基準電圧Ｖｒｅｆを基準レベルとして動作し、電流生成回路３１ｃにて生成された電流を充放電することにより、基準電圧Ｖｒｅｆにスロープ信号（スロープ電圧）を重畳した参照電圧Ｖｓ３を生成する。

電流生成回路３１ｃは、オペアンプ３３、カレントミラー回路３４ａ、抵抗Ｒ１１、トランジスタＴ１１を含む。
本実施形態に於いて、オペアンプ３３の非反転入力端子には基準電圧Ｖｒｅｆが供給される。オペアンプ３３は、抵抗Ｒ１１とトランジスタＴ１１との間のノードの電圧を基準電圧Ｖｒｅｆと等しくするようにトランジスタＴ１１のゲート電圧を生成する。カレントミラー回路３４ａは、第１カレントミラー回路３５と第２カレントミラー回路３６ａを含む。本実施形態のカレントミラー回路３６ａは、一対のトランジスタＴ１４，Ｔ１５ａを含み、トランジスタＴ１５ａはトランジスタＴ１４の電流量の２倍の電流Ｉ１ａを流すように形成されている。この電流Ｉ１ａは、充放電回路３２に供給される。

また、充放電回路３２には基準電圧Ｖｒｅｆが供給される。即ち、充放電回路３２のコンデンサＣ１１及びスイッチＳＷ１１は、基準電源Ｅ１のプラス端子に接続されている。従って、スロープ信号生成回路２２ａは、基準電圧Ｖｒｅｆをリセット電圧として、スイッチＳＷのオン期間に上昇し、スイッチＳＷのオフ期間に基準電圧Ｖｒｅｆにリセットされる電圧Ｖ４１（スロープ電圧）を生成する。コンデンサＣ１１に供給される電流Ｉ１ａの電流量は、第１実施形態（図３参照）の電流Ｉ１の値のｎ倍（例えば２倍）である。従って、コンデンサＣ１１により生成されるスロープ信号の電圧Ｖ４１の振幅は、第１実施形態の２倍となる。

基準電圧補正回路２５ｃは、図１１に示すトランジスタＴ２５ａ及び抵抗Ｒ２６ａと、図８に示すデューティ変換回路４１と差動回路４２と基準電圧生成回路４３とオペアンプ４４を含む。

基準電圧補正回路２５ｃは、入出力電圧差とオンデューティに応じて、基準電圧Ｖｒｅｆから補正した補正基準電圧Ｖｒ２ａ（第２の補正電圧）を生成する。本実施形態において、基準電圧補正回路２５ｃは、抵抗Ｒ２６ａの両端子間に、第２実施形態の抵抗Ｒ２６の両端子間電圧のｎ倍（例えば２倍）の電位差を生じさせる。例えば、トランジスタＴ２５ａは、第２実施形態のトランジスタＴ２５（図８参照）の１／２倍の電流Ｉ３ａを流すように形成され、抵抗Ｒ２６ａの抵抗値を第２実施形態の抵抗Ｒ２６の抵抗値の４倍とする。そして、この抵抗Ｒ２６の両端子間の電位差により、基準電圧Ｖｒｅｆを補正した補正基準電圧Ｖｒ２ａを生成する。この補正基準電圧Ｖｒ２ａは、基準電圧Ｖｒｅｆ低下させた電圧である。

信号合成回路２６は、スロープ信号生成回路２２ａにて生成した電圧Ｖ４１と、基準電圧補正回路２５にて生成した補正基準電圧Ｖｒ２ａとを合成して参照電圧Ｖｓ３を生成する。例えば、信号合成回路２６は２つの抵抗Ｒ４１，Ｒ４２を含む。抵抗Ｒ４１の第１端子には電圧Ｖ４１が供給され、抵抗Ｒ４２の第１端子には補正基準電圧Ｖｒ２ａが供給される。両抵抗Ｒ４１，Ｒ４２の第２端子は互いに接続され、その接続点は比較器２１の非反転入力端子に接続されている。

本実施形態において、両抵抗Ｒ４１，Ｒ４２の抵抗値は、スロープ電圧Ｖ４１と補正基準電圧Ｖｒ２ａとの混合比に応じて設定されている。上記したように、電流Ｉ１ａ，Ｉ３ａはそれぞれ２倍の電流量に設定されていることにより、それぞれの電圧が２倍となっている。従って、抵抗Ｒ４１，Ｒ４２の抵抗値は、互いに同じ値に設定されている。なお、電流Ｉ１ａ，Ｉ３ａがｎ倍に設定されている場合、抵抗Ｒ４１の抵抗値と抵抗Ｒ４２の抵抗値の比は、（ｎ−１）：１に設定される。

上記のように接続されるとともに抵抗値が設定された抵抗Ｒ４１，Ｒ４２は、スロープ電圧Ｖ４１と補正基準電圧Ｖｒ２ａとの間の電位差を、それぞれの抵抗値の比により分圧した分圧電圧を両抵抗Ｒ４１，Ｒ４２間の接続点に生成する。上記したように、本実施形態では、両抵抗Ｒ４１，Ｒ４２の抵抗値は互いに同じ値に設定されている。従って、信号合成回路２６は、スロープ電圧Ｖ４１と補正基準電圧Ｖｒ２ａとの間の電位差を１／２した電圧を、参照電圧Ｖｓ３として生成する。スロープ電圧Ｖ４１は、基準電圧Ｖｒｅｆから２倍のスロープ電圧分高い電圧であり、補正基準電圧Ｖｒ２ａは、基準電圧Ｖｒｅｆから２倍の補正電圧分低い電圧である。従って、参照電圧Ｖｓ３は、基準電圧Ｖｒｅｆより１倍の補正電圧分低い電圧をリセット電圧とし、このリセット電圧から１倍のスロープ電圧分高くなる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）スロープ信号生成回路２２ｃにおいて基準電圧Ｖｒｅｆをリセット電圧として生成したスロープ電圧Ｖ４１を生成し、基準電圧補正回路２５ｃにおいて基準電圧Ｖｒｅｆより低い補正基準電圧Ｖｒ２ａを生成する。そして、電圧Ｖ４１と補正基準電圧Ｖｒ２ａとを信号合成回路２６により合成して参照電圧Ｖｓ３を生成するようにした。その合成結果の参照電圧Ｖｓ３の電位は、第３実施形態の補正基準電圧Ｖｒ２をリセット電圧とする参照電圧Ｖｓと等しくなる。本実施形態では、図６において直列に接続されている、基準電圧補正回路と、スロープ信号生成回路を、並列に設けてそれぞれにて生成した電圧を合成することにより、図８にあるオペアンプ４４を省くことができる。

（第５実施形態）
以下、第５実施形態を図１２〜図１４に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１２は、本実施形態の制御回路１２ｄの回路図である。この制御回路１２ｄは、上記各実施形態の制御回路と置き換えて用いられる。
制御回路１２ｄは、比較器２１、スロープ信号生成回路２２ｄ、基準電源Ｅ１、基準電圧補正回路（Ｖｒｅｆ補正回路）２５ｄを含む。なお、制御回路１２ｄは、図示しないが、第２実施形態の制御回路１２ａと同様に、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４を含む（図６参照）。

スロープ信号生成回路２２ｄは、電流生成回路３１ｄと充放電回路３２を含む。電流生成回路３１ｄは、電流源６１を含む。この電流源６１は、充放電回路３２のコンデンサＣ１１を充電してスロープ信号を生成する電流Ｉ６１を充放電回路３２に供給するためのものである。１スイッチングサイクルにおける参照電圧Ｖｓのピーク電圧をＶｔｏｐとする。電流源６１は、１スイッチングサイクル（スイッチＳＷ（図１，６参照）をオンする間隔）にリセット電圧から所定電圧（ピーク電圧Ｖｔｏｐ）まで参照電圧Ｖｓを変更するために必要な電流Ｉ６１を流すように設定されている。

基準電圧補正回路２５ｄは、電流源６２、オペアンプ６３、抵抗Ｒ５１を含む。
電流源６２の第１端子には入力電圧Ｖｉが供給され、電流源６２の第２端子は抵抗Ｒ５１の第１端子に接続されている。抵抗Ｒ５１の第２端子はオペアンプ６３の出力端子に接続されている。オペアンプ６３の反転入力端子は電流源６２と抵抗Ｒ５１との間のノードに接続され、オペアンプ６３の非反転入力端子には基準電源Ｅ１から基準電圧Ｖｒｅｆが供給されている。

電流源６２は、１スイッチングサイクルに於いて、充放電回路３２により生成されるスロープ信号の振幅に応じた電位差を抵抗Ｒ５１の両端子間に生成するように電流Ｉ６２を供給する。オペアンプ６３は、反転入力端子が接続されたノード、即ち電流源６２と抵抗Ｒ５１との間のノードにおける電圧Ｖ５１を、非反転入力端子に供給される基準電圧Ｖｒｅｆと等しくするように動作する。従って、オペアンプ６３の出力端子における電圧、即ち抵抗Ｒ５１の第２端子における電圧は、基準電圧Ｖｒｅｆから抵抗Ｒ５１の両端子間に発生する電位差分だけ低い電圧となる。この電圧は、補正基準電圧Ｖｒ４としてスロープ信号生成回路２２ｄの充放電回路３２に供給される。

充放電回路３２のコンデンサＣ１１は、供給される補正基準電圧Ｖｒ４をリセット電圧として、充放電により生成したスロープ電圧を補正基準電圧Ｖｒ４に重畳する。これにより、スロープ信号生成回路２２ｄは、補正基準電圧Ｖｒ４にスロープ信号を重畳した参照電圧Ｖｓを生成する。

上記したように、入力電圧Ｖｉが変動する、又は既定値と異なる入力電圧ＶｉをＤＣ−ＤＣコンバータに供給する場合、出力電圧Ｖｏを所望の電圧とするためには、入力電圧Ｖｉに応じてスイッチＳＷのデューティ、即ちスロープ信号の振幅（スロープの傾き）を変更する。基準電圧Ｖｒｅｆにスロープ信号を重畳する構成では、スロープ信号の傾きによって比較器２１が信号を反転する（Ｈレベルの信号Ｓ１を出力する）ときの入力電圧、即ち出力電圧Ｖｏが変化する。このため、図１３に示すように、充放電回路３２のリセット電圧を、入力電圧Ｖｉに応じて変更する必要がある。このためには、上記の電流源６１，６２が供給する電流Ｉ６１，Ｉ６２を入力電圧Ｖｉに応じて変更する。

この電流Ｉ６１，Ｉ６２を供給する電流源として、入力電圧Ｖｉと出力電圧Ｖｏに依存する電流を供給する回路構成と、入力電圧Ｖｉに依存する電流を供給する回路構成とすることが考えられる。

入力電圧Ｖｉと出力電圧Ｖｏに依存する電流を供給する電流源は、例えば、第１実施形態の電流生成回路３１（図３参照）がある。電流源６１，６２の回路構成を、この電流生成回路３１の回路構成と同様にする。

この場合、互いに異なる入力電圧ＶｉをＶｉ１，Ｖｉ２とする。入力電圧Ｖｉ１のときの参照電圧Ｖｓと出力電圧Ｖｏとが交差する時の電位（交差電位）をＶ１、入力電圧Ｖｉ２のときの交差電位をＶ２とする。スイッチング周期をＴとし、出力電圧Ｖｏと基準電圧Ｖｒｅｆとの関係により、ピーク電圧ＶｔｏｐをＶｔｏｐ＝Ｖｒｅｆ＋αとすると、このαは（Ｖｉ−Ｖｏ）に比例するため、無単位係数ｋ２を持つ。スロープ傾き（１／ｓｅｃ）の係数をｋとすると、上記の交差電位Ｖ１，Ｖ２は、
V1=Vref+k2*(Vi1-Vo))-k(Vi1-Vo)*(Vo/Vi1)*T ・・・（１）
V2=Vref+k2*(Vi2-Vo))-k(Vi2-Vo)*(Vo/Vi2)*T ・・・（２）
となる。出力電圧Ｖｏを安定化させるためには、Ｖ１＝Ｖ２であるから、係数ｋは、
k=k2*Vi1*Vi2/(T*Vo^2) ・・・（３）
となる。

つまり、適当な値の係数ｋにより、任意の入力電圧Ｖｉ１，Ｖｉ２の時の参照電圧Ｖｓとの交差電位Ｖ１，Ｖ２を合致させることができる。この係数ｋを用いて、入力電圧Ｖｉを変更した場合の交差電圧Ｖｃとピーク電圧Ｖｔｏｐと補正基準電圧Ｖｒ４を算出すると、それらは図１４に示すように変化する。この結果から明らかなように、入力電圧Ｖｉに対して交差電圧Ｖｃをほぼ一定とすることができる。つまり、入力電圧Ｖｉの変化に対して出力電圧Ｖｏを安定させることができる。

入力電圧Ｖｉに依存する電流を供給する電流源は、例えば、第２実施形態の電流生成回路において、基準電圧Ｖｒｅｆに代わり、入力電圧Ｖｉに比例した電圧（例えばＶｉ／２）を供給すれば良い。電流源６１，６２の回路構成を、この電流生成回路の回路構成と同様にする。

この場合、入力電圧Ｖｉ１の時のスロープ信号の振幅をＶｓｌとし、入力電圧Ｖｉ２の時のスロープ信号の振幅を、入力電圧Ｖｉ１の時の振幅Ｖｓｌを基準としてβ×Ｖｓｌとする。上記の交差電位Ｖ１，Ｖ２及び係数βは、
V1=Vtop-Vs1*(Vo/Vi1)*T ・・・（４）
V2=Vtop-β*Vs1*(Vo/Vi2)*T ・・・（５）
β=Vi2/Vi1 ・・・（６）
となる。この結果から、入力電圧Ｖｉの変化に対して、交差電圧Ｖｃを一定にすることができる。また、入力電圧Ｖｉに依存する電流源を用いた場合、入力電圧Ｖｉの変動に対してピーク電圧Ｖｔｏｐは変化しない。そして、ピーク電圧Ｖｔｏｐは基準電圧Ｖｒｅｆと等しくなるため、無負荷でスイッチＳＷのオンデューティがほぼ０となったときに交差電圧Ｖｃとピーク電圧Ｖｔｏｐと基準電圧Ｖｒｅｆとが等しくなり、入力電圧Ｖｉの変化に対して無負荷時の出力電圧Ｖｏの変動を抑制することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）抵抗Ｒ５１の両端に、スロープ電圧を生成するためのコンデンサＣ１１の両端子間電圧と等しい電位差を生じさせ、その抵抗Ｒ５１と電流源６２との間のノードの電位を、オペアンプ６３により基準電圧Ｖｒｅｆと等しくするようにした。その結果、補正基準電圧Ｖｒ４を精度良く生成することができる。

（２）コンデンサＣ１１に電流を供給する電流源６１と、抵抗Ｒ５１に電位差を生じさせる電流源６２とを、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に依存した電流を流す。このようにすると、入力電圧Ｖｉに対して交差電圧Ｖｃをほぼ一定とすることができる。つまり、入力電圧Ｖｉの変化に対して出力電圧Ｖｏを安定させることができる。

（３）コンデンサＣ１１に電流を供給する電流源６１と、抵抗Ｒ６１に電位差を生じさせる電流源６２とを、入力電圧Ｖｉに依存した電流を流すように構成する。このようにすると、入力電圧Ｖｉに対して交差電圧Ｖｃを一定とすることができる。つまり、入力電圧Ｖｉの変化に対して安定した出力電圧Ｖｏを得ることができる。

（第６実施形態）
以下、第６実施形態を図１５，図１６に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１５は、本実施形態の制御回路１２ｅの回路図である。この制御回路１２ｅは、上記各実施形態の制御回路と置き換えて用いられる。
制御回路１２ｅは、比較器２１、スロープ信号生成回路２２ｅ、基準電源Ｅ１、基準電圧補正回路（Ｖｒｅｆ補正回路）２５ｅを含む。なお、制御回路１２ｅは、図示しないが、第２実施形態の制御回路１２ａと同様に、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４を含む（図６参照）。

スロープ信号生成回路２２ｅは、電流源７１と充放電回路３２を含む。電流源７１は、入力電圧Ｖｉに依存し、充放電回路３２のコンデンサＣ１１を充電してスロープ信号を生成する電流Ｉ７１を充放電回路３２に供給する。１スイッチングサイクルにおける参照電圧Ｖｓのピーク電圧をＶｔｏｐとする。電流源７１は、１スイッチングサイクル（スイッチＳＷ（図１，６参照）をオンする間隔）にリセット電圧から所定電圧（ピーク電圧Ｖｔｏｐ）まで参照電圧Ｖｓを変更するために必要な電流Ｉ７１を流すように設定されている。なお、電流源７１を、入力電圧Ｖｉと出力電圧Ｖｏに依存する電流を流す回路構成としてもよい。

基準電圧補正回路２５ｅは、電流源７２、オペアンプ６３、定電圧生成部７３を含む。電流源７２は、上記電流源７１と同様に入力電圧Ｖｉに依存し、電流源７１が流す電流Ｉ７１の２倍の電流Ｉ７２を定電圧生成部７３に供給する。

定電圧生成部７３は、コンデンサＣ７１，Ｃ７２、抵抗Ｒ７１、スイッチＳＷ７１を含む。電流源７１はコンデンサＣ７１の第１端子に接続され、コンデンサＣ７１の第２端子はオペアンプ６３の出力端子に接続されている。コンデンサＣ７１にはスイッチＳＷ７１が並列に接続されている。スイッチＳＷ７１は例えばＮチャネルＭＯＳトランジスタであり、ソース及びドレインがコンデンサＣ７１の両端子にそれぞれ接続され、ゲート（制御端子）にはクロック信号ＣＬＫが供給される。即ち、コンデンサＣ７１及びスイッチＳＷ７１は、充放電回路３２のコンデンサＣ１１及びスイッチＳＷ１１と同様に接続されている。そして、コンデンサＣ７１の容量値は、コンデンサＣ１１の容量値と等しく設定されている。従って、コンデンサＣ７１は、スイッチＳＷ７１のオフ期間（スイッチＳＷのオン期間）に、電流源７２が流す電流Ｉ７２に応じた電荷を蓄積する。

コンデンサＣ７１の充電電荷は、１スイッチングサイクルにおいて、スイッチＳＷ７１のオフ期間にリセット電圧（この場合はオペアンプ６３の出力電圧）から電流Ｉ７２に応じた傾斜で増加し、スイッチＳＷ７１のオンによりリセット電圧まで放電される。そして、電流源７２は、電流源７１の２倍の電流Ｉ７１を流すように設定されている。従って、コンデンサＣ７１の両端子間の電位差は、充放電回路３２のコンデンサＣ１１の両端子間の電位差の２倍の値となる。即ち、図１６に示すように、電流源７２とコンデンサＣ７１との間の電圧Ｖ７１は、充放電回路３２により生成される参照電圧Ｖｓの傾きの２倍の傾きで変化するスロープ波形となる。

また、電流源７２は、抵抗Ｒ７１の第１端子に接続され、抵抗Ｒ７１の第２端子はオペアンプ６３の反転入力端子とコンデンサＣ７２の第１端子に接続され、コンデンサＣ７２の第２端子はオペアンプ６３の出力端子に接続されている。抵抗Ｒ７１及びコンデンサＣ７２を含むローパスフィルタにおいて、抵抗Ｒ７１の抵抗値とコンデンサＣ７２の容量値とによって設定されるローパスフィルタのカットオフ周波数は、スイッチＳＷのスイッチング周波数の数分の１倍（例えば１／１０以下）となるように設定されている。

このローパスフィルタは、コンデンサＣ７１の充電電荷による電圧Ｖ７１を平滑化する。従って、コンデンサＣ７２の両端子間の電位差は、コンデンサＣ７１の両端子間の電位差の１／２の値、即ち充放電回路３２のコンデンサＣ１１の両端子間の電位差と等しい値となる。

そして、オペアンプ６３は、抵抗Ｒ７１とコンデンサＣ７２との間の接続点における電圧Ｖ７２を、基準電圧Ｖｒｅｆと等しくするように出力電圧を変更する。従って、補正基準電圧Ｖｒ２は、各コンデンサＣ１１，Ｃ７１の容量値と、電流Ｉ７１，Ｉ７２の電流値によって決定される。このように、コンデンサの相対精度により、補正基準電圧Ｖｒ２が決定されるため、補正基準電圧Ｖｒ２の誤差、及び参照電圧Ｖｓの誤差を低減することができる。

なお、本実施形態では、充放電回路３２のコンデンサＣ１１の容量値と、定電圧生成部７３のコンデンサＣ７２の容量値とを等しくし、電流源７２が電流源７１の２倍の電流を流すように設定した。本実施形態は、コンデンサＣ７２の両端子間の電位差が、充放電回路３２において生成される参照電圧Ｖｓの振幅（スロープ信号の振幅）と等しくなればよく、各素子の値、電流源の電気的特性を適宜変更してもよい。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）オペアンプ６３は、抵抗Ｒ７１とコンデンサＣ７２との間の接続点における電圧Ｖ７２を、基準電圧Ｖｒｅｆと等しくするように出力電圧を変更する。従って、補正基準電圧Ｖｒ２は、各コンデンサＣ１１，Ｃ７１容量値と、電流Ｉ７１，Ｉ７２の電流値によって決定される。このように、コンデンサの相対精度により、補正基準電圧Ｖｒ２が決定されるため、補正基準電圧Ｖｒ２の誤差、及び参照電圧Ｖｓの誤差を低減することができる。

（第７実施形態）
以下、第７七実施形態を図１７に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１７に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２ｆとを含む。

制御回路１２ｆは、比較器２１、スロープ信号生成回路２２、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４、基準電源Ｅ１、ローパスフィルタ（ＬＰＦ）８１を含む。

ローパスフィルタ８１は、抵抗Ｒ８１とコンデンサＣ８１とを含む。抵抗Ｒ８１の第１端子には出力電圧Ｖｏが供給され、抵抗Ｒ８１の第２端子はコンデンサＣ８１の第１端子と接続され、コンデンサＣ８１の第２端子はグランドに接続されている。また、抵抗Ｒ８１の第２端子は抵抗Ｒ８２の第１端子と接続され、抵抗Ｒ８２の第２端子には基準電源Ｅ１の基準電圧Ｖｒｅｆが供給されている。

抵抗Ｒ８１の抵抗値は、抵抗Ｒ８２の抵抗値の２〜５倍の抵抗値に設定されている。抵抗Ｒ８１の抵抗値とコンデンサＣ８１の容量値とによって設定されるローパスフィルタのカットオフ周波数は、スイッチＳＷのスイッチング周波数の数分の１倍になるように設定されている。

抵抗Ｒ８１，Ｒ８２は、加算回路として機能する。すなわち、基準電源Ｅ１と出力電圧Ｖｏが、抵抗Ｒ８２とＲ８１により合成され、その合成された電圧が、コンデンサＣ８１によるローパスフィルタを介して、スロープ信号生成回路２２に供給される。

出力電圧Ｖｏが低くなると、参照電圧Ｖｓと出力電圧Ｖｏとが交差する電圧が低くなり、制御信号Ｓｃのパルス幅が長くなる。急激な出力電圧Ｖｏの変動は、急激な出力電流の変動を招き、出力電圧を不安定にする。本実施形態は、出力電圧Ｖｏが低くなると、それに伴ってスロープ信号生成回路２２に供給される電圧が低くなり、制御信号Ｓｃのパルス幅の変化量が、出力電圧Ｖｏを加算しない構成と比べて小さくなる。従って、出力電流の変動を抑制し、出力電圧を安定化することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）出力電圧Ｖｏが低くなると、それに伴ってスロープ信号生成回路２２に供給される電圧が低くなり、制御信号Ｓｃのパルス幅の変化量が、出力電圧Ｖｏを加算しない構成と比べて小さくなる。従って、出力電流の変動を抑制し、出力電圧を安定化することができる。

（第８実施形態）
以下、第８実施形態を図１８に従って説明する。なお、上記した実施形態と同じ部材等については同じ符号を付し、説明の全て又は一部を省略する。

図１８に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２ｇとを含む。

制御回路１２ｇは、比較器２１、スロープ信号生成回路２２ｇ、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２３、発振器２４、基準電源Ｅ１、基準電圧補正回路２５を含む。

スロープ信号生成回路２２ｇは、電流生成回路３１ｇ、充放電回路３２ｇを含む。
電流生成回路３１ｇは、オペアンプ３３、カレントミラー回路３５、抵抗Ｒ１１、トランジスタＴ１１を含む。即ち、本実施形態の電流生成回路３１ｇは、第１実施形態の電流生成回路３１（図３参照）におけるカレントミラー回路３６が省略され、カレントミラー回路３５に含まれるトランジスタＴ１３が充放電回路３２に接続されている。従って、本実施形態のスロープ信号生成回路２２ｇは、トランジスタＴ１２に流れる電流Ｉ０の１／ｎの電流Ｉ１を充放電回路３２ｇから引き抜くように動作する。

充放電回路３２ｇは、第１実施形態の充放電回路３２（図３参照）と同様に、コンデンサＣ１１とスイッチＳＷ１１とを含む。コンデンサＣ１１の第１端子には出力電圧Ｖｏが供給され、コンデンサＣ１１の第２端子はトランジスタＴ１３に接続されている。コンデンサＣ１１にはクロック信号ＣＬＫに応答してオンオフするスイッチＳＷ１１が並列に接続されている。即ち、本実施形態のスロープ信号生成回路２２ｇは、出力電圧Ｖｏにスロープ信号を重畳して、出力電圧Ｖｏから電流Ｉ１に応じて減少する比較電圧Ｖｏｓを生成する。

基準電圧補正回路２５は、電流源９１と抵抗Ｒ２６を含む。電流源９１は、抵抗Ｒ２６に電圧降下を生じさせるためのものであり、第２実施形態におけるデューティ変換回路４１と差動回路４２と基準電圧生成回路４３とサンプルホールド回路４５とトランジスタＴ２５とを含む。基準電圧補正回路２５は、基準電圧Ｖｒｅｆに補正電圧を付加して補正基準電圧Ｖｒ２を生成する。比較器２１は、比較電圧Ｖｏｓと、補正基準電圧Ｖｒ２とを比較し、その比較結果に応じた信号Ｓ１を出力する。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路１２ｇは、出力電圧Ｖｏにスロープ電圧を重畳して比較電圧Ｖｏｓを生成し、この比較電圧Ｖｏｓと補正基準電圧Ｖｒ２とを比較し、その比較結果に基づいてスイッチＳＷをオンし、クロック信号ＣＬＫに応じてスイッチＳＷをオフするようにした。このように構成しても、エラーアンプを必要としないため、高速応答が可能であり、負荷変動に対して短時間で応答する、つまり負荷急変に対して高速応答が可能である。また、スイッチＳＷを一定周期でオフするため、スイッチング周波数の変動が抑制される。これにより、ノイズ対策を容易に行うことができる。

なお、上記各実施形態は、以下の態様で実施してもよい。
・第１実施形態では、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に応じた電流Ｉ１によりコンデンサＣ１１を充電し、入力電圧Ｖｉと出力電圧Ｖｏの差電圧に依存した傾斜（変化量）のスロープ信号を生成するようにした。入力電圧Ｖｉが変更されない、または、変動の程度が例えば２倍以内程度と小さい半導体装置の場合、差電圧に応じてコンデンサＣ１１を充電する必要がないため、差電圧に依存しない、即ち定電流源にてコンデンサＣ１１を充電してスロープ信号を生成するスロープ信号生成回路を用いて実施してもよい。

・上記各実施形態では、出力電圧Ｖｏを比較器２１に入力するようにしたが、例えば分圧回路により出力電圧Ｖｏを分圧した分圧電圧のように、出力電圧Ｖｏに比例した電圧を比較器２１に入力するようにしてもよい。

上記各実施形態に関し、以下の付記を開示する。
（付記１）
ＤＣ−ＤＣコンバータの制御回路であって、
基準電圧にスロープ電圧を重畳して参照電圧を生成するスロープ信号生成回路と、
前記参照電圧と出力電圧とを比較し、その比較結果に応じた信号を生成する比較器と、
一定周期のパルス信号を生成する発振器と、
前記比較器の出力信号によりスイッチをオンするように制御し、前記パルス信号により前記スイッチをオフするように制御する制御信号を生成する制御信号生成回路と
を含むことを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記２）
入力電圧が印加される入力端と出力電圧が出力される出力端との間に接続されるインダクタと前記入力端との間に接続されるスイッチを、スロープを有する参照電圧と前記出力電圧との比較に応じてスイッチング制御させる制御回路と、
前記入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて前記スロープ電圧のスロープ量を制御するスロープ信号生成回路と
を有することを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記３）
前記スロープ信号生成回路は、前記入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて、前記出力電圧の増加率よりも前記スロープ電圧の増加率が大きくなるように前記スロープ量を制御することを特徴とする付記２に記載のＤＣ−ＤＣコンバータの制御回路。
（付記４）
入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて前記参照電圧を補正する電圧補正回路を含むこと、を特徴とする付記３に記載のＤＣ−ＤＣコンバータの制御回路。
（付記５）
前記電圧補正回路は、前記スロープ電圧の増加率が大きくなる場合に、前記参照電圧を低下させることを特徴とする付記４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記６）
前記電圧補正回路は、更に、前記スイッチのデューティに応じて前記参照電圧を補正すること、を特徴とする付記４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記７）
前記電圧補正回路は、前記スイッチのオンデューティに応じた第１の電圧を生成するデューティ変換回路と、
前記スイッチの基準デューティに応じた第２の電圧を生成する基準電圧生成回路と、
前記第１の電圧と前記第２の電圧の電位差に応じて、電流源の電流を第１の経路と第２の経路とに分流する差動回路と、
前記第１の経路に流れる電流に応じた電位差を素子の両端子間に発生させる電位差発生回路と、
を含み、
前記素子の両端子間の電位差にて前記参照電圧を補正すること、を特徴とする付記４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記８）
前記スロープ信号生成回路は、前記スロープ電圧に比例した第２のスロープ電圧を生成し、
前記電圧補正回路は、前記参照電圧を補正する補正量の整数倍の電圧を所定の電圧から降下させた第２の補正電圧を生成し、
前記第２のスロープ電圧と前記第２の補正電圧を合成して前記参照電圧を生成する合成回路を有すること、
を特徴とする付記４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記９）
前記スロープ信号生成回路は、コンデンサと、前記コンデンサに並列接続されたスイッチと、前記コンデンサに電流を供給する電流生成回路とを含み、前記スイッチを前記スイッチのスイッチングサイクルに応じてオンオフして前記コンデンサを充放電し、前記コンデンサの蓄積電荷により前記スロープ電圧を生成する、ことを特徴とする付記２〜８のうちの何れか１項に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１０）
前記電圧補正回路は、第１端子と第２端子との間に電位差を生じさせうる素子と、前記素子の第１端子と第２端子との間に前記コンデンサの両端子間の電位差に応じた電位差を生じさせるように電流を供給する電流源と、前記電流源と前記素子との間の電圧と所定の電圧が入力されるとともに出力端子が前記素子の第２端子に接続されたオペアンプと、を含むことを特徴とする付記９に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１１）
前記電圧補正回路は、第２のコンデンサと、前記第２のコンデンサに並列接続された第２のスイッチと、前記第２のコンデンサの第１端子と第２端子との間に前記コンデンサの両端子間の電位差に応じた電位差を生じさせるように電流を供給する電流源と、前記第２のコンデンサの第１端子と第２端子との間に接続されたローパスフィルタと、前記ローパスフィルタにより前記第２のコンデンサの第１端子における電圧を平滑化した電圧と所定の電圧とが入力されるとともに出力端子が前記第２のコンデンサの第２端子に接続されたオペアンプと、を含むことを特徴とする付記９に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記出力電圧が供給されるローパスフィルタを含み、
前記ローパスフィルタは直列接続された第１の抵抗とコンデンサとを含み、前記第１の抵抗とコンデンサとの間の接続点に第２の抵抗を介して所定の電圧が供給され、
前記スロープ信号生成回路は、前記接続点における電圧に前記スロープ電圧を重畳して前記参照電圧を生成すること、を特徴とする付記２〜１１のうちの何れか１項に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１３）
入力電圧が印加される入力端と出力電圧が出力される出力端との間に接続されるインダクタと、
前記入力端と前記インダクタとの間に接続されるスイッチと、
スロープを有する参照電圧と前記出力電圧との比較に応じて前記スイッチをスイッチング制御させる制御回路と、
前記入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて前記スロープ電圧のスロープ量を変更するスロープ信号生成回路と
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記１４）
ＤＣ−ＤＣコンバータの制御方法であって、
出力電圧に比例した電圧と基準電圧の何れか一方を第１の電圧とし、何れか他方にスロープ電圧を重畳して第２の電圧を生成し、前記第１の電圧と前記第２の電圧とを比較した比較結果に基づいてスイッチをオン状態に切り替え、一定周期で出力されるパルス信号に基づいて前記スイッチをオフ状態にすること、
を特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１５）
ＤＣ−ＤＣコンバータの制御方法であって、
出力電圧に比例した電圧とスロープを有する参照電圧とを比較し、
前記電圧と前記参照電圧を比較した比較結果に基づいて、インダクタに直列に接続されるスイッチをスイッチング制御することにより前記出力電圧を出力し、
入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて前記スロープのスロープ量を変更すること、を特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１６）
前記入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて、前記出力電圧の増加率よりも前記スロープ電圧の増加率が大きくなるように前記スロープ量を制御することを特徴とする付記１５に記載のＤＣ−ＤＣコンバータの制御方法。
（付記１７）
前記入力電圧、又は前記入力電圧と前記出力電圧との差電圧に応じて前記参照電圧を補正すること、を特徴とする付記１６に記載のＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記スロープ電圧の増加率が大きくなる場合に、前記参照電圧を小さくすることを特徴とする付記１７に記載のＤＣ−ＤＣコンバータの制御方法。
（付記１９）
更に、前記スイッチのデューティに応じて前記参照電圧を補正すること、を特徴とする付記１７に記載のＤＣ−ＤＣコンバータの制御方法。
（付記２０）
前記スロープ電圧に比例した第２のスロープ電圧と、前記参照電圧を補正する補正量の整数倍の電圧を所定の電圧から降下させた第２の補正電圧を生成し、
前記第２のスロープ電圧と前記第２の補正電圧を合成して前記参照電圧を生成すること、
を特徴とする付記１７に記載のＤＣ−ＤＣコンバータの制御方法。

１１ コンバータ部
１２，１２ａ〜１２ｇ 制御回路
２１ 比較器
２２ スロープ信号生成回路
２４ 発振器
２５ 基準電圧補正回路
３１ 電流生成回路
ＩＬ インダクタ電流
Ｌ１ インダクタ
Ｓ１，Ｓ１１ 信号
Ｓｃ 制御信号
ＳＷ スイッチ
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖｓ 参照電圧
Ｖｒｅｆ 基準電圧
Ｖｏｓ 比較電圧
Ｖｒ２，Ｖｒ４，Ｖｒ２ａ 補正基準電圧

Claims (9)

1. 入力電圧が印加される入力端子と出力電圧が出力される出力端子との間に接続されるインダクタと前記入力端子との間に接続されるスイッチを、参照電圧と前記出力電圧との比較結果に応じてオンさせ、パルス信号に応じてオフさせる制御信号生成回路と、
   前記スイッチがオンするタイミングに同期して基準電圧から第１の傾斜で増加し、前記スイッチがオフするタイミングに同期して前記基準電圧にリセットされる前記参照電圧を生成するスロープ信号生成回路と、
   前記参照電圧と前記出力電圧とを比較した結果に応じた信号を生成し、前記制御信号生成回路へ出力する比較器と、
   前記パルス信号を一定周期で生成する発振器と、を有し、
   前記第１の傾斜は、前記出力電圧の増加率よりも前記第１の傾斜の増加率が大きくなるように、前記入力電圧と前記出力電圧との差電圧に応じて変化する
   ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
2. 前記スロープ信号生成回路は、
   前記入力電圧と前記出力電圧との差電圧に応じた電流を生成する電流生成回路と、
   前記差電圧に応じた電流と前記基準電圧と前記パルス信号とに基づいて前記参照電圧を生成する充放電回路と、
   を有することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
3. 入力電圧が印加される入力端子と出力電圧が出力される出力端子との間に接続されるインダクタと前記入力端子との間に接続されるスイッチを、参照電圧と前記出力電圧との比較結果に応じてオンさせ、パルス信号に応じてオフさせる制御信号生成回路と、
   前記スイッチがオンするタイミングに同期して基準電圧から第１の傾斜で増加し、前記スイッチがオフするタイミングに同期して前記基準電圧にリセットされる参照電圧を生成するスロープ信号生成回路と、
   前記参照電圧と前記出力電圧とを比較した結果に応じた信号を生成し、前記制御信号生成回路へ出力する比較器と、
   前記パルス信号を一定周期で生成する発振器と、
   前記入力電圧と前記出力電圧との差電圧に応じて前記基準電圧を補正する電圧補正回路と、を有し、
   前記第１の傾斜は、前記入力電圧と前記出力電圧との差電圧に応じて変化する
   ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
4. 前記電圧補正回路は、前記第１の傾斜の電圧の増加率が大きくなる場合に、前記参照電圧を低下させることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御回路。
5. 前記電圧補正回路は、前記スイッチのデューティ比に応じて前記参照電圧を補正すること、を特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御回路。
6. 前記電圧補正回路は、前記スイッチのオンデューティ比に応じた第１の電圧を生成するデューティ変換回路と、
   前記スイッチの基準デューティ比に応じた第２の電圧を生成する基準電圧生成回路と、
   前記第１の電圧と前記第２の電圧の電位差に応じて、電流源の電流を第１の経路と第２の経路とに分流する差動回路と、
   前記第１の経路に流れる電流に応じた電位差を素子の両端子間に発生させる電位差発生回路と、
   を含み、
   前記素子の両端子間の電位差にて前記基準電圧を補正すること、を特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御回路。
7. 前記スロープ信号生成回路は、前記差電圧に応じた電流に比例した第２の電流を生成し、
   前記電圧補正回路は、前記参照電圧を補正する補正量の整数倍の電圧を所定の電圧から降下させた第２の補正電圧を生成し、
   前記第２の電流に応じた電圧と前記第２の補正電圧を合成して前記参照電圧を生成する合成回路を有すること、
   を特徴とする請求項３に記載のＤＣ−ＤＣコンバータの制御回路。
8. 入力電圧が印加される入力端子と出力電圧が出力される出力端子との間に接続されるインダクタと、
   前記入力端子と前記インダクタとの間に接続されるスイッチと、
   前記スイッチを、参照電圧と前記出力電圧との比較結果に応じてオンさせ、パルス信号に応じてオフさせる制御信号生成回路と、
   前記スイッチがオンするタイミングに同期して基準電圧から第１の傾斜で増加し、前記スイッチがオフするタイミングに同期して前記基準電圧にリセットされる前記参照電圧を生成するスロープ信号生成回路と、
   前記参照電圧と前記出力電圧とを比較した結果に応じた信号を生成し、前記制御信号生成回路へ出力する比較器と、
   前記パルス信号を一定周期で生成する発振器と、を有し、
   前記第１の傾斜は、前記出力電圧の増加率よりも前記第１の傾斜の増加率が大きくなるように、前記入力電圧と前記出力電圧との差電圧に応じて変化する
   ことを特徴とするＤＣ−ＤＣコンバータ。
9. ＤＣ−ＤＣコンバータの制御方法であって、
   入力電圧が印加される入力端子と出力電圧が出力される出力端子との間に接続されるインダクタと前記入力端子との間に接続されるスイッチがオンするタイミングに同期して基準電圧から第１の傾斜で増加し、前記スイッチがオフするタイミングに同期して前記基準電圧にリセットされる参照電圧を生成し、
   パルス信号を一定周期で生成し、
   前記出力電圧と前記参照電圧とを比較し、
   前記スイッチを、前記出力電圧と前記参照電圧を比較した結果に応じてオンさせ、前記パルス信号に応じてオフさせ、
   前記第１の傾斜を、前記出力電圧の増加率よりも前記第１の傾斜の増加率が大きくなるように、前記入力電圧と前記出力電圧との差電圧に応じて変更すること、を特徴とするＤＣ−ＤＣコンバータの制御方法。